JP3131379B2 - はんだマスクの窓内に多数のはんだダムを備える電子モジュール - Google Patents

はんだマスクの窓内に多数のはんだダムを備える電子モジュール

Info

Publication number
JP3131379B2
JP3131379B2 JP08110996A JP11099696A JP3131379B2 JP 3131379 B2 JP3131379 B2 JP 3131379B2 JP 08110996 A JP08110996 A JP 08110996A JP 11099696 A JP11099696 A JP 11099696A JP 3131379 B2 JP3131379 B2 JP 3131379B2
Authority
JP
Japan
Prior art keywords
solder
chip
site
circuit
circuit lines
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP08110996A
Other languages
English (en)
Other versions
JPH08330358A (ja
Inventor
マーク・ルドルフ・ベントレージ
ケニス・マイケル・ファロン
ローレンス・ハロルド・ホワイト
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH08330358A publication Critical patent/JPH08330358A/ja
Application granted granted Critical
Publication of JP3131379B2 publication Critical patent/JP3131379B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2081—Compound repelling a metal, e.g. solder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0315—Oxidising metal
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/243—Reinforcing the conductive pattern characterised by selective plating, e.g. for finish plating of pads

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、はんだマスクの窓
内に配置されはんだ接合によってチップに接続された端
部を有する回路線の上面に金属酸化物はんだダムを備え
たチップ・キャリアを使用する、電子モジュールおよび
作成方法に関する。
【０００２】
【従来の技術】電子モジュールは、支持基板上の回路線
に複数サイトで電気的に接続された、複数の集積回路半
導体デバイスを含み、これを本明細書では以下チップと
呼ぶ。支持基板は、様々なチップ間の回路線を有し、基
板の反対側にある他の回路線もしくは部品またはその両
方、あるいは基板内部に積層された部品に回路線を接続
するバイアを有する、エポキシ・ファイバ・ガラス基板
である。チップの一方の平坦面には、チップ内の電極に
はんだ付けされた多数のＣ４はんだボールまたははんだ
バンブがある。Ｃ４（崩壊制御チップ接続(Controlled
Collapse Chip Connection)）は、はんだ接合を形成す
るためのはんだリフローを、支持基板からチップが所望
の間隔だけ離れるように制御できることを意味する。場
合によっては、チップ上のはんだバンプは高融点のはん
だ（「高融点はんだ」）のこともあり、回路線上のはん
だは低融点のはんだ（「低融点はんだ」）のこともあ
る。この構成では、はんだボールは、基板からチップを
離れさせるためのスタッドとして働く。各はんだ接合の
周りの領域は、接合を水分や薬品から保護するために封
止される。すべてのはんだ接合を適切に封止すれば、電
子モジュールの寿命が長くなる。残念ながら、従来の多
くの製造方法は、はんだ接合を封止材で適切に充填して
いない。
【０００３】従来技術の電子モジュール作成方法におい
て、最初の段階は、支持基板をレジストでパターン化
し、次いで回路線をメッキすることである。この回路線
は、支持基板の上面にある銅箔層の上面にメッキされ
る。通常は、次に、回路線上にエッチング・レジストと
してはんだを付着し、最初のレジストをはがし、回路線
の周りの銅箔をエッチャントによって除去し、はんだを
除去する。次に、各はんだ接合用の開口部を有するはん
だマスクを形成する。各回路線は、はんだマスクの下に
延びており、したがって、はんだマスクの窓から露出し
た線区間以外は覆われている。はんだマスクの開口部の
大きさにより、従来技術のはんだマスクの開口部を、多
数のはんだ接合の位置と適切に位置合せするのは極めて
むずかしい。次いで、パターン・メッキまたはパネル・
メッキによって、線区間にはんだを付着する。次に、チ
ップを支持基板上に、チップのはんだバンプが基板上の
はんだバンプと整合するように配置する。次に、加熱し
てはんだをリフローし、チップ電極を回路線と相互接続
するはんだ接合を形成する。この接続方法は、当技術分
野では「フリップ・チップ取り付け」（ＦＣＡ）として
知られる。はんだリフローは、チップと線区間のどちら
か一方または両方で行うことができる。
【０００４】最終の１つの段階は、欠肉封止材を供給し
てはんだ接合を保護するものである。はんだマスクはそ
の場所にそのまま残り、最終的な電子モジュールの一部
となる。この段階では、封止材が、チップと支持基板と
の間の閉じ込められた領域内を、多数のはんだ接合まで
移動しなければならず、そのはんだ接合のうちのいくつ
かは、チップの中心部分の下に離れて配置されているこ
ともある。各はんだ接合は、それぞれのはんだマスクの
窓の縁部で囲まれている。この縁部は、はんだマスクの
窓全体にわたって封止材の流れを妨け、空気ボイドを生
じさせる。空気ボイドは温度の変化により膨張したり収
縮したりして、はんだ接合に力を及ぼすことがある。こ
れらの力によって、チップ電極が回路線から離れる可能
性がある。残念ながら、はんだ接合を封止する段階は、
本質的に、電子モジュール作成の最後の段階である。こ
れは、封止材中のボイドによる製造損失が、製造工程の
初期のその他の原因による損失よりも犠牲が大きいこと
を意味する。ボイドがなく実施が容易な電子モジュール
の作成方法が強く望まれている。
【０００５】
【発明が解決しようとする課題】本発明の一目的は、ボ
イドのない電子モジュールの作成方法を提供することで
ある。
【０００６】他の目的は、各チップ・サイトごとにはん
だマスクの開口部がただ１つしかないはんだマスクを有
する電子モジュールを提供することである。
【０００７】他の目的は、はんだマスクがはんだサイト
と一層簡単に位置合せできる電子モジュールの作成方法
を提供することである。
【０００８】他の目的は、チップ・サイトの周囲の外側
にある領域だけをマスクするはんだマスクの窓内に配置
された回路線の端部に沿って、金属酸化物はんだダムを
有する電子モジュールを提供することである。
【０００９】他の目的は、完全性のより高い電子モジュ
ールを、より低いコストかつ高い歩留りで作成する方法
を提供することである。
【００１０】他の目的は、はんだサイトに追加のはんだ
を提供して、リフロー時に完全なはんだ接合を作成する
ことができる電子モジュールの作成方法を提供すること
である。
【００１１】
【課題を解決するための手段】本発明は、完全性が改善
された独特な電子モジュールと、極めて高い生産歩留ま
りをもたらす電子モジュールの作成方法とを提供する。
本発明の方法では、支持基板上に回路線を形成するため
に、従来技術の方法と同様にパターン・メッキを利用す
る。本発明の方法の残りの段階は、従来技術の方法と大
きく異なる。メッキ・レジストがその場所にまだある間
に、ニッケルなどのはんだ濡れ性材料を回路線の上面に
付着させる。次に最初のレジストの上面に、はんだサイ
ト用のパターンを有する第２のレジストを形成する。は
んだサイトの回路線上にはんだをメッキする。この段階
で、各はんだサイトに追加のはんだをメッキして、各は
んだサイトが、良好なはんだ接合を作成するのに十分な
はんだを備えるようにすることができる。次に、第１お
よび第２のレジストをはがし、回路線の周りの銅箔をエ
ッチングによって除去する。この処理の間、回路線の上
面のニッケル層によって、回路線が銅のエッチャントか
ら保護される。
【００１２】次に、支持基板上のチップ・サイト以外の
回路線の上に、はんだマスクを形成する。はんだマスク
は、各チップ・サイトに、そのチップ・サイトに接続さ
れるチップの横方向の寸法よりもわずかに大きい横方向
の寸法を有する単一の大きな窓を有する。はんだマスク
とはんだサイトとの位置合せは、容易に実施される。加
熱を伴うはんだマスクの硬化中に、チップ・サイトの窓
内の回路線の上面のニッケル層が迅速に酸化する。この
とき、酸化したニッケルは、チップ・サイト内の線に沿
ってはんだサイトにすぐ隣接する位置まで延びるはんだ
ダムを形成する。次に、チップをはんだマスクの窓内に
配置し、フリップ・チップ接続法を使ってはんだ接合で
チップを回路線に電気的に接続する。チップ・サイトに
封止材を供給する。はんだ接合の近くにはんだマスクの
窓の縁部がないため、封止材は、ボイドを生じずにはん
だ接合の周りに容易に充填される。したがって、生産歩
留まりが大幅に改善され、最終製品は、より高い完全性
を有する。本来、ニッケル酸化物のはんだダムは、従来
技術の小さなはんだマスクの窓の代わりであり、したが
って、本発明のはんだマスクは、チップ・サイトを越え
る回路線をマスクするためだけに必要なものである。
【００１３】
【発明の実施の形態】次に、図面を参照するが、複数の
図面を通じて同じまたは類似の部分を同じ参照数字で示
す。図１は、支持基板２２と、支持基板上にメッキされ
た複数の回路トレースまたは線２４とを備えた、従来技
術の電子モジュール２０の一部分を示す。端部を有する
線は、チップ・サイト２６内で終端する。回路線の他端
は、基板のバイア（図示せず）によって、チップ電極
（図示せず）に接続された導電性ランド２７に接続され
る。支持基板は通常、樹脂の板であり、回路線は通常銅
である。本明細書では以下チップと呼び破線２６で示し
た集積回路半導体デバイスが、支持基板２２上に取り付
けられ、後で説明する回路線２４の端部の一区間に接続
される。回路線は、長方形の開口部３０を有するはんだ
マスク２８で覆われ、この長方形開口部が回路線を横切
っており、その結果、図２と図３に示すようにチップ・
サイト内で線区間３２が露出している。各長方形開口部
３０は、前述の露出した線区間３２を露出させるはんだ
サイト３４をもたらし、線区間３２は、図５に示すよう
にＣ４（崩壊制御チップ接続）はんだバンプ３７とはん
だバンプ３８とを含むはんだ接合３６によって、チップ
２６に電気的に接続される。Ｃ４はんだバンプ３７は、
高融点はんだでよく、チップの電極または端子４０と電
気的に接続されたチップの底部平坦面上に配置され、は
んだバンプ３８は低融点はんだでよく、線区間３２上に
配置される。多数のチップ電極が、当技術分野ではフリ
ップ・チップ取り付け（ＦＣＡ）法として知られる技術
により、多数のＣ４はんだバンブによって多数の露出し
た回路線区間に電気的に接続される。これは、チップ
を、多数のＣ４はんだバンプ３７が多数の露出した線区
間上のはんだバンプ３８と接触した状態でチップ・サイ
トに配置し、この組合せを、低融点はんだがリフローし
てその間にはんだ接合接続を行うまで、リフロー加熱す
るものである。この工程中、有効なはんだ接合を作成す
るために、はんだバンプ内のはんだが十分あることが重
要である。
【００１４】チップ端子を露出した回路線区間に接続し
た後で、チップと支持基板の間の隙間を、一般に熱硬化
性バインダを含む硬化性有機組成物である封止材で充填
する。封止材は、すべての隙間が満たされボイドが残ら
ないように、チップ・サイト内のチップと支持基板との
間の空間に供給される。従来技術の方法は、図５に示す
ように、はんだマスクの縁部４３とはんだ接合３６との
間に多数の隙間と小さな空間があるため、ボイドが極め
て生じやすい。従来技術の電子モジュールの製造では、
一部の電子モジュールで封止材中にボイド４２が生じ
る。このボイドは、温度変化によって膨張したり収縮し
たりして、チップと線区間との間のはんだ接合を破壊す
ることがある。
【００１５】図６に、従来技術の電子モジュールの作成
方法を示す。この作成方法は、後で詳しく説明する本発
明の作成方法と大きく異なる。従来技術の方法における
最初の段階は、支持基板上に設けられた銅箔シート上
に、回路線２４用のパターンを形成するメッキ・レジス
トを設けることである。次に、図１に示したように、開
口部内に銅をメッキまたは付着して回路線パターンを形
成する。メッキは、戻り経路として支持基板２２上の銅
箔（図示せず）を使用して、メッキ・レジストの開口部
内に銅を電解メッキすることによって実施することがで
きる。次に、回路線を作成するために使用したレジスト
・マスクをはがす。マスクとしてはんだを回路線に付着
し、支持基板上の回路線の周りの銅箔をエッチングによ
って除去する。次に、回路線の上のはんだを除去する。
次の段階は、各はんだサイト３２用の、前述の開口部を
有するはんだマスク２８を形成することである。次い
で、パネル・メッキや電着などの適切な方法によって、
線区間の上にはんだを形成する。次に、Ｃ４はんだバン
プをはんだサイトと位置合せした状態でチップを下向き
に配置する（フリップ・チップ接続）。通常は、位置合
せの前に、Ｃ４はんだバンプ３６を平坦化する。次に、
加熱してハンダをリフローし、はんだ接合を作成する。
次に、はんだ接合の完全性を確保するために、チップ・
サイトを封止する。はんだの加熱中、チップの面が落ち
て流れを制限したり、はんだマスク上に載ったりして、
封止材の流れを遮ることがないように注意しなければな
らない。従来技術のはんだマスクは、各はんだサイトの
周囲にその縁部があるため、封止材の流れを妨げ、しば
しばボイドを生じることがある。はんだマスクは、その
場所にそのまま残り、完成した電子モジュールの一部分
となることに留意されたい。
【００１６】図７に、本発明の電子モジュール５０を示
す。このモジュールは、従来技術の電子モジュール２０
と同じ支持基板２２を使用する。本発明の大きな違い
は、銅の回路線５２が、ニッケルなどのはんだ濡れ性金
属層を備え、はんだマスク５４が、チップ・サイト２６
の周りに大きな中央開口部５６を有する点である。これ
に対し従来技術の回路線は、ニッケルでメッキされてお
らず、従来技術のはんだマスクは、各はんだサイト用に
長方形開口部を有する。はんだマスク５４は、完成した
電子モジュールでもその場所にそのまま残り、チップ・
サイト２２の外側の回路線だけをマスクする。図８に示
すように、回路線の端部は、開口部５６中に延びてい
る。図９に、開口部５６中に延びる１本の線を示す。図
１２に示すように、銅線は、ニッケル層６０で覆われて
いる。はんだサイト５８では、図１３に示すように、ニ
ッケル層は、低融点はんだなどのはんだ６２で覆われて
いる。ニッケル６０は、図１２ないし１４に太線で示す
ように酸化される。酸化したニッケルＮｉＯは、はんだ
がはんだサイト５８にだけ付着するように、はんだダム
６３を形成する。フリップ・チップ接続法によって、は
んだ接合を形成すべくチップの端子を回路線に接続する
はんだ接合３６を作成する。次に、図１１に示すよう
に、はんだ接合を封止する。様々なはんだ接合の周りに
封止材の流れを妨げるはんだマスクの縁部がないので、
ボイドは発生しない。本質的に、回路線上のニッケル酸
化物被覆は、はんだマスクとして働き、従来技術のはん
だマスクにおける長方形の開口部の代わりをする。ボイ
ドがなくなるため、本発明によって製造歩留まりは大幅
に上昇する。
【００１７】図１５に、本発明の作成方法を示す。支持
基板上に、回路線をパターン形成するための開口部を有
する第１のメッキ・レジストを配置する。次に、回路線
を形成する開口部内に、銅を電解メッキするかあるいは
付着する。本発明の方法は、この点までは従来技術の方
法と同じである。次に、ニッケルなどのはんだ濡れ性の
金属を、第１のメッキ・レジストのパターンを利用して
回路線に付着させる。次に、はんだサイト５８を除く第
１のメッキ・レジスト全体の上に、第２のメッキ・レジ
ストを配置する。次に、任意選択で低融点はんだをはん
だサイトに付着させて、はんだサイトを、チップ上の高
融点Ｃ４はんだバンプにはんだ付け可能にする。この場
合、はんだサイトのはんだの上に金層を設けてもよく、
あるいは、はんだに代えて金層を設けることもできる。
Ｃ４はんだバンプが、十分な量のはんだを提供する場合
は、ベンゾトリアゾールで被覆して、はんだサイトを、
銅の回路線のはんだ付け性を保護しはんだバンプと噛み
合う平坦面を維持することができる。チップ上のＣ４は
んだバンプが、加熱中に溶融しない高融点はんだの場合
は、良好なはんだ接合を作成するのに十分な量のはんだ
を提供するために、第２のはんだレジストでパターン化
したはんだサイトに、大量の低融点はんだを付着するこ
とができる。任意選択で、Ｃ４はんだバンプが、低融点
はんだではあるが、量が十分でない場合は、良好な接合
を作成するのに必要な追加の低融点はんだを、第２のメ
ッキ・レジストでパターン化されたはんだサイトに付着
させることができる。本発明は、良好なはんだ接合を作
成するのに十分な量のはんだを確保するために、この段
階で多くのオプションを提供する。
【００１８】次に、はんだサイトに使用したメッキ・レ
ジストと、回路線に使用したメッキ・レジストとを、支
持基板からはがす。次に、回路線用のマスクとしてニッ
ケル層６０を使用したエッチングによって、支持基板上
の銅箔を除去する。図７と図８に示すように、はんだマ
スクの窓５６が、チップ・サイト２６よりもわずかに大
きく、支持基板の上に形成される。回路線上のニッケル
被覆６０は、はんだマスクを硬化させるのに必要な熱に
よって酸化される。この場合、ニッケル酸化物は、回路
線上に、はんだサイト５８に隣接する濡れ性のないダム
面６３を提供する。酸化は、線を約１２０℃に約２時間
加熱することによって実施することもできる。次に、フ
リップ・チップ接続方式を利用して、はんだサイト５８
でチップのＣ４はんだバンプを回路線にはんだ付けす
る。次に、チップ・サイトを封止材で充填する。封止材
をチップ・サイトに供給するとき、従来技術のはんだマ
スクによって生じる流れを妨げるはんだマスクの縁部が
ないため、ボイドなしにはんだ接合が完全に覆われる。
【００１９】本発明の機能の独特な組合せから、はんだ
濡れ性金属にはニッケルが好ましい。ニッケルは、銅の
回路線の上にメッキすることができ、はんだをメッキし
てはんだサイトを形成することができ、支持基板から銅
箔をエッチングするときに回路線用のマスクとして働
き、たとえば１２５℃で２時間の加熱によって迅速に酸
化される。酸化前または酸化後に、はんだサイトでその
上にはんだをメッキすることができ、酸化したニッケル
は、はんだサイトに隣接して優れたはんだダムを形成す
る。ただし、ニッケルの代わりに、クロムやチタンなど
それほどは望ましくない金属を使用することもできるこ
とを理解されたい。
【００２０】本発明に適した封止材は、ＩＢＭに譲渡さ
れた米国特許第５１２１１９０号明細書に教示されてい
る。低融点はんだと高融点はんだに関する上記引例は、
銅の中のすずと鉛の割合に依存する。最もリフロー温度
の低い共晶はんだは、すず６３％、鉛３７％である。典
型的な高融点はんだは、すず９０％、鉛１０％である。
支持基板の厚さは、１．２５ｍｍ（０．０５インチ）程
度でよい。従来技術のはんだマスクと本発明のはんだマ
スクの厚さは、０．０２５〜０．０５１ｍｍ（０．００
１〜０．００２インチ）程度でもよい。回路線の幅は、
約０．０７６ｍｍ（０．００３インチ）、厚さは約０．
０２５ｍｍ（０．００１インチ）であり、ニッケル層の
厚さは約０．００２５ｍｍ（０．０００１インチ）であ
る。
【００２１】まとめとして、本発明の構成に関して以下
の事項を開示する。
【００２２】（１）支持基板上に電子モジュールを作成
する方法であって、チップ・サイト内に延びその中で終
端する回路線端部用の開口部を備えた第１のメッキ・レ
ジストで支持基板をマスクする段階と、回路線を形成す
るために前記第１のメッキ・レジストの前記開口部内に
導電性材料を付着させる段階と、前記第１のメッキ・レ
ジストの前記開口部内で回路線の上面に、はんだ濡れ性
材料の層を付着させる段階と、チップ・サイト内の前記
回路線の端部上のはんだサイトを露出させるため、開口
部を有する第２のメッキ・レジストで支持基板をマスク
する段階と、露出したはんだサイト内の前記回路線上
に、はんだ付け可能な材料を提供する段階とを含む方
法。 （２）前記第１および第２のメッキ・レジストをはがし
た後、前記はんだ濡れ性材料を加熱して、前記はんだ濡
れ性材料の少なくとも一部分の酸化物を形成することを
特徴とする、上記（１）に記載の方法。 （３）前記第１および第２のメッキ・レジストをはがす
段階と、チップ・サイトの付近にそれよりも大きな開口
部を有するはんだマスクを形成する段階と、はんだマス
クを形成している間に、前記はんだ濡れ性材料を酸化し
て、はんだダムを形成する段階と、前記回路線上の前記
はんだサイトと一致するはんだ端子を有するチップを提
供する段階と、前記チップ上のはんだ端子を前記はんだ
サイトに位置合せして前記チップを配置し、加熱しては
んだ接合を形成する段階とを含む上記（１）に記載の方
法。 （４）前記はんだ濡れ性材料がニッケルであることを特
徴とする、上記（３）に記載の方法。 （５）前記はんだ付け可能な材料を提供する段階が、回
路線の前記はんだサイトにはんだをメッキする段階を含
むことを特徴とする、上記（３）に記載の方法。 （６）はんだサイトにはんだ塊を付着させて、はんだ接
合を形成することを特徴とする、上記（５）に記載の方
法。 （７）はんだ付け可能な材料を提供する段階が、回路線
のはんだサイトにベンゾトリアゾールを付着する段階を
含むことを特徴とする、上記（３）に記載の方法。 （８）表面を有する有機物支持基板上に電子モジュール
を作成する方法であって、前記表面の上に銅箔シートを
配置する段階と、前記銅箔シート上のチップ・サイト内
に延びその中で終端する端部を有する回路線用の開口部
を備えた第１のメッキ・レジストによって、銅箔シート
をマスクする段階と、前記銅箔シートの上面に回路線を
形成するために、前記第１のメッキ・レジストの開口部
内に銅をメッキする段階と、前記第１のメッキ・レジス
トの開口部を介して、前記回路線の上面にニッケルをメ
ッキする段階と、チップ・サイト内の前記回路線の端部
上にはんだサイトを設けるために、開口部を備えた第２
のメッキ・レジストで支持基板をマスクする段階と、各
はんだサイトにはんだバンプを形成するために、前記第
２のメッキ・レジストの開口部内にはんだをメッキする
段階と、第１および第２のメッキ・レジストをはがす段
階と、回路線のまわりの前記銅箔を除去する段階と、各
チップ・サイトで、チップ・サイトの外側にある回路線
だけをマスクするように、チップ・サイトよりも大きな
開口部を有するはんだマスクを表面に付着する段階と、
前記ニッケルを酸化して、チップ・サイト内の各回路線
の端部上の各はんだサイトに隣接してはんだダムを形成
する段階と、チップと支持基板との間のはんだ接合の周
りに隙間が残るように、はんだバンプを備えたチップを
回路線のはんだサイトにフリップ・チップ接続して、チ
ップ端子を回路線に電気的に接続する複数のはんだ接合
を形成する段階と、前記はんだ接合を封止して保護する
ために、前記隙間を封止材で充填する段階とを含む方
法。 （９）チップ・サイトを有する支持基板と、前記支持基
板上に形成され、前記チップ・サイト内で終端する端部
を有する複数の回路線と、前記支持基板上にあって、チ
ップ・サイトの外側の回路線だけをマスクする開口部を
有するはんだマスクとを備え、チップ・サイト内の各回
路線の端部が、上面がはんだ付け可能な材料のはんだサ
イト部分を有し、チップ・サイト内の各回路線の端部
が、金属酸化物で覆われはんだサイト部分に隣接するは
んだダム部分を有し、さらにチップ・サイトに配置さ
れ、電極を有するチップと、前記はんだサイトにおい
て、チップの電極を回路線に電気接続するはんだ接合
と、チップ・サイトを埋め、前記はんだ接合を封止する
封止材とを備える電子モジュール。 （１０）基板が有機材料であり、回路線が銅であり、各
はんだダム部分が、前記金属酸化物を形成するために酸
化されたニッケルで覆われていることを特徴とする、上
記（９）に記載の電子モジュール。
【図面の簡単な説明】
【図１】従来技術の電子モジュールの部分平面図であ
る。
【図２】チップ・サイト中に延びる回路線を示す図１の
中央部分の拡大図である。
【図３】回路線の一区間がはんだマスクの長方形窓から
露出した状態の、図２の回路線の１つとはんだマスクの
一部分を示す拡大図である。
【図４】チップの一部分がＣ４はんだボールによって回
路線に電気接続されている点以外は図３と同じ図であ
る。
【図５】図４の面Ｖ−Ｖに沿って切断した図４の断面図
である。
【図６】従来技術の電子モジュールの例示的な作成方法
を示すブロック図である。
【図７】本発明の電子モジュールの部分平面図である。
【図８】チップ・サイト中に延びる回路線を示す図７の
中央部分の拡大図である。
【図９】チップ・サイト中に延びる１本のはんだリード
線を示す図８の一部分の拡大図である。
【図１０】チップの一部分がＣ４はんだボールによって
回路線に電気的に接続されていることを示す点以外は図
９と同じ図である。
【図１１】図１０の面ＸＩ−ＸＩに沿って切断した断面
図である。
【図１２】図９の面ＸＩＩ−ＸＩＩに沿って切断した断
面図である。
【図１３】図９の面ＸＩＩＩ−ＸＩＩＩに沿って切断し
た断面図である。
【図１４】図１３に示した断面図の修正図である。
【図１５】本発明の作成方法を示すブロック図である。
【符号の説明】
５０ 電子モジュール ５２ 銅回路線 ５４ はんだマスク ５６ 中央開口部 ５８ はんだサイト ６０ ニッケル層 ６２ はんだ ６３ はんだダム
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ケニス・マイケル・ファロン アメリカ合衆国13850 ニューヨーク州 ヴェスタルサード・アベニュー 344 (72)発明者 ローレンス・ハロルド・ホワイト アメリカ合衆国13850 ニューヨーク州 ヴェスタルトレース・グリーク・ロード 856 (56)参考文献 特開 平７−273244（ＪＰ，Ａ) 特開 平８−97313（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/60 H01L 21/56 H01L 23/12 H01L 23/28

Claims (10)

    (57)【特許請求の範囲】
  1. 【請求項１】支持基板上に電子モジュールを作成する方
    法であって、 チップ・サイト内に延びその中で終端する回路線端部用
    の開口部を備えた第１のメッキ・レジストで支持基板を
    マスクする段階と、 回路線を形成するために前記第１のメッキ・レジストの
    前記開口部内に導電性材料を付着させる段階と、 前記第１のメッキ・レジストの前記開口部内で回路線の
    上面に、はんだ濡れ性材料の層を付着させる段階と、 チップ・サイト内の前記回路線の端部上のはんだサイト
    を露出させるため、開口部を有する第２のメッキ・レジ
    ストで支持基板をマスクする段階と、 露出したはんだサイト内の前記回路線上に、はんだ付け
    可能な材料を提供する段階とを含む方法。
  2. 【請求項２】前記第１および第２のメッキ・レジストを
    はがした後、前記はんだ濡れ性材料を加熱して、前記は
    んだ濡れ性材料の少なくとも一部分の酸化物を形成する
    ことを特徴とする、請求項１に記載の方法。
  3. 【請求項３】前記第１および第２のメッキ・レジストを
    はがす段階と、 チップ・サイトの付近にそれよりも大きな開口部を有す
    るはんだマスクを形成する段階と、 はんだマスクを形成している間に、前記はんだ濡れ性材
    料を酸化して、はんだダムを形成する段階と、 前記回路線上の前記はんだサイトと一致するはんだ端子
    を有するチップを提供する段階と、 前記チップ上のはんだ端子を前記はんだサイトに位置合
    せして前記チップを配置し、加熱してはんだ接合を形成
    する段階とを含む請求項１に記載の方法。
  4. 【請求項４】前記はんだ濡れ性材料がニッケルであるこ
    とを特徴とする、請求項３に記載の方法。
  5. 【請求項５】前記はんだ付け可能な材料を提供する段階
    が、回路線の前記はんだサイトにはんだをメッキする段
    階を含むことを特徴とする、請求項３に記載の方法。
  6. 【請求項６】はんだサイトにはんだ塊を付着させて、は
    んだ接合を形成することを特徴とする、請求項５に記載
    の方法。
  7. 【請求項７】はんだ付け可能な材料を提供する段階が、
    回路線のはんだサイトにベンゾトリアゾールを付着する
    段階を含むことを特徴とする、請求項３に記載の方法。
  8. 【請求項８】表面を有する有機物支持基板上に電子モジ
    ュールを作成する方法であって、 前記表面の上に銅箔シートを配置する段階と、 前記銅箔シート上のチップ・サイト内に延びその中で終
    端する端部を有する回路線用の開口部を備えた第１のメ
    ッキ・レジストによって、銅箔シートをマスクする段階
    と、 前記銅箔シートの上面に回路線を形成するために、前記
    第１のメッキ・レジストの開口部内に銅をメッキする段
    階と、 前記第１のメッキ・レジストの開口部を介して、前記回
    路線の上面にニッケルをメッキする段階と、 チップ・サイト内の前記回路線の端部上にはんだサイト
    を設けるために、開口部を備えた第２のメッキ・レジス
    トで支持基板をマスクする段階と、 各はんだサイトにはんだバンプを形成するために、前記
    第２のメッキ・レジストの開口部内にはんだをメッキす
    る段階と、 第１および第２のメッキ・レジストをはがす段階と、 回路線のまわりの前記銅箔を除去する段階と、 各チップ・サイトで、チップ・サイトの外側にある回路
    線だけをマスクするように、チップ・サイトよりも大き
    な開口部を有するはんだマスクを表面に付着する段階
    と、 前記ニッケルを酸化して、チップ・サイト内の各回路線
    の端部上の各はんだサイトに隣接してはんだダムを形成
    する段階と、 チップと支持基板との間のはんだ接合の周りに隙間が残
    るように、はんだバンプを備えたチップを回路線のはん
    だサイトにフリップ・チップ接続して、チップ端子を回
    路線に電気的に接続する複数のはんだ接合を形成する段
    階と、 前記はんだ接合を封止して保護するために、前記隙間を
    封止材で充填する段階とを含む方法。
  9. 【請求項９】チップ・サイトを有する支持基板と、 前記支持基板上に形成され、前記チップ・サイト内で終
    端する端部を有する複数の回路線と、 前記支持基板上にあって、チップ・サイトの外側の回路
    線だけをマスクする開口部を有するはんだマスクとを備
    え、 チップ・サイト内の各回路線の端部が、上面がはんだ付
    け可能な材料のはんだサイト部分を有し、 チップ・サイト内の各回路線の端部が、金属酸化物で覆
    われはんだサイト部分に隣接するはんだダム部分を有
    し、 さらにチップ・サイトに配置され、電極を有するチップ
    と、 前記はんだサイトにおいて、チップの電極を回路線に電
    気接続するはんだ接合と、 チップ・サイトを埋め、前記はんだ接合を封止する封止
    材とを備える電子モジュール。
  10. 【請求項１０】基板が有機材料であり、 回路線が銅であり、 各はんだダム部分が、前記金属酸化物を形成するために
    酸化されたニッケルで覆われていることを特徴とする、
    請求項９に記載の電子モジュール。
JP08110996A 1995-05-25 1996-05-01 はんだマスクの窓内に多数のはんだダムを備える電子モジュール Expired - Fee Related JP3131379B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US450441 1995-05-25
US08/450,441 US5650595A (en) 1995-05-25 1995-05-25 Electronic module with multiple solder dams in soldermask window

Publications (2)

Publication Number Publication Date
JPH08330358A JPH08330358A (ja) 1996-12-13
JP3131379B2 true JP3131379B2 (ja) 2001-01-31

Family

ID=23788106

Family Applications (1)

Application Number Title Priority Date Filing Date
JP08110996A Expired - Fee Related JP3131379B2 (ja) 1995-05-25 1996-05-01 はんだマスクの窓内に多数のはんだダムを備える電子モジュール

Country Status (2)

Country Link
US (2) US5650595A (ja)
JP (1) JP3131379B2 (ja)

Families Citing this family (105)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5872051A (en) * 1995-08-02 1999-02-16 International Business Machines Corporation Process for transferring material to semiconductor chip conductive pads using a transfer substrate
US6492598B1 (en) 1995-11-30 2002-12-10 Micron Technology, Inc. Printed circuit board assembly and method for making a printed circuit board assembly
US6336262B1 (en) * 1996-10-31 2002-01-08 International Business Machines Corporation Process of forming a capacitor with multi-level interconnection technology
EP0993039B1 (en) * 1997-06-26 2006-08-30 Hitachi Chemical Company, Ltd. Substrate for mounting semiconductor chips
SG75841A1 (en) 1998-05-02 2000-10-24 Eriston Invest Pte Ltd Flip chip assembly with via interconnection
US6406939B1 (en) 1998-05-02 2002-06-18 Charles W. C. Lin Flip chip assembly with via interconnection
US6376352B1 (en) * 1998-11-05 2002-04-23 Texas Instruments Incorporated Stud-cone bump for probe tips used in known good die carriers
TW444236B (en) 1998-12-17 2001-07-01 Charles Wen Chyang Lin Bumpless flip chip assembly with strips and via-fill
SG78324A1 (en) 1998-12-17 2001-02-20 Eriston Technologies Pte Ltd Bumpless flip chip assembly with strips-in-via and plating
SG82591A1 (en) 1998-12-17 2001-08-21 Eriston Technologies Pte Ltd Bumpless flip chip assembly with solder via
US6552425B1 (en) * 1998-12-18 2003-04-22 Intel Corporation Integrated circuit package
DE19921936A1 (de) * 1999-05-12 2000-11-16 Valeo Schalter & Sensoren Gmbh Leiterplatte für insbesondere toleranzempfindliche Bauteile
TW512467B (en) * 1999-10-12 2002-12-01 North Kk Wiring circuit substrate and manufacturing method therefor
US10388626B2 (en) * 2000-03-10 2019-08-20 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming flipchip interconnect structure
EP1278612B1 (en) 2000-03-10 2010-02-24 Chippac, Inc. Flip chip Interconnection structure and method of obtaining the same
JP2001326250A (ja) * 2000-05-17 2001-11-22 Nec Corp フリップチップ型半導体装置及び製造方法
US6350633B1 (en) 2000-08-22 2002-02-26 Charles W. C. Lin Semiconductor chip assembly with simultaneously electroplated contact terminal and connection joint
US6562657B1 (en) 2000-08-22 2003-05-13 Charles W. C. Lin Semiconductor chip assembly with simultaneously electrolessly plated contact terminal and connection joint
US6551861B1 (en) 2000-08-22 2003-04-22 Charles W. C. Lin Method of making a semiconductor chip assembly by joining the chip to a support circuit with an adhesive
US6436734B1 (en) 2000-08-22 2002-08-20 Charles W. C. Lin Method of making a support circuit for a semiconductor chip assembly
US6562709B1 (en) 2000-08-22 2003-05-13 Charles W. C. Lin Semiconductor chip assembly with simultaneously electroplated contact terminal and connection joint
US6402970B1 (en) 2000-08-22 2002-06-11 Charles W. C. Lin Method of making a support circuit for a semiconductor chip assembly
US6660626B1 (en) 2000-08-22 2003-12-09 Charles W. C. Lin Semiconductor chip assembly with simultaneously electrolessly plated contact terminal and connection joint
US6403460B1 (en) 2000-08-22 2002-06-11 Charles W. C. Lin Method of making a semiconductor chip assembly
US6350386B1 (en) 2000-09-20 2002-02-26 Charles W. C. Lin Method of making a support circuit with a tapered through-hole for a semiconductor chip assembly
US6350632B1 (en) 2000-09-20 2002-02-26 Charles W. C. Lin Semiconductor chip assembly with ball bond connection joint
US6511865B1 (en) 2000-09-20 2003-01-28 Charles W. C. Lin Method for forming a ball bond connection joint on a conductive trace and conductive pad in a semiconductor chip assembly
US6544813B1 (en) 2000-10-02 2003-04-08 Charles W. C. Lin Method of making a semiconductor chip assembly with a conductive trace subtractively formed before and after chip attachment
US6448108B1 (en) 2000-10-02 2002-09-10 Charles W. C. Lin Method of making a semiconductor chip assembly with a conductive trace subtractively formed before and after chip attachment
US6537851B1 (en) 2000-10-13 2003-03-25 Bridge Semiconductor Corporation Method of connecting a bumped compliant conductive trace to a semiconductor chip
US7414319B2 (en) * 2000-10-13 2008-08-19 Bridge Semiconductor Corporation Semiconductor chip assembly with metal containment wall and solder terminal
US6740576B1 (en) 2000-10-13 2004-05-25 Bridge Semiconductor Corporation Method of making a contact terminal with a plated metal peripheral sidewall portion for a semiconductor chip assembly
US6492252B1 (en) 2000-10-13 2002-12-10 Bridge Semiconductor Corporation Method of connecting a bumped conductive trace to a semiconductor chip
US6576539B1 (en) 2000-10-13 2003-06-10 Charles W.C. Lin Semiconductor chip assembly with interlocked conductive trace
US6576493B1 (en) 2000-10-13 2003-06-10 Bridge Semiconductor Corporation Method of connecting a conductive trace and an insulative base to a semiconductor chip using multiple etch steps
US6667229B1 (en) 2000-10-13 2003-12-23 Bridge Semiconductor Corporation Method of connecting a bumped compliant conductive trace and an insulative base to a semiconductor chip
US7190080B1 (en) 2000-10-13 2007-03-13 Bridge Semiconductor Corporation Semiconductor chip assembly with embedded metal pillar
US6699780B1 (en) 2000-10-13 2004-03-02 Bridge Semiconductor Corporation Method of connecting a conductive trace to a semiconductor chip using plasma undercut etching
US6548393B1 (en) 2000-10-13 2003-04-15 Charles W. C. Lin Semiconductor chip assembly with hardened connection joint
US6673710B1 (en) 2000-10-13 2004-01-06 Bridge Semiconductor Corporation Method of connecting a conductive trace and an insulative base to a semiconductor chip
US6440835B1 (en) 2000-10-13 2002-08-27 Charles W. C. Lin Method of connecting a conductive trace to a semiconductor chip
US6444489B1 (en) 2000-12-15 2002-09-03 Charles W. C. Lin Semiconductor chip assembly with bumped molded substrate
US6653170B1 (en) 2001-02-06 2003-11-25 Charles W. C. Lin Semiconductor chip assembly with elongated wire ball bonded to chip and electrolessly plated to support circuit
US7115986B2 (en) * 2001-05-02 2006-10-03 Micron Technology, Inc. Flexible ball grid array chip scale packages
US20030087477A1 (en) * 2001-05-02 2003-05-08 Tomohiro Kawashima Repairable flip clip semiconductor device with excellent packaging reliability and method of manufacturing same
SG122743A1 (en) 2001-08-21 2006-06-29 Micron Technology Inc Microelectronic devices and methods of manufacture
SG104293A1 (en) * 2002-01-09 2004-06-21 Micron Technology Inc Elimination of rdl using tape base flip chip on flex for die stacking
US6975035B2 (en) 2002-03-04 2005-12-13 Micron Technology, Inc. Method and apparatus for dielectric filling of flip chip on interposer assembly
SG115456A1 (en) * 2002-03-04 2005-10-28 Micron Technology Inc Semiconductor die packages with recessed interconnecting structures and methods for assembling the same
SG115455A1 (en) 2002-03-04 2005-10-28 Micron Technology Inc Methods for assembly and packaging of flip chip configured dice with interposer
SG115459A1 (en) 2002-03-04 2005-10-28 Micron Technology Inc Flip chip packaging using recessed interposer terminals
SG111935A1 (en) * 2002-03-04 2005-06-29 Micron Technology Inc Interposer configured to reduce the profiles of semiconductor device assemblies and packages including the same and methods
SG121707A1 (en) 2002-03-04 2006-05-26 Micron Technology Inc Method and apparatus for flip-chip packaging providing testing capability
US20040036170A1 (en) 2002-08-20 2004-02-26 Lee Teck Kheng Double bumping of flexible substrate for first and second level interconnects
JP2004095923A (ja) * 2002-09-02 2004-03-25 Murata Mfg Co Ltd 実装基板およびこの実装基板を用いた電子デバイス
US8853001B2 (en) * 2003-11-08 2014-10-07 Stats Chippac, Ltd. Semiconductor device and method of forming pad layout for flipchip semiconductor die
TWI358776B (en) * 2003-11-08 2012-02-21 Chippac Inc Flip chip interconnection pad layout
US8026128B2 (en) 2004-11-10 2011-09-27 Stats Chippac, Ltd. Semiconductor device and method of self-confinement of conductive bump material during reflow without solder mask
US8076232B2 (en) * 2008-04-03 2011-12-13 Stats Chippac, Ltd. Semiconductor device and method of forming composite bump-on-lead interconnection
US8574959B2 (en) 2003-11-10 2013-11-05 Stats Chippac, Ltd. Semiconductor device and method of forming bump-on-lead interconnection
US9029196B2 (en) 2003-11-10 2015-05-12 Stats Chippac, Ltd. Semiconductor device and method of self-confinement of conductive bump material during reflow without solder mask
US20070105277A1 (en) 2004-11-10 2007-05-10 Stats Chippac Ltd. Solder joint flip chip interconnection
US7659633B2 (en) 2004-11-10 2010-02-09 Stats Chippac, Ltd. Solder joint flip chip interconnection having relief structure
US8350384B2 (en) * 2009-11-24 2013-01-08 Stats Chippac, Ltd. Semiconductor device and method of forming electrical interconnect with stress relief void
USRE47600E1 (en) 2003-11-10 2019-09-10 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming electrical interconnect with stress relief void
US8129841B2 (en) 2006-12-14 2012-03-06 Stats Chippac, Ltd. Solder joint flip chip interconnection
US8216930B2 (en) 2006-12-14 2012-07-10 Stats Chippac, Ltd. Solder joint flip chip interconnection having relief structure
TWI478254B (zh) 2003-11-10 2015-03-21 Chippac Inc 引線上凸塊之倒裝晶片互連
USRE44500E1 (en) 2003-11-10 2013-09-17 Stats Chippac, Ltd. Semiconductor device and method of forming composite bump-on-lead interconnection
US7993983B1 (en) 2003-11-17 2011-08-09 Bridge Semiconductor Corporation Method of making a semiconductor chip assembly with chip and encapsulant grinding
US7425759B1 (en) 2003-11-20 2008-09-16 Bridge Semiconductor Corporation Semiconductor chip assembly with bumped terminal and filler
US7538415B1 (en) 2003-11-20 2009-05-26 Bridge Semiconductor Corporation Semiconductor chip assembly with bumped terminal, filler and insulative base
JP4556422B2 (ja) 2003-12-02 2010-10-06 パナソニック株式会社 電子部品およびその製造方法
US7902678B2 (en) * 2004-03-29 2011-03-08 Nec Corporation Semiconductor device and manufacturing method thereof
US7249826B2 (en) * 2004-09-23 2007-07-31 Fujifilm Dimatix, Inc. Soldering a flexible circuit
US7750483B1 (en) 2004-11-10 2010-07-06 Bridge Semiconductor Corporation Semiconductor chip assembly with welded metal pillar and enlarged plated contact terminal
US8841779B2 (en) 2005-03-25 2014-09-23 Stats Chippac, Ltd. Semiconductor device and method of forming high routing density BOL BONL and BONP interconnect sites on substrate
KR20070107154A (ko) * 2005-03-25 2007-11-06 스태츠 칩팩, 엘티디. 기판상에 좁은 상호접속 사이트를 갖는 플립 칩 상호접속체
US9258904B2 (en) * 2005-05-16 2016-02-09 Stats Chippac, Ltd. Semiconductor device and method of forming narrow interconnect sites on substrate with elongated mask openings
US20060255473A1 (en) * 2005-05-16 2006-11-16 Stats Chippac Ltd. Flip chip interconnect solder mask
US8288266B2 (en) * 2006-08-08 2012-10-16 Endicott Interconnect Technologies, Inc. Circuitized substrate assembly
US9847309B2 (en) 2006-09-22 2017-12-19 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming vertical interconnect structure between semiconductor die and substrate
US7713782B2 (en) * 2006-09-22 2010-05-11 Stats Chippac, Inc. Fusible I/O interconnection systems and methods for flip-chip packaging involving substrate-mounted stud-bumps
US7811863B1 (en) 2006-10-26 2010-10-12 Bridge Semiconductor Corporation Method of making a semiconductor chip assembly with metal pillar and encapsulant grinding and heat sink attachment
KR100798895B1 (ko) * 2006-12-21 2008-01-29 주식회사 실리콘웍스 방열패턴을 구비하는 반도체 집적회로
US8349721B2 (en) * 2008-03-19 2013-01-08 Stats Chippac, Ltd. Semiconductor device and method of forming insulating layer on conductive traces for electrical isolation in fine pitch bonding
US7851345B2 (en) * 2008-03-19 2010-12-14 Stats Chippac, Ltd. Semiconductor device and method of forming oxide layer on signal traces for electrical isolation in fine pitch bonding
US9345148B2 (en) 2008-03-25 2016-05-17 Stats Chippac, Ltd. Semiconductor device and method of forming flipchip interconnection structure with bump on partial pad
US7759137B2 (en) * 2008-03-25 2010-07-20 Stats Chippac, Ltd. Flip chip interconnection structure with bump on partial pad and method thereof
US20090250814A1 (en) * 2008-04-03 2009-10-08 Stats Chippac, Ltd. Flip Chip Interconnection Structure Having Void-Free Fine Pitch and Method Thereof
US7897502B2 (en) 2008-09-10 2011-03-01 Stats Chippac, Ltd. Method of forming vertically offset bond on trace interconnects on recessed and raised bond fingers
US8054584B2 (en) * 2008-11-26 2011-11-08 Seagate Technology Llc Top bond pad bias and variation control
US8198186B2 (en) 2008-12-31 2012-06-12 Stats Chippac, Ltd. Semiconductor device and method of confining conductive bump material during reflow with solder mask patch
US8659172B2 (en) 2008-12-31 2014-02-25 Stats Chippac, Ltd. Semiconductor device and method of confining conductive bump material with solder mask patch
US20100237500A1 (en) * 2009-03-20 2010-09-23 Stats Chippac, Ltd. Semiconductor Substrate and Method of Forming Conformal Solder Wet-Enhancement Layer on Bump-on-Lead Site
US8039384B2 (en) 2010-03-09 2011-10-18 Stats Chippac, Ltd. Semiconductor device and method of forming vertically offset bond on trace interconnects on different height traces
US8409978B2 (en) 2010-06-24 2013-04-02 Stats Chippac, Ltd. Semiconductor device and method of forming vertically offset bond on trace interconnect structure on leadframe
US8492197B2 (en) 2010-08-17 2013-07-23 Stats Chippac, Ltd. Semiconductor device and method of forming vertically offset conductive pillars over first substrate aligned to vertically offset BOT interconnect sites formed over second substrate
US8435834B2 (en) 2010-09-13 2013-05-07 Stats Chippac, Ltd. Semiconductor device and method of forming bond-on-lead interconnection for mounting semiconductor die in FO-WLCSP
US8802556B2 (en) * 2012-11-14 2014-08-12 Qualcomm Incorporated Barrier layer on bump and non-wettable coating on trace
US9365947B2 (en) 2013-10-04 2016-06-14 Invensas Corporation Method for preparing low cost substrates
TWI683604B (zh) * 2016-12-23 2020-01-21 德商德國艾托特克公司 於接觸墊上形成可焊接焊料沉積物的方法及在活化接觸墊上暴露可焊接焊料沉積物之印刷電路板
US10706880B1 (en) 2019-04-02 2020-07-07 Seagate Technology Llc Electrically conductive solder non-wettable bond pads in head gimbal assemblies
KR102430750B1 (ko) * 2019-08-22 2022-08-08 스템코 주식회사 회로 기판 및 그 제조 방법
CN115497889A (zh) * 2022-09-16 2022-12-20 华为数字能源技术有限公司 塑封模块、塑封方法及电子设备

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3949125A (en) * 1965-05-14 1976-04-06 Roberts Arthur H Molded solid plastics articles and a method for their manufacture
US3401126A (en) * 1965-06-18 1968-09-10 Ibm Method of rendering noble metal conductive composition non-wettable by solder
US3429040A (en) * 1965-06-18 1969-02-25 Ibm Method of joining a component to a substrate
US3436818A (en) * 1965-12-13 1969-04-08 Ibm Method of fabricating a bonded joint
US3564522A (en) * 1966-12-16 1971-02-16 Data Disc Inc Transducer with thin film coil and semiconductor switching
US4229248A (en) * 1979-04-06 1980-10-21 Intel Magnetics, Inc. Process for forming bonding pads on magnetic bubble devices
EP0082902B1 (fr) * 1981-12-29 1985-11-27 International Business Machines Corporation Procédé pour souder les broches aux oeillets des conducteurs formés sur un substrat céramique
US4504283A (en) * 1982-07-22 1985-03-12 Superior Finishers, Incorporated Cushioned abrasive articles, and method of manufacture
DE3331691A1 (de) * 1983-09-02 1985-03-21 Basf Ag, 6700 Ludwigshafen Als positiv arbeitendes aufzeichnungsmaterial geeignetes lichtempfindliches, haertbares gemisch
US4546541A (en) * 1983-10-14 1985-10-15 Applied Magnetics Corporation Method of attaching electrical conductors to thin film magnetic transducer
EP0218832B1 (de) * 1985-09-30 1990-11-22 Siemens Aktiengesellschaft Bauelement für die Oberflächenmontage und Verfahren zur Befestigung eines Bauelements für die Oberflächenmontage
JPS62136865A (ja) * 1985-12-11 1987-06-19 Hitachi Ltd モジユ−ル実装構造
US4761699A (en) * 1986-10-28 1988-08-02 International Business Machines Corporation Slider-suspension assembly and method for attaching a slider to a suspension in a data recording disk file
JPH07112041B2 (ja) * 1986-12-03 1995-11-29 シャープ株式会社 半導体装置の製造方法
US5574629A (en) * 1989-06-09 1996-11-12 Sullivan; Kenneth W. Solderless printed wiring devices
US4996623A (en) * 1989-08-07 1991-02-26 International Business Machines Corporation Laminated suspension for a negative pressure slider in a data recording disk file
US5121190A (en) * 1990-03-14 1992-06-09 International Business Machines Corp. Solder interconnection structure on organic substrates
US4999699A (en) * 1990-03-14 1991-03-12 International Business Machines Corporation Solder interconnection structure and process for making
US5128746A (en) * 1990-09-27 1992-07-07 Motorola, Inc. Adhesive and encapsulant material with fluxing properties
JP2678958B2 (ja) * 1992-03-02 1997-11-19 カシオ計算機株式会社 フィルム配線基板およびその製造方法
US5334857A (en) * 1992-04-06 1994-08-02 Motorola, Inc. Semiconductor device with test-only contacts and method for making the same

Also Published As

Publication number Publication date
JPH08330358A (ja) 1996-12-13
US5798285A (en) 1998-08-25
US5650595A (en) 1997-07-22

Similar Documents

Publication Publication Date Title
JP3131379B2 (ja) はんだマスクの窓内に多数のはんだダムを備える電子モジュール
US6461953B1 (en) Solder bump forming method, electronic component mounting method, and electronic component mounting structure
JP3320979B2 (ja) デバイスをデバイス・キャリヤ上に直接実装する方法
KR101286379B1 (ko) 범프-온-리드 플립 칩 인터커넥션
US6454159B1 (en) Method for forming electrical connecting structure
JPH098447A (ja) チップ実装回路カード構造
US20020177295A1 (en) Bump transfer plate, manufacturing method thereof, semiconductor device, and manufacturing method thereof
JPH0432541B2 (ja)
KR20010033602A (ko) 반도체 장치와 그 제조 방법 및 반도체 장치의 설치 구조및 설치 방법
US6323434B1 (en) Circuit board and production method thereof
JPH0357617B2 (ja)
JP2000315706A (ja) 回路基板の製造方法並びに回路基板
JP2004342802A (ja) 突起電極付きプリント基板およびその製造方法
EP0923128B1 (en) Method of manufacturing a semiconductor package
JPS5925378B2 (ja) 電子部品の実装方法
JPH10163261A (ja) 電子部品搭載用配線基板の製造方法
JPH05251512A (ja) エリアテープ上への金属バンプの形成方法
JP4022100B2 (ja) 電子部品装置の製造方法
JP4502214B2 (ja) ハンダバンプの形成方法
JPH05251505A (ja) Ｉｃチップのエリアテープへの接続方法
JPH06120230A (ja) 半導体部品におけるバンプ電極の形成方法及びバンプ電極付き半導体部品
KR100246848B1 (ko) 랜드 그리드 어레이 및 이를 채용한 반도체 패키지
JPH08181449A (ja) 電子回路基板の接続電極とその製造方法
JPH06252148A (ja) 半導体装置およびその製造方法
JP2000260895A (ja) テープパッケージとその製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees