JP4022100B2 - 電子部品装置の製造方法 - Google Patents
電子部品装置の製造方法 Download PDFInfo
- Publication number
- JP4022100B2 JP4022100B2 JP2002158220A JP2002158220A JP4022100B2 JP 4022100 B2 JP4022100 B2 JP 4022100B2 JP 2002158220 A JP2002158220 A JP 2002158220A JP 2002158220 A JP2002158220 A JP 2002158220A JP 4022100 B2 JP4022100 B2 JP 4022100B2
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- electronic component
- opening
- solder
- mounting electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
Description
【０００１】
【発明の属する技術分野】
本発明は、例えば多層構造の配線基板に電子部品素子、集積回路素子を半田接合によって実装した電子部品装置及びその製造方法に関するものである。
【０００２】
【従来の技術】
従来、電子部品装置は、配線基板上に、各種電子部品素子や集積回路素子を半田接合していた。一般に、電子部品素子は、配線基板上の配線パターンの一部を電子部品素子搭載電極として用い、この搭載電極にクリーム半田を介して接合していた。また、集積回路素子は、配線基板の表面に形成した集積回路素子搭載電極に、半田バンプを介して接合されていた。尚、配線基板としては、絶縁層と所定パターンの配線パターンとが積層された多層配線基板などが用いられ、多層配線基板の厚み方向は、所定回路網を形成するビア導体により電気的に接続している。
【０００３】
この配線基板は、例えば、ガラス−エポキシ樹脂からなるコア基板の主面に、配線パターン、絶縁層を順次積層して形成する。尚、ビア導体は、レーザー照射等によって、絶縁層に形成したビア穴内に、メッキを施すことにより形成される。各層の配線パターンは、コア基板や絶縁層の表面に形成された導体層を所定形状にエッチングすることによって形成される。
【０００４】
また、セラミック配線基板の場合には、各絶縁層となるグリーンシートに、ビアホール導体となる導体を形成し、さらに、内部配線パターンまたは外部配線パターンとなる各導体膜を形成した後、各グリーンシートを積層し、一体的に焼結して形成していた。尚、表面配線パターンは、グリーンシートの状態で形成するのではなく、焼成した基板の表面に導電性ペーストを用いて焼き付けしても構わない。
【０００５】
いずれの基板においても、配線基板の表面に電子部品素子や集積回路素子を搭載する搭載電極が必要であり、配線基板の表面に形成した配線パターンの一部がこの搭載電電極となる。電子部品素子は、電子部品素子搭載電極に半田クリームを用いてリフロー処理によって接合される。また、また、集積回路素子は、予め集積回路素子の実装面のパッド上に半田バンプを形成した集積回路素子を、集積回路素子搭載電極に半田接合していた。
【０００６】
特に、集積回路素子に形成した半田バンプは、半田接合に必要なフラックス成分が極めて少ないため、配線基板に接合するためにはフラックス成分を供給することが必要となる。
【０００７】
従来、配線基板の表面に、選択的に半田レジストを塗布する。この半田レジストは、電子部品素子及び集積回路素子が搭載される部位以外に半田が付着することを防ぐように機能する。
【０００８】
尚、配線基板（パッケージ）の主面全体に外部の回路と接続する端子を配置することによって、パッケージのサイズを大きくせずに、多ピンを実現する集積回路素子としてＢＧＡ−ＩＣやＣＳＰ−ＩＣが提案されている。
【０００９】
この集積回路素子と配線基板の所定配線パターン（集積回路素子搭載電極）との接合を説明する。図８は、集積回路素子が搭載される領域の平面図であり、図９はその断面図である。
【００１０】
配線基板２５には上述の集積回路素子搭載電極２１が形成されている。尚、電子部品素子及び電子部品素子が搭載される電子部品素子搭載電極は図では省略している。そして、配線基板２５の上述の集積回路素子搭載電極２１には、集積回路素子２４が半田バンプ２３によって接合される。具体的には集積回路素子搭載電極２１上にフラックスを供給しておき、その後、集積回路素子２４を集積回路素子搭載電極２１上に搭載した後、リフロー処理により表面実装される。
【００１１】
即ち、加熱によって溶融した集積回路素子２４側の半田バンプ２３と配線基板２５側の半田フラックスとが接した状態で接合することによって安定して載置でき、しかも確実に接合できる。
【００１２】
また、電子部品素子を配線基板２５上の電子部品素子搭載電極と接合させる際には、電子部品素子搭載電極に半田ペーストを印刷し、電子部品素子を搭載後リフロー半田付け処理する。
【００１３】
【発明が解決しようとする課題】
従来の方法では、集積回路素子２４と配線基板２５を接続させる時に集積回路素子２４側に予め形成した半田バンプ２３を、フラックス成分が塗布された集積回路素子搭載電極２１に載置してリフロー処理することで実装される。
【００１４】
しかしながら、フラックスを配線基板２５上の集積回路素子搭載電極２１に塗布する際に他の部分、例えば、電子部品素子搭載電極にまで達すると、電子部品素子を接合する半田ペーストにフラックスが吸収され、この半田の成分が変化してしまう。これにより、半田がだれてしまい、リフロー処理後には、電子部品素子と他の配線パターンなどとがショートしてしまう。
【００１５】
また、半田ペースト中にフラックス成分が過剰となり、リフロー処理後でも、フラックスが充分に抜けないことにより、半田中にボイドが発生し、接触不良を起こすこともある。
【００１６】
また、集積回路素子２４の搭載領域においては、図９に示すように、半田レジスト膜２２には、個々の集積回路素子搭載電極２１が露出するように開口部２６を設けていた。即ち、１つの開口部２６には、１つの集積回路素子搭載電極２１が露出していた。このような構造では、集積回路素子２４の電極パッドが非常に狭いピッチになった場合、これに対応して半田レジスト膜２１の開口部２６の間隔も狭くする必要があり、半田レジスト膜２１を形成する際には、精度の高い開口部２６を形成し、１つの開口部２６から１つの集積回路素子搭載電極２１を露出させることが困難となり、その結果、開口部２６から露出する集積回路素子搭載電極２１の面積が変動してしまう。その結果、フラックス成分の量も変動してしまい、安定した集積回路素子２４の接合が困難となる。
【００１７】
本発明は、上述の問題点に鑑みて案出されたものであり、その目的は、集積回路素子を配線基板に安定して半田接合できるとともに、集積回路素子が小型化しても充分に対応でき、しかも、配線基板に電子部品素子を安定して搭載することができる電子部品装置及びその製造方法である。
【００２０】
【課題を解決するための手段】
本発明は、実装面に半田バンプが予め形成された集積回路素子を用意する工程と、表面に、電子部品素子搭載電極及び集積回路素子搭載電極を有する配線基板を形成する工程と、前記配線基板上に、前記電子部品素子搭載電極を第１の開口部から露出させ、且つ複数の前記集積回路素子搭載電極を第２の開口部から露出させるとともに、電子部品素子の搭載領域を外側にして前記集積回路素子の搭載領域を取り囲む環状の第３の開口部を有する半田レジストを形成する工程と、前記第１の開口部から露出する前記電子部品素子搭載電極上にフラックスを含有した半田ペーストを塗布し、該半田ペーストを塗布された前記電子部品素子搭載電極上に前記電子部品素子を載置するとともに、前記第２の開口部から露出する複数の前記集積回路素子搭載電極上にフラックスを塗布し、該フラックスを塗布された前記集積回路素子搭載電極上に、前記半田バンプが形成された前記集積回路素子を載置する工程と、前記電子部品素子及び前記集積回路素子が載置された前記配線基板を熱処理して、前記第２の開口部から流出した前記フラックスが前記第３の開口部の外側に流出するのを防止して、前記電子部品素子及び前記集積回路素子を前記配線基板の前記電子部品素子搭載電極及び前記集積回路素子搭載電極に半田接合を行う工程と、を有する電子部品装置の製造方法である。
【作用】
本発明では、表面に、電子部品素子搭載電極及び集積回路素子搭載電極を被着形成するとともに、前記両搭載電極を露出するように形成した半田レジスト膜を被着形成した配線基板に、前記各搭載電極に電子部品素子及び集積回路素子をそれぞれ接合してなる電子部品装置において、前記電子部品素子搭載電極を露出する第１の開口部と、集積回路素子搭載電極を露出する第２の開口部とを有し、前記第２の開口部内には、近接配置された集積回路素子搭載電極を存在させている。
【００２１】
即ち、前記第２の開口部から露出する複数の集積回路素子搭載電極を被覆するようにフラックスを塗布する際には、第２の開口部内で複数の集積回路素子搭載電極に連続的に塗布することができ、結果として、集積回路素子搭載電極に対して適量のフラックスを供給することができる。これにより、集積回路素子と集積回路素子搭載電極との間で、半田バンプを用いて安定に接合することができる。また、第２の開口部に複数の集積回路素子搭載電極が存在し、第２の開口部自身を従来の開口部に比較して大型にできるので、精度の高い開口部を有する半田レジスト膜となる。
【００２２】
また、前記集積回路素子が搭載される領域の外周には、前記半田レジスト膜に形成した第２の開口部を取り囲むように、その外周にフラックス流出防止用の溝状の第３の開口部が形成されている。これにより、上述の集積回路素子搭載電極に選択的にフラックスを塗布する工程の時に、塗布したフラックスが、第３の開口部を越えて、例えば、第１の開口部にまで流れでることを防止でき、これにより、電子部品素子と電子部品素子搭載電極とを接合する半田成分が変質することがなく、電子部品素子と電子部品素子搭載電極との安定した半田接合が可能となる。つまり、塗布したフラックスが第３開口部の溝のエッジ部で止まり、前記第３の開口部の溝より外側には、流出することはない。
【００２３】
また、本発明の電子部品装置の製造方法においては、第１の開口部の電子部品素子搭載電極にフラックスを含有した半田ペーストを塗布し、電子部品素子搭載電極に電子部品素子を搭載し、また、第２の開口部内の複数の集積回路素子搭載電極上に、フラックスを塗布して、半田バンプが形成された集積回路素子を搭載し、同時にリフロー処理して両者を半田接合している。
【００２４】
これにより、一回のリフロー処理により、電子部品素子及び集積回路素子の安定、且つ確実な半田接合が達成でき、同時に、電子部品素子の半田にフラックスの不要な供給を防止できる。
【００２５】
【発明の実施の形態】
以下、本発明の電子部品装置及びその接続方法を図面に基づいて説明する。
【００２６】
図１は本発明の電子部品装置の外観図である。
【００２７】
電子部品装置は、配線基板１０、電子部品素子２、集積回路素子１、シールドケース４から主に構成されている。
【００２８】
集積回路素子１は、半導体チップに所定集積回路が集積されており、フリップチップ接合可能なように半導体チップの実装面の電極に予め半田バンプ１１が形成されている。尚、半導体チップ内の集積回路配線を再配線して、電極配列を簡素化するために実装基板に一体化したＣＳＰ構造であっても構わない。
【００２９】
配線基板１０は、セラミック、ガラスエポキシ樹脂からなり、図には省略されているが、その内部に所定回路網を形成するための内部配線パターン及びビアホール導体が形成されている。また、配線基板１０の表面には、ビアホール導体からのランド電極などを含む表面配線パターン３が形成されている。この表面配線パターン３の一部は集積回路素子１が接合される集積回路素子搭載電極４となり、また、電子部品素子２が接合する電子部品素子搭載電極５となっている。そして、集積回路素子１と集積回路素子搭載電極４及び電子部品素子２と電子部品素子搭載電極５とは互いに半田バンプ１１及び半田６により接合されている。この半田バンプ１１及び半田６を安定して接合するため、即ち、半田が配線基板１０の不要な領域に流れないように配線基板１０の表面には、半田流出防止の半田レジスト膜７が形成されている。この半田レジスト膜７には、第１〜第３の開口部８、９、１２が形成されている。即ち、図２に示すように、半田レジスト膜７に形成した第１の開口部８は、電子部品素子２が搭載・接合される電子部品素子搭載電極５を露出している。尚、１つの第１の開口部８に電子部品素子搭載電極５が露出している。また、半田レジスト膜７に形成した第２の開口部９は、集積回路素子１が搭載・接合される集積回路素子搭載電極４が露出する。尚、１つの第２の開口部９に複数の集積回路素子搭載電極４が存在している。また、半田レジスト膜７に形成した第３の開口部１２は、集積回路素子１が搭載される領域の外周部に、この領域を取り囲むように形成されている。
【００３０】
第１の開口部８は、電子部品素子搭載電極５を露出するために形成されたものであり、半田を印刷できる寸法である電子部品素子搭載電極５とほぼ同じ形状に開口を形成している。
【００３１】
第２の開口部９は、複数の集積回路素子搭載電極４を露出するために形成されたものである。この集積回路素子搭載電極４に、図５に示すようにフラックス１３を塗布する際に、適量のフラックス１３を供給できるよう形成されている。第２の開口部９の形状は、この第２の開口部９内に存在する集積回路素子搭載電極４の全電極面積に対して、１．３〜２．０倍の開口面積となっている。尚、各集積回路素子搭載電極４への一定量のフラックス１３の供給を確保するため、第２の開口部９を、例えば、集積回路素子１の各辺に形成された半田バンプ１１（集積回路素子搭載電極４）に対応させている。その一例としては、例えば、図２では、第２の開口部９は、３つの集積回路素子搭載電極４を露出させている。
【００３２】
第３の開口部１２の溝は、集積回路素子１の搭載領域の外周に形成され、第２の開口部９内の集積回路素子搭載電極４に供給したフラックス１３が、第３の開口部の外側に流出することを防止するために形成されている。そして、その第３の開口部１２の溝幅は、２００〜３００μｍの幅で形成されている。そのため、第３の開口部１２の溝部エッジにより、フラックス１３の流出防止を実施することができる。尚、この第３の開口部１２に流出したフラックス１３は、製造の過程で焼失してしまい、図２では、存在しないものである。
【００３３】
このように、第３の開口部１２の存在により、フラックス１３の流出が防止できることから、電子部品素子２の接合に用いる半田６と第２の開口部９内の集積回路素子搭載電極４に供給したフラックスとが接触することがなくなり、半田６の成分が変質して半田ダレによる電子部品素子２と他の部品や配線パターンなどとのショートや、半田６内にできるボイドなどが一切発生しないものとなる。
【００３４】
図３は、集積回路素子１の搭載領域の平面図であり、集積回路素子と接合すべく、表面配線パターン３の一部である集積回路素子搭載電極４（図３において斜線で示す部分）は、全体として概略矩形状の配置になる。尚、図３で集積回路素子搭載電極４の領域は、表面配線パターン３の先端部分ではなく、表面配線パターン３の途中に設定している。これは、後述の半田レジスト膜７の被着形成において、若干の位置ずれが発生しても、第２の開口部９から集積回路素子搭載電極４を完全に露出させるようにするためである。
【００３５】
次に、本発明の電子部品装置の製造方法を説明する。
【００３６】
まず、配線基板１０を形成する。この配線基板１０は、周知の方法によって形成する。この配線基板１０の表面には、電子部品素子搭載電極５及び集積回路素子搭載電極４を含む表面配線パターン３が形成される。
【００３７】
次に、配線基板１０の表面に選択的に半田レジスト膜７を形成する。この選択的な半田レジスト膜７の形成により、前記１〜第３の開口部８、９、１２が形成され、第１の開口部８からは、電子部品素子搭載電極５が露出し、第２の開口部９から複数の集積回路素子搭載電極４が露出する。この状態で、特に、集積回路素子１の搭載領域の平面状態を図４に示す。即ち、第２の開口部９は、４つの矩形状の開口からなり、４つの第２の開口部９によって、集積回路素子搭載電極４のすべてが露出され、１つの第２の開口部９には、複数の集積回路素子搭載電極４が配置されている。また、第２の開口部９の外周、即ち、集積回路素子１の搭載領域の外周を取り囲むように、環状の第３の開口部１２が形成されている。
【００３８】
次に、第１の開口部８から露出する電子部品素子搭載電極５上に半田ペーストを塗布する。同時に、第２の開口部９から露出する複数の集積回路素子搭載電極４を被覆するようにフラックス１３を塗布供給する。
【００３９】
その後、半田ペーストが塗布された電子部品素子搭載電極５上に、各種電子部品素子２を載置するとともに、また、前記第２の開口部９から露出する複数の集積回路素子搭載電極４に、予め半田バンプ１１が形成された集積回路素子１をフラックス１３が塗布された集積回路素子搭載電極４上に載置する。
【００４０】
尚、電子部品素子搭載電極５上に半田ペーストを塗布した後に、電子部品素子２を載置するとともに、集積回路素子搭載電極４上にフラックス１３を塗布した後に、集積回路素子１を載置するのであれば、半田ペースト、フラックス１３の塗布の順序を入れ換え、また、電子部品素子２、集積回路素子１の載置の順序を入れ換えても構わない。
【００４１】
このフラックス１３を塗布した状態の集積回路素子１の搭載領域を図５に示す。フラックス１３は、第２の開口部９から露出する集積回路素子搭載電極４を覆うように塗布され、その一部が第３の開口部１２に流出しても構わない。フラックス１３は、第３の開口部１２を越えて、集積回路素子１の搭載領域の外部に流出しないようにする。
【００４２】
次に、電子部品素子２及び集積回路素子１を載置した配線基板１０全体に、１８０〜２５０℃の熱処理を行う。これにより、集積回路素子１に予め形成された半田バンプ１１と集積回路素子搭載電極４上に供給されたフラックス１３とが相まって、安定して半田フリップチップ接合される。同時に、電子部品素子２と電子部品素子搭載電極５とが、この電子部品素子搭載電極５上に形成された半田ペースト（フラックスを含有）を介して半田接合されることになる。
【００４３】
この状態の集積回路素子１の搭載領域の断面図を図７に示す。ここでフラックス１３は、集積回路素子１が半田接合されるにあたり、その一部が半田バンプ１１に吸収され、余剰分のフラックス１３は焼失することになる。
【００４４】
これにより、半田バンプ１１を予め形成した集積回路素子１及び通常の半田ペーストによって接合される電子部品素子２の両素子を配線基板１０上に安定して接合することができる。尚、電子部品素子２側においては、集積回路素子１との間に位置する第３の開口部１２によってフラックス１３の流出が遮断され、電子部品素子２を半田ペーストの安定した成分のみで安定して半田接合できる。
【００４５】
【発明の効果】
本発明によれば、第２の開口部から露出する複数の集積回路素子搭載電極を被覆するようにフラックスを塗布する際には、第２の開口部が連続化していることにより、適量のフラックスを供給することができる。また、第２の開口部の外周にフラックス流出防止用の溝状の第３の開口部が形成されている。これは、上述の集積回路素子搭載電極にフラックスを塗布する工程の時にフラックスが電子部品素子搭載電極に印刷された半田に接触するのを防止する。つまり、フラックスが第３の開口部の溝のエッジ部で止まり、前記第３の開口部の溝より外側には、流出することはない。このことから、フラックスの半田との接触により発生していた問題である、半田の粘度変化によるダレやボイドの発生を抑制することが可能となる。
【図面の簡単な説明】
【図１】本発明の電子部品装置の外観図である。
【図２】本発明の電子部品装置の断面図である。
【図３】本発明の電子部品装置における配線基板上の集積回路素子の搭載領域の表面配線パターンを示す平面図である。
【図４】本発明の電子部品装置における半田レジスト膜の形成状態を示す平面図である。
【図５】本発明の電子部品装置における第２の開口部にフラックスを供給した状態の断面図である。
【図６】本発明の電子部品装置における半導体素子を搭載した状態の平面図である。
【図７】図６の状態における断面図である。
【図８】従来の電子部品装置においける半田レジストを塗布した状態の平面図である。
【図９】従来の電子部品装置における集積回路素子を実装した状態の断面図である。
【符号の説明】
１０ 配線基板
１ 集積回路素子
２ 電子部品素子
３ 表面配線パターン
４ 集積回路素子搭載電極
５ 電子部品素子搭載電極
６ 半田
７ 半田レジスト膜
８ 第１の開口部
９ 第２の開口部
１２ 第３の開口部
１１ 半田バンプ
１３ フラックス
【発明の属する技術分野】
本発明は、例えば多層構造の配線基板に電子部品素子、集積回路素子を半田接合によって実装した電子部品装置及びその製造方法に関するものである。
【０００２】
【従来の技術】
従来、電子部品装置は、配線基板上に、各種電子部品素子や集積回路素子を半田接合していた。一般に、電子部品素子は、配線基板上の配線パターンの一部を電子部品素子搭載電極として用い、この搭載電極にクリーム半田を介して接合していた。また、集積回路素子は、配線基板の表面に形成した集積回路素子搭載電極に、半田バンプを介して接合されていた。尚、配線基板としては、絶縁層と所定パターンの配線パターンとが積層された多層配線基板などが用いられ、多層配線基板の厚み方向は、所定回路網を形成するビア導体により電気的に接続している。
【０００３】
この配線基板は、例えば、ガラス−エポキシ樹脂からなるコア基板の主面に、配線パターン、絶縁層を順次積層して形成する。尚、ビア導体は、レーザー照射等によって、絶縁層に形成したビア穴内に、メッキを施すことにより形成される。各層の配線パターンは、コア基板や絶縁層の表面に形成された導体層を所定形状にエッチングすることによって形成される。
【０００４】
また、セラミック配線基板の場合には、各絶縁層となるグリーンシートに、ビアホール導体となる導体を形成し、さらに、内部配線パターンまたは外部配線パターンとなる各導体膜を形成した後、各グリーンシートを積層し、一体的に焼結して形成していた。尚、表面配線パターンは、グリーンシートの状態で形成するのではなく、焼成した基板の表面に導電性ペーストを用いて焼き付けしても構わない。
【０００５】
いずれの基板においても、配線基板の表面に電子部品素子や集積回路素子を搭載する搭載電極が必要であり、配線基板の表面に形成した配線パターンの一部がこの搭載電電極となる。電子部品素子は、電子部品素子搭載電極に半田クリームを用いてリフロー処理によって接合される。また、また、集積回路素子は、予め集積回路素子の実装面のパッド上に半田バンプを形成した集積回路素子を、集積回路素子搭載電極に半田接合していた。
【０００６】
特に、集積回路素子に形成した半田バンプは、半田接合に必要なフラックス成分が極めて少ないため、配線基板に接合するためにはフラックス成分を供給することが必要となる。
【０００７】
従来、配線基板の表面に、選択的に半田レジストを塗布する。この半田レジストは、電子部品素子及び集積回路素子が搭載される部位以外に半田が付着することを防ぐように機能する。
【０００８】
尚、配線基板（パッケージ）の主面全体に外部の回路と接続する端子を配置することによって、パッケージのサイズを大きくせずに、多ピンを実現する集積回路素子としてＢＧＡ−ＩＣやＣＳＰ−ＩＣが提案されている。
【０００９】
この集積回路素子と配線基板の所定配線パターン（集積回路素子搭載電極）との接合を説明する。図８は、集積回路素子が搭載される領域の平面図であり、図９はその断面図である。
【００１０】
配線基板２５には上述の集積回路素子搭載電極２１が形成されている。尚、電子部品素子及び電子部品素子が搭載される電子部品素子搭載電極は図では省略している。そして、配線基板２５の上述の集積回路素子搭載電極２１には、集積回路素子２４が半田バンプ２３によって接合される。具体的には集積回路素子搭載電極２１上にフラックスを供給しておき、その後、集積回路素子２４を集積回路素子搭載電極２１上に搭載した後、リフロー処理により表面実装される。
【００１１】
即ち、加熱によって溶融した集積回路素子２４側の半田バンプ２３と配線基板２５側の半田フラックスとが接した状態で接合することによって安定して載置でき、しかも確実に接合できる。
【００１２】
また、電子部品素子を配線基板２５上の電子部品素子搭載電極と接合させる際には、電子部品素子搭載電極に半田ペーストを印刷し、電子部品素子を搭載後リフロー半田付け処理する。
【００１３】
【発明が解決しようとする課題】
従来の方法では、集積回路素子２４と配線基板２５を接続させる時に集積回路素子２４側に予め形成した半田バンプ２３を、フラックス成分が塗布された集積回路素子搭載電極２１に載置してリフロー処理することで実装される。
【００１４】
しかしながら、フラックスを配線基板２５上の集積回路素子搭載電極２１に塗布する際に他の部分、例えば、電子部品素子搭載電極にまで達すると、電子部品素子を接合する半田ペーストにフラックスが吸収され、この半田の成分が変化してしまう。これにより、半田がだれてしまい、リフロー処理後には、電子部品素子と他の配線パターンなどとがショートしてしまう。
【００１５】
また、半田ペースト中にフラックス成分が過剰となり、リフロー処理後でも、フラックスが充分に抜けないことにより、半田中にボイドが発生し、接触不良を起こすこともある。
【００１６】
また、集積回路素子２４の搭載領域においては、図９に示すように、半田レジスト膜２２には、個々の集積回路素子搭載電極２１が露出するように開口部２６を設けていた。即ち、１つの開口部２６には、１つの集積回路素子搭載電極２１が露出していた。このような構造では、集積回路素子２４の電極パッドが非常に狭いピッチになった場合、これに対応して半田レジスト膜２１の開口部２６の間隔も狭くする必要があり、半田レジスト膜２１を形成する際には、精度の高い開口部２６を形成し、１つの開口部２６から１つの集積回路素子搭載電極２１を露出させることが困難となり、その結果、開口部２６から露出する集積回路素子搭載電極２１の面積が変動してしまう。その結果、フラックス成分の量も変動してしまい、安定した集積回路素子２４の接合が困難となる。
【００１７】
本発明は、上述の問題点に鑑みて案出されたものであり、その目的は、集積回路素子を配線基板に安定して半田接合できるとともに、集積回路素子が小型化しても充分に対応でき、しかも、配線基板に電子部品素子を安定して搭載することができる電子部品装置及びその製造方法である。
【００２０】
【課題を解決するための手段】
本発明は、実装面に半田バンプが予め形成された集積回路素子を用意する工程と、表面に、電子部品素子搭載電極及び集積回路素子搭載電極を有する配線基板を形成する工程と、前記配線基板上に、前記電子部品素子搭載電極を第１の開口部から露出させ、且つ複数の前記集積回路素子搭載電極を第２の開口部から露出させるとともに、電子部品素子の搭載領域を外側にして前記集積回路素子の搭載領域を取り囲む環状の第３の開口部を有する半田レジストを形成する工程と、前記第１の開口部から露出する前記電子部品素子搭載電極上にフラックスを含有した半田ペーストを塗布し、該半田ペーストを塗布された前記電子部品素子搭載電極上に前記電子部品素子を載置するとともに、前記第２の開口部から露出する複数の前記集積回路素子搭載電極上にフラックスを塗布し、該フラックスを塗布された前記集積回路素子搭載電極上に、前記半田バンプが形成された前記集積回路素子を載置する工程と、前記電子部品素子及び前記集積回路素子が載置された前記配線基板を熱処理して、前記第２の開口部から流出した前記フラックスが前記第３の開口部の外側に流出するのを防止して、前記電子部品素子及び前記集積回路素子を前記配線基板の前記電子部品素子搭載電極及び前記集積回路素子搭載電極に半田接合を行う工程と、を有する電子部品装置の製造方法である。
【作用】
本発明では、表面に、電子部品素子搭載電極及び集積回路素子搭載電極を被着形成するとともに、前記両搭載電極を露出するように形成した半田レジスト膜を被着形成した配線基板に、前記各搭載電極に電子部品素子及び集積回路素子をそれぞれ接合してなる電子部品装置において、前記電子部品素子搭載電極を露出する第１の開口部と、集積回路素子搭載電極を露出する第２の開口部とを有し、前記第２の開口部内には、近接配置された集積回路素子搭載電極を存在させている。
【００２１】
即ち、前記第２の開口部から露出する複数の集積回路素子搭載電極を被覆するようにフラックスを塗布する際には、第２の開口部内で複数の集積回路素子搭載電極に連続的に塗布することができ、結果として、集積回路素子搭載電極に対して適量のフラックスを供給することができる。これにより、集積回路素子と集積回路素子搭載電極との間で、半田バンプを用いて安定に接合することができる。また、第２の開口部に複数の集積回路素子搭載電極が存在し、第２の開口部自身を従来の開口部に比較して大型にできるので、精度の高い開口部を有する半田レジスト膜となる。
【００２２】
また、前記集積回路素子が搭載される領域の外周には、前記半田レジスト膜に形成した第２の開口部を取り囲むように、その外周にフラックス流出防止用の溝状の第３の開口部が形成されている。これにより、上述の集積回路素子搭載電極に選択的にフラックスを塗布する工程の時に、塗布したフラックスが、第３の開口部を越えて、例えば、第１の開口部にまで流れでることを防止でき、これにより、電子部品素子と電子部品素子搭載電極とを接合する半田成分が変質することがなく、電子部品素子と電子部品素子搭載電極との安定した半田接合が可能となる。つまり、塗布したフラックスが第３開口部の溝のエッジ部で止まり、前記第３の開口部の溝より外側には、流出することはない。
【００２３】
また、本発明の電子部品装置の製造方法においては、第１の開口部の電子部品素子搭載電極にフラックスを含有した半田ペーストを塗布し、電子部品素子搭載電極に電子部品素子を搭載し、また、第２の開口部内の複数の集積回路素子搭載電極上に、フラックスを塗布して、半田バンプが形成された集積回路素子を搭載し、同時にリフロー処理して両者を半田接合している。
【００２４】
これにより、一回のリフロー処理により、電子部品素子及び集積回路素子の安定、且つ確実な半田接合が達成でき、同時に、電子部品素子の半田にフラックスの不要な供給を防止できる。
【００２５】
【発明の実施の形態】
以下、本発明の電子部品装置及びその接続方法を図面に基づいて説明する。
【００２６】
図１は本発明の電子部品装置の外観図である。
【００２７】
電子部品装置は、配線基板１０、電子部品素子２、集積回路素子１、シールドケース４から主に構成されている。
【００２８】
集積回路素子１は、半導体チップに所定集積回路が集積されており、フリップチップ接合可能なように半導体チップの実装面の電極に予め半田バンプ１１が形成されている。尚、半導体チップ内の集積回路配線を再配線して、電極配列を簡素化するために実装基板に一体化したＣＳＰ構造であっても構わない。
【００２９】
配線基板１０は、セラミック、ガラスエポキシ樹脂からなり、図には省略されているが、その内部に所定回路網を形成するための内部配線パターン及びビアホール導体が形成されている。また、配線基板１０の表面には、ビアホール導体からのランド電極などを含む表面配線パターン３が形成されている。この表面配線パターン３の一部は集積回路素子１が接合される集積回路素子搭載電極４となり、また、電子部品素子２が接合する電子部品素子搭載電極５となっている。そして、集積回路素子１と集積回路素子搭載電極４及び電子部品素子２と電子部品素子搭載電極５とは互いに半田バンプ１１及び半田６により接合されている。この半田バンプ１１及び半田６を安定して接合するため、即ち、半田が配線基板１０の不要な領域に流れないように配線基板１０の表面には、半田流出防止の半田レジスト膜７が形成されている。この半田レジスト膜７には、第１〜第３の開口部８、９、１２が形成されている。即ち、図２に示すように、半田レジスト膜７に形成した第１の開口部８は、電子部品素子２が搭載・接合される電子部品素子搭載電極５を露出している。尚、１つの第１の開口部８に電子部品素子搭載電極５が露出している。また、半田レジスト膜７に形成した第２の開口部９は、集積回路素子１が搭載・接合される集積回路素子搭載電極４が露出する。尚、１つの第２の開口部９に複数の集積回路素子搭載電極４が存在している。また、半田レジスト膜７に形成した第３の開口部１２は、集積回路素子１が搭載される領域の外周部に、この領域を取り囲むように形成されている。
【００３０】
第１の開口部８は、電子部品素子搭載電極５を露出するために形成されたものであり、半田を印刷できる寸法である電子部品素子搭載電極５とほぼ同じ形状に開口を形成している。
【００３１】
第２の開口部９は、複数の集積回路素子搭載電極４を露出するために形成されたものである。この集積回路素子搭載電極４に、図５に示すようにフラックス１３を塗布する際に、適量のフラックス１３を供給できるよう形成されている。第２の開口部９の形状は、この第２の開口部９内に存在する集積回路素子搭載電極４の全電極面積に対して、１．３〜２．０倍の開口面積となっている。尚、各集積回路素子搭載電極４への一定量のフラックス１３の供給を確保するため、第２の開口部９を、例えば、集積回路素子１の各辺に形成された半田バンプ１１（集積回路素子搭載電極４）に対応させている。その一例としては、例えば、図２では、第２の開口部９は、３つの集積回路素子搭載電極４を露出させている。
【００３２】
第３の開口部１２の溝は、集積回路素子１の搭載領域の外周に形成され、第２の開口部９内の集積回路素子搭載電極４に供給したフラックス１３が、第３の開口部の外側に流出することを防止するために形成されている。そして、その第３の開口部１２の溝幅は、２００〜３００μｍの幅で形成されている。そのため、第３の開口部１２の溝部エッジにより、フラックス１３の流出防止を実施することができる。尚、この第３の開口部１２に流出したフラックス１３は、製造の過程で焼失してしまい、図２では、存在しないものである。
【００３３】
このように、第３の開口部１２の存在により、フラックス１３の流出が防止できることから、電子部品素子２の接合に用いる半田６と第２の開口部９内の集積回路素子搭載電極４に供給したフラックスとが接触することがなくなり、半田６の成分が変質して半田ダレによる電子部品素子２と他の部品や配線パターンなどとのショートや、半田６内にできるボイドなどが一切発生しないものとなる。
【００３４】
図３は、集積回路素子１の搭載領域の平面図であり、集積回路素子と接合すべく、表面配線パターン３の一部である集積回路素子搭載電極４（図３において斜線で示す部分）は、全体として概略矩形状の配置になる。尚、図３で集積回路素子搭載電極４の領域は、表面配線パターン３の先端部分ではなく、表面配線パターン３の途中に設定している。これは、後述の半田レジスト膜７の被着形成において、若干の位置ずれが発生しても、第２の開口部９から集積回路素子搭載電極４を完全に露出させるようにするためである。
【００３５】
次に、本発明の電子部品装置の製造方法を説明する。
【００３６】
まず、配線基板１０を形成する。この配線基板１０は、周知の方法によって形成する。この配線基板１０の表面には、電子部品素子搭載電極５及び集積回路素子搭載電極４を含む表面配線パターン３が形成される。
【００３７】
次に、配線基板１０の表面に選択的に半田レジスト膜７を形成する。この選択的な半田レジスト膜７の形成により、前記１〜第３の開口部８、９、１２が形成され、第１の開口部８からは、電子部品素子搭載電極５が露出し、第２の開口部９から複数の集積回路素子搭載電極４が露出する。この状態で、特に、集積回路素子１の搭載領域の平面状態を図４に示す。即ち、第２の開口部９は、４つの矩形状の開口からなり、４つの第２の開口部９によって、集積回路素子搭載電極４のすべてが露出され、１つの第２の開口部９には、複数の集積回路素子搭載電極４が配置されている。また、第２の開口部９の外周、即ち、集積回路素子１の搭載領域の外周を取り囲むように、環状の第３の開口部１２が形成されている。
【００３８】
次に、第１の開口部８から露出する電子部品素子搭載電極５上に半田ペーストを塗布する。同時に、第２の開口部９から露出する複数の集積回路素子搭載電極４を被覆するようにフラックス１３を塗布供給する。
【００３９】
その後、半田ペーストが塗布された電子部品素子搭載電極５上に、各種電子部品素子２を載置するとともに、また、前記第２の開口部９から露出する複数の集積回路素子搭載電極４に、予め半田バンプ１１が形成された集積回路素子１をフラックス１３が塗布された集積回路素子搭載電極４上に載置する。
【００４０】
尚、電子部品素子搭載電極５上に半田ペーストを塗布した後に、電子部品素子２を載置するとともに、集積回路素子搭載電極４上にフラックス１３を塗布した後に、集積回路素子１を載置するのであれば、半田ペースト、フラックス１３の塗布の順序を入れ換え、また、電子部品素子２、集積回路素子１の載置の順序を入れ換えても構わない。
【００４１】
このフラックス１３を塗布した状態の集積回路素子１の搭載領域を図５に示す。フラックス１３は、第２の開口部９から露出する集積回路素子搭載電極４を覆うように塗布され、その一部が第３の開口部１２に流出しても構わない。フラックス１３は、第３の開口部１２を越えて、集積回路素子１の搭載領域の外部に流出しないようにする。
【００４２】
次に、電子部品素子２及び集積回路素子１を載置した配線基板１０全体に、１８０〜２５０℃の熱処理を行う。これにより、集積回路素子１に予め形成された半田バンプ１１と集積回路素子搭載電極４上に供給されたフラックス１３とが相まって、安定して半田フリップチップ接合される。同時に、電子部品素子２と電子部品素子搭載電極５とが、この電子部品素子搭載電極５上に形成された半田ペースト（フラックスを含有）を介して半田接合されることになる。
【００４３】
この状態の集積回路素子１の搭載領域の断面図を図７に示す。ここでフラックス１３は、集積回路素子１が半田接合されるにあたり、その一部が半田バンプ１１に吸収され、余剰分のフラックス１３は焼失することになる。
【００４４】
これにより、半田バンプ１１を予め形成した集積回路素子１及び通常の半田ペーストによって接合される電子部品素子２の両素子を配線基板１０上に安定して接合することができる。尚、電子部品素子２側においては、集積回路素子１との間に位置する第３の開口部１２によってフラックス１３の流出が遮断され、電子部品素子２を半田ペーストの安定した成分のみで安定して半田接合できる。
【００４５】
【発明の効果】
本発明によれば、第２の開口部から露出する複数の集積回路素子搭載電極を被覆するようにフラックスを塗布する際には、第２の開口部が連続化していることにより、適量のフラックスを供給することができる。また、第２の開口部の外周にフラックス流出防止用の溝状の第３の開口部が形成されている。これは、上述の集積回路素子搭載電極にフラックスを塗布する工程の時にフラックスが電子部品素子搭載電極に印刷された半田に接触するのを防止する。つまり、フラックスが第３の開口部の溝のエッジ部で止まり、前記第３の開口部の溝より外側には、流出することはない。このことから、フラックスの半田との接触により発生していた問題である、半田の粘度変化によるダレやボイドの発生を抑制することが可能となる。
【図面の簡単な説明】
【図１】本発明の電子部品装置の外観図である。
【図２】本発明の電子部品装置の断面図である。
【図３】本発明の電子部品装置における配線基板上の集積回路素子の搭載領域の表面配線パターンを示す平面図である。
【図４】本発明の電子部品装置における半田レジスト膜の形成状態を示す平面図である。
【図５】本発明の電子部品装置における第２の開口部にフラックスを供給した状態の断面図である。
【図６】本発明の電子部品装置における半導体素子を搭載した状態の平面図である。
【図７】図６の状態における断面図である。
【図８】従来の電子部品装置においける半田レジストを塗布した状態の平面図である。
【図９】従来の電子部品装置における集積回路素子を実装した状態の断面図である。
【符号の説明】
１０ 配線基板
１ 集積回路素子
２ 電子部品素子
３ 表面配線パターン
４ 集積回路素子搭載電極
５ 電子部品素子搭載電極
６ 半田
７ 半田レジスト膜
８ 第１の開口部
９ 第２の開口部
１２ 第３の開口部
１１ 半田バンプ
１３ フラックス
Claims (1)
- 実装面に半田バンプが予め形成された集積回路素子を用意する工程と、
表面に、電子部品素子搭載電極及び集積回路素子搭載電極を有する配線基板を形成する工程と、
前記配線基板上に、前記電子部品素子搭載電極を第１の開口部から露出させ、且つ複数の前記集積回路素子搭載電極を第２の開口部から露出させるとともに、電子部品素子の搭載領域を外側にして前記集積回路素子の搭載領域を取り囲む環状の第３の開口部を有する半田レジストを形成する工程と、
前記第１の開口部から露出する前記電子部品素子搭載電極上にフラックスを含有した半田ペーストを塗布し、該半田ペーストを塗布された前記電子部品素子搭載電極上に前記電子部品素子を載置するとともに、前記第２の開口部から露出する複数の前記集積回路素子搭載電極上にフラックスを塗布し、該フラックスを塗布された前記集積回路素子搭載電極上に、前記半田バンプが形成された前記集積回路素子を載置する工程と、
前記電子部品素子及び前記集積回路素子が載置された前記配線基板を熱処理して、前記第２の開口部から流出した前記フラックスが前記第３の開口部の外側に流出するのを防止して、前記電子部品素子及び前記集積回路素子を前記配線基板の前記電子部品素子搭載電極及び前記集積回路素子搭載電極に半田接合を行う工程と、
を有する電子部品装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002158220A JP4022100B2 (ja) | 2002-05-30 | 2002-05-30 | 電子部品装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002158220A JP4022100B2 (ja) | 2002-05-30 | 2002-05-30 | 電子部品装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003347498A JP2003347498A (ja) | 2003-12-05 |
| JP4022100B2 true JP4022100B2 (ja) | 2007-12-12 |
Family
ID=29773648
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002158220A Expired - Fee Related JP4022100B2 (ja) | 2002-05-30 | 2002-05-30 | 電子部品装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4022100B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008091838A (ja) * | 2006-10-05 | 2008-04-17 | Ricoh Microelectronics Co Ltd | 表面実装用の基板及び部品実装方法 |
| US10231338B2 (en) * | 2015-06-24 | 2019-03-12 | Intel Corporation | Methods of forming trenches in packages structures and structures formed thereby |
-
2002
- 2002-05-30 JP JP2002158220A patent/JP4022100B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003347498A (ja) | 2003-12-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5798285A (en) | Method of making electronic module with multiple solder dams in soldermask window | |
| JP2867313B2 (ja) | セラミック基板 | |
| US6760227B2 (en) | Multilayer ceramic electronic component and manufacturing method thereof | |
| JP4701506B2 (ja) | 回路ブロック体の製造方法、配線回路装置の製造方法並びに半導体装置の製造方法 | |
| JPWO2007034629A1 (ja) | 部品内蔵モジュールの製造方法および部品内蔵モジュール | |
| JP3060896B2 (ja) | バンプ電極の構造 | |
| WO2005071744A1 (ja) | 積層型電子部品および積層型電子部品の実装構造 | |
| JP2009004454A (ja) | 電極構造体及びその形成方法と電子部品及び実装基板 | |
| JPH0888470A (ja) | 電子部品実装用セラミック多層基板及びその製造方法 | |
| WO2007080863A1 (ja) | 半導体装置、該半導体装置を実装するプリント配線基板、及びそれらの接続構造 | |
| JP4022100B2 (ja) | 電子部品装置の製造方法 | |
| JPH06125203A (ja) | 誘電体共振器装置およびその実装構造 | |
| US8168525B2 (en) | Electronic part mounting board and method of mounting the same | |
| US10818518B2 (en) | Method for manufacturing module component | |
| JP2004342802A (ja) | 突起電極付きプリント基板およびその製造方法 | |
| JP2002164658A (ja) | モジュール基板 | |
| JP2005032931A (ja) | 回路基板、回路基板の製造方法及び電子回路装置 | |
| JP3949077B2 (ja) | 半導体装置、基板、半導体装置の製造方法、及び半導体装置の実装方法 | |
| JPH0766207A (ja) | 表面実装型電子部品及びその製造方法並びに半田付け方法 | |
| JPH0758244A (ja) | 半導体パッケージ及び半導体パッケージの製造方法 | |
| WO2023095447A1 (ja) | 電子部品パッケージ、回路モジュール及び電子部品パッケージの製造方法 | |
| JP2004111849A (ja) | セラミック配線基板、それを用いた部品実装済み配線基板、及びそれらの製造方法 | |
| JP2741611B2 (ja) | フリップチップボンディング用基板 | |
| JP2000012772A (ja) | 集積化半導体装置の製造方法 | |
| JP4543316B2 (ja) | 電子回路モジュール部品及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Effective date: 20041115 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060831 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20060905 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A521 | Written amendment |
Effective date: 20061101 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070904 |
|
| A61 | First payment of annual fees (during grant procedure) |
Effective date: 20070928 Free format text: JAPANESE INTERMEDIATE CODE: A61 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 3 Free format text: PAYMENT UNTIL: 20101005 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 3 Free format text: PAYMENT UNTIL: 20101005 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 4 Free format text: PAYMENT UNTIL: 20111005 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121005 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131005 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |