JP2867313B2 - セラミック基板 - Google Patents

セラミック基板

Info

Publication number
JP2867313B2
JP2867313B2 JP5341605A JP34160593A JP2867313B2 JP 2867313 B2 JP2867313 B2 JP 2867313B2 JP 5341605 A JP5341605 A JP 5341605A JP 34160593 A JP34160593 A JP 34160593A JP 2867313 B2 JP2867313 B2 JP 2867313B2
Authority
JP
Japan
Prior art keywords
substrate
metallized layer
ceramic substrate
metallized
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP5341605A
Other languages
English (en)
Other versions
JPH07161869A (ja
Inventor
順一 鷲野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Tokushu Togyo KK
Original Assignee
Nippon Tokushu Togyo KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Tokushu Togyo KK filed Critical Nippon Tokushu Togyo KK
Priority to JP5341605A priority Critical patent/JP2867313B2/ja
Priority to US08/352,875 priority patent/US5484963A/en
Publication of JPH07161869A publication Critical patent/JPH07161869A/ja
Application granted granted Critical
Publication of JP2867313B2 publication Critical patent/JP2867313B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/111Pads for surface mounting, e.g. lay-out
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386Geometry or layout of the interconnection structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/1301Shape
    • H01L2224/13012Shape in top view
    • H01L2224/13014Shape in top view being circular or elliptic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00013Fully indexed content
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701Low temperature co-fired ceramic [LTCC]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/35Mechanical effects
    • H01L2924/351Thermal stress
    • H01L2924/3511Warping
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0306Inorganic insulating substrates, e.g. ceramic, glass
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09372Pads and lands
    • H05K2201/09418Special orientation of pads, lands or terminals of component, e.g. radial or polygonal orientation
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621Components characterised by their electrical contacts
    • H05K2201/10674Flip chip
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621Components characterised by their electrical contacts
    • H05K2201/10734Ball grid array [BGA]; Bump grid array
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3431Leadless components
    • H05K3/3436Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、セラミック基板に関
し、詳しくは、フリップチップ方式などにより集積回路
を接続するための接続端子群や、セラミック基板を外部
回路基板に接続するためにボールグリッドアレイやピン
グリッドアレイなどと呼ばれる接続端子群を備えたセラ
ミック基板(以下、単に基板ともいう)に関する。
【0002】
【従来の技術】多くの入出力端子を必要とする高集積化
された集積回路の入出力(接続)端子をチップの一方面
の全面に配置し、この集積回路をフェイスダウンでセラ
ミック基板(パッケージ)に設けた接続端子と直接、溶
融して接続するフリップチップ方式と呼ばれる接続方式
がある。こうしたフリップチップタイプの集積回路のよ
うに全面に入出力端子(バンプ)を備えた素子を実装す
るセラミック基板の接続端子(パッド)の平面形状は、
従来、集積回路の入出力端子と同じ配置で単に円形や正
方形に形成されている。すなわち、図6に示したよう
に、基板21表面に形成された接続端子用のメタライズ
層23の平面形状は円形等であり、この上に鍍金層やハ
ンダ層を形成している。そして、実装に際しては、基板
の接続端子(以下、単に端子ともいう)と集積回路の端
子が一致するようにして重ね、加熱によって前もって集
積回路の端子や基板の端子に形成しておいたハンダを溶
融することにより、ハンダ付けすることにより接続され
る。
【0003】一方、こうしたセラミック基板は、次のよ
うにして製造される。すなわち、アルミナ粉体などのセ
ラミック粉末に有機樹脂や溶剤を加えてドクターブレー
ド法により成形したグリーンシートに、モリブデンやタ
ングステン粉末主体の金属ペーストをスクリーン印刷し
たり、シートに穿孔して金属ペーストを充填する等した
後に、これを複数枚積層し、同時焼成することにより、
回路配線やビアホールを有するセラミック基板を製造し
ている。すなわち、図7に示したように、セラミック基
板21における接続端子用のメタライズ層23の群は、
焼成前の基板(グリーンシート25)に、集積回路など
の端子に合致する所定のピッチや配置(パターン)で金
属ペーストを印刷しておき、これを基板とともに焼成
(コファイヤ)することで形成している。この焼成にお
いてセラミックは焼結収縮を起こすので、焼成前の基板
に印刷される端子用のメタライズ層のパターンは、所定
の焼結収縮率が加味されたものであり、焼成後において
所望とする寸法ないし配置(間隔)のメタライズ層が形
成されるようになっている。
【0004】ところで、セラミックの焼結収縮率は、例
えばアルミナセラミック基板では一般に20%程度ある
とされるが、材質や組成等の条件が同じ場合には本来一
定である。しかし、実際には、原料の微細度、焼成炉の
条件、生成形体(シート)の圧着条件などの諸条件を完
全に一定に管理することは不可能であるため、その収縮
率には僅かながらのバラツキがある。このバラツキ(誤
差)は、一般には±0.3%程度におさえるのが限度と
され、したがって、基板の設計に際しては、この程度の
バラツキを見込んで寸法の許容差が設定される。このた
め、例えば、メタライス層の設定ピッチが5mmのとき
は、焼成後の基板においては、最大で5.015mm、
最小で4.985mmが許容値の上下限となる。
【0005】
【発明が解決しようとする課題】したがって、図8に示
したように、ICなどの集積回路J側の端子Jaのピッ
チが設定値どおりであっても、基板21のメタライス層
23のそれが許容差の上限又は下限に近い場合などに
は、基板21と集積回路Jの端子相互に不一致(ズレ)
が生じてしまう。このことは、大きさの小さな端子を多
く、高密度に設けるほど接続の信頼性の低下を招くこと
を意味し、フリップチップタイプの集積回路の基板接続
などにおける大きな問題となっていた。こうした問題の
対処策として、基板の端子用のメタライズ層の群におけ
る各メタライズ層の平面形状を収縮率の誤差を見込んで
大きい直径の円とすることが考えられるが、そうすると
端子用のメタライズ層相互の隙間が小さくなり、短絡不
良の発生率を高くしてしまうといった問題がある。ま
た、基板の端子用のメタライズ層が大きい程、集積回路
の端子側にハンダ層を形成する場合には接続時にハンダ
が基板側の端子全体に広がってハンダ量が不足する。逆
に基板側にハンダ層を形成する場合には、このハンダ層
のハンダ量が多くなり、集積回路との接続時に短絡不良
が生じやすくなる。さらに、端子用のメタライズ層の大
型化は、端子の数を増やしたり小型化するための端子間
距離のファインピッチ化の要請に反するものであり実用
的でない。
【0006】本発明は、このような点に鑑み、基板の端
子用のメタライズ層の平面形状ないし配置を工夫するこ
とで、セラミック焼成時の収縮(焼結収縮率)のバラツ
キによるその端子用のメタライズ層と集積回路の端子と
のズレ(不一致)を許容、吸収できるようにし、もって
信頼性の高い接続を得ることのできるセラミック基板を
提供することを目的とする。
【0007】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明は、1又は複数の接続端子用のメタライズ
層の群を同時焼成することにより備えたセラミック基板
であって、その中の少なくとも1つの群に含まれる接続
端子用のメタライズ層のうち、複数のメタライズ層の平
面形状を、平面上の1点を中心とした略放射状方向に長
く形成したものである。この場合、前記平面上の1点
を、前記メタライズ層が含まれる群の略中央とするとよ
い。また、これらの手段においては、前記各メタライズ
層の長手方向の長さを、前記平面上の1点に近いメタラ
イズ層ほど短くするか、或いは、前記各メタライズ層の
長手方向と当該長手方向に直角の方向の長さの差を、前
記平面上の1点から前記各メタライズ層の平面形状の略
中心までの距離に比例させるとよい。
【0008】
【作用】上記の構成により、セラミック基板に焼結収縮
率のばらつきがあっても、その接続端子用のメタライズ
層が放射状方向、つまり収縮方向に長く形成されている
から、集積回路などの各接続端子との平面的な重なりを
大きく確保することができる。したがって、その分、収
縮率の誤差を吸収でき、信頼性の高い接続を得ることが
できる。また、メタライズ層が含まれる群の略中央を中
心として放射状にメタライズ層の長手方向をそろえれ
ば、放射状の中心から各メタライズ層までの距離が全体
として小さくなるため、収縮率の誤差に伴うメタライズ
層の位置ズレが少なくなるので、その分、長手方向の長
さを小さくできる。また、これらの手段において、前記
各メタライズ層の長手方向の長さを、前記平面上の1点
に近いメタライズ層ほど短くするか、或いは、前記各メ
タライズ層の長手方向と当該長手方向に直角の方向の長
さの差を、前記平面上の1点から前記各メタライズ層の
平面形状の略中心までの距離に比例させたものでは、前
記各メタライズ層の平面形状の略中心相互間の距離(ピ
ッチ)が一定の場合には、メタライズ層相互の絶縁間隔
はその1点に近いほど大きく確保できる。したがって、
その分メタライズ層相互間の短絡不良の発生率を低くす
ることができる。
【0009】
【実施例】本発明に係るセラミック基板を具体化した実
施例について、図1ないし図4を参照して詳細に説明す
る。すなわち、本例におけるセラミック基板は1、その
接続端子用のメタライズ層3の1群2が実装品(本例で
は集積回路をフリップチップ方式で接続する場合とす
る)の端子群に対応する配置となるように、各メタライ
ズ層3が平面視において略正方形面に縦横に所定のピッ
チPで配置されている。基板1の各メタライズ層3は、
平面形状が長円状(小判形)をなし(図1参照)、かつ
その長手方向をそのメタライズ層の1群2の中心Cを基
点として放射状方向に配置されている。ただし、本例で
は、セラミック焼成(収縮)後における各メタライズ層
3の長手方向の中心3cに、設計値通りの実装品(集積
回路チップ)の端子の中心が位置するように、メタライ
ズ層3,3間のピッチPが設定されている。つまり本例
では、許容範囲が所定値でもって±同じとされ、各メタ
ライズ層3の設計上(寸法)の中心3cからその一群に
おける放射状方向、つまり収縮方向に内方および外方に
同じ大きさ長くされ、長さ(長径)Lとされている。
【0010】しかして本例では、基板1の焼結収縮率の
バラツキが許容範囲にあるとき、集積回路チップの端子
(面)が完全に重なることのできる大きさとされてい
る。なお基板1のメタライズ層3の幅(短径)Wは、本
例では集積回路チップの各端子の径より若干大きく形成
されている。因みに、本例におけるセラミック基板1
は、90%アルミナ粉体に有機樹脂を加えてドクターブ
レード法により成形したグリーンシートに、タングステ
ン粉末主体の金属ペーストをスクリーン印刷し、これを
複数枚積層して同時焼成してメタライズ配線を形成して
なるものであり、メタライズ層3面には、Ni鍍金およ
びAu鍍金がされ、端子3aをなしている。
【0011】こうして形成された本例の基板1に、集積
回路チップJを実装する場合には、互いの端子3a,J
aが一致するように基板1上の所定位置に集積回路チッ
プJを配置する(図2参照)。このとき、チップの端子
Jaピッチは設計値通りであるが基板1の焼結収縮率が
設定値に対し+側となった場合、つまり収縮が大きく基
板1が小さめに焼成された場合には、図3に示したよう
に、チップJの各端子Jaは基板1の各メタライズ層3
の長手方向の外方寄りに位置し、逆に、基板1の焼結収
縮率が設定値に対し−側となった場合、つまり収縮が小
さく基板1が大きめに焼成された場合には、図4に示し
たように、チップJの各端子Jaは基板1の各メタライ
ズ層3の長手方向の内方寄りに位置する。いずれにおい
ても、チップJの各端子Jaは基板1の各メタライズ層
3すなわち端子3a面上に位置することができる。した
がって、この下で端子3a,Ja相互間をハンダ付けす
るときは、収縮率の誤差を許容、吸収して信頼性の高い
電気的接続を得ることができる。
【0012】本発明においては、基板における端子用の
メタライズ層の長さは、その基板の焼結収縮率の許容範
囲(±値)に応じて適宜の大きさとすればよい。ただ
し、焼結収縮率の許容範囲は、上記実施例のように必ず
しも±同一とされるものではなく、したがって、例えば
焼結収縮率の許容範囲を+側を0とし−側のみに誤差を
許容する設計の場合には、外方にのみ所定量長くしてメ
タライズ層を放射状に配置しておけばよいし、この逆の
場合には、内方にのみ所定量長くして放射状に配置して
おけばよい。本発明においては、基板の材質や組成ある
いは焼成条件などに応じて基板の各メタライズ層を所定
の長さ長くし、そのメタライズ層群の中心や任意の点を
基点(中心に)に放射状に配置しておけばよい。なお、
1群のメタライズ層における各メタライズ層間のピッチ
は、集積回路の端子のそれに合わせて適宜に設計すれば
よいことはいうまでもない。
【0013】なお、メタライズ層の平面形状の長手方向
と当該長手方向に直角の方向の長さ(幅)の差を、メタ
ライズ層の群の中心から各メタライズ層の平面形状の略
中心までの距離に比例して形成するとよい。というの
は、基板の収縮率の誤差は、基板全体にわたりほぼ一定
の割合で生ずるから、収縮による誤差の絶対量はその群
の中心からの距離に比例することになる。したがって、
その群の中心から各メタライズ層の略中心までの距離に
比例して長手方向の長さを変えておけば、その各メタラ
イズ層において誤差を吸収できる。これにより、中心部
に近いメタライズ層のパターンほど基板の収縮に応じて
長手方向の長さを短くできるからである。
【0014】上記実施例では、一群のメタライズ層の全
部について長円としたが、基板の中心付近のように焼結
収縮率の誤差による影響の小さい部位などは、多少の信
頼性の低下はあるが単なる円形に形成してもよい。また
本発明においては、例えば最外側(外周)に位置するメ
タライズ層のように、その外方(側)などにスペース的
な問題(制約)や短絡の問題のない箇所のメタライズ層
については、図1中、2点鎖線で示したように、長円以
外の任意の形状、例えば円形でメタライズ層を大きくし
ておくこともできる。内側ないし中央部位のメタライズ
層についても同様である。したがって、本発明において
は、一群のほぼ全メタライズ層を、長円とするのが好ま
しいといえる一方、必ず長円としなければならないもの
ではない。
【0015】なお、上記実施例においては、基板におけ
るメタライズ層の平面形状を長円(小判形)の場合で例
示したが、本発明においては、基板の焼成収縮率のバラ
ツキに対し、基板のメタライズ層とチップなどの端子が
平面的に有効に重なることができ、もって信頼性の高い
電気的接続の確保される平面形状であればよく、本発明
の技術思想の同一性を逸脱しない限り長円以外としても
具体化できる。具体的には、長円と均等ないし類似の形
状の他、楕円若しくは長方形又はこれらと均等ないし類
似の形状である。
【0016】上記実施例では、基板に接続端子用のメタ
ライズ層の1群を略正方形に縦横に配置した場合で説明
したが、接続端子用のメタライズ層の群の数(一又は複
数)や配置は(配列)は、基板の仕様や設計に応じ適宜
のものとすればよい。図5は、1枚の基板11に4つの
群12のメタライズ層13を形成した場合を示す。ただ
し、メタライズ層の群の数が複数の場合には、必要なメ
タライズ層の群のみについて選択的に本発明を具体化す
ればよく、本発明は必ずしも全メタライズ層の群につい
て具体化する必要はない。例えば端子のピッチが大きい
場合など、端子を単に大きくすることで、誤差の許容吸
収が可能なメタライズ層の群については必ずしも適用す
る必要はない。
【0017】本発明に係るセラミック基板は、収縮誤差
を接続の方法によって吸収し難い場合に使用でき、フリ
ップチップタイプの集積回路のように全面に高密度で多
くの入出力端子を備えた素子を実装するセラミック基板
に特に好適である。また、TAB接続方式の場合におい
ても適用可能である。因みに、接続端子用のメタライズ
層は、上記実施例においてはタングステンを主成分とす
る金属ペーストを用いて形成したが、その他モリブデン
や銅、銀などを主成分とすることもできる。また、セラ
ミック基板の材質としては、アルミナの他にガラスセラ
ミック、AlN、ムライト等、焼成前の寸法と焼成後の
寸法が異なるものであれば、いずれの基板においても適
用できる。
【0018】なお、本発明においては、例えばピングリ
ッドアレイ(PGA)タイプのセラミック製パッケージ
本体におけるピン接合用のメタライズ層にも具体化でき
る。そのメタライズ層の(平面)形状を長円形などとし
かつその長手方向を略放射状方向として配置しておけ
ば、ピンの接続の信頼性を向上させることができる。ボ
ールグリッドアレイ(BGA)タイプのセラミック製パ
ッケージ本体においても同様である。
【0019】
【発明の効果】本発明に係るセラミック基板によれば、
接続端子用のメタライズ層の一群における各メタライズ
層が、セラミックの焼結収縮率の誤差(バラツキ)を許
容吸収できるように長く、かつ放射状方向の配置となっ
ているので、集積回路などの端子との間で信頼性の高い
接続ができる。
【図面の簡単な説明】
【図1】本発明に係るセラミック基板を具体化した実施
例を説明する概念図であって、同基板における一接続端
子群の中心を含む1/4部分を示す平面図および端子形
状を説明する拡大図である。
【図2】図1のセラミック基板の端子に、チップの端子
を重ね合わせる状態の説明用の側面図である。
【図3】図1のセラミック基板が焼結収縮が大きいため
に小さめに焼成されたときにおいて、その端子にチップ
の端子を重ね合わせた状態の平面概念図である。
【図4】図1のセラミック基板が焼結収縮が小さいため
に大きめに焼成されたときにおいて、その端子にチップ
の端子を重ね合わせた状態の平面概念図である。
【図5】本発明に係る接続端子用のメタライズ層の群を
1枚のセラミック基板に複数具体化した実施例を説明す
る平面概念図である。
【図6】従来のセラミック基板における接続端子用のメ
タライズ層の平面形状ないし配置を説明する平面概念図
である。
【図7】従来のセラミック基板の断面構造説明用の部分
断面図である。
【図8】従来のセラミック基板が焼結収縮が小さいため
に大きめに形成されたときにおいて、その端子にチップ
の端子を重ね合わせる状態の説明用の側面図である。
【符号の説明】
1,11 セラミック基板 2,12 接続端子用のメタライズ層の一群 3,13 接続端子用のメタライズ層 C 接続端子用のメタライズ層の一群の中心 J チップ Ja チップの接続端子

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項1】1又は複数の接続端子用のメタライズ層の
    群を同時焼成することにより備えたセラミック基板であ
    って、その中の少なくとも1つの群に含まれる接続端子
    用のメタライズ層のうち、複数のメタライズ層の平面形
    を、平面上の1点を中心とした略放射状方向に長く形
    成したことを特徴とするセラミック基板。
  2. 【請求項2】前記平面上の1点を、前記メタライズ層が
    含まれる群の略中央としたことを特徴とする請求項1記
    載のセラミック基板。
  3. 【請求項3】前記各メタライズ層の長手方向の長さを、
    前記平面上の1点に近いメタライズ層ほど短く形成した
    ことを特徴とする請求項1又は2記載のセラミック基
    板。
  4. 【請求項4】前記各メタラィズ層の長手方向と当該長手
    方向に直角の方向の長さの差を、前記平面上の1点から
    前記各メタライズ層の平面形状の略中心までの距離に比
    例して形成したことを特徴とする請求項1又は2記載の
    セラミック基板。
JP5341605A 1993-12-10 1993-12-10 セラミック基板 Expired - Fee Related JP2867313B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP5341605A JP2867313B2 (ja) 1993-12-10 1993-12-10 セラミック基板
US08/352,875 US5484963A (en) 1993-12-10 1994-12-09 Ceramic substrate provided with metallized layers for connection with chip, circuit board, or the like

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5341605A JP2867313B2 (ja) 1993-12-10 1993-12-10 セラミック基板

Publications (2)

Publication Number Publication Date
JPH07161869A JPH07161869A (ja) 1995-06-23
JP2867313B2 true JP2867313B2 (ja) 1999-03-08

Family

ID=18347375

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5341605A Expired - Fee Related JP2867313B2 (ja) 1993-12-10 1993-12-10 セラミック基板

Country Status (2)

Country Link
US (1) US5484963A (ja)
JP (1) JP2867313B2 (ja)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2833521B2 (ja) * 1995-05-18 1998-12-09 日本電気株式会社 配線基板
KR100192766B1 (ko) * 1995-07-05 1999-06-15 황인길 솔더볼을 입출력 단자로 사용하는 볼그리드 어레이 반도체 패키지의 솔더볼 평탄화 방법 및 그 기판구조
US6351389B1 (en) 1996-05-07 2002-02-26 Sun Microsystems, Inc. Device and method for packaging an electronic device
GB2314463A (en) * 1996-06-19 1997-12-24 Ibm PCB mounting pad arrangement for plastic ball grid array module
KR100233869B1 (ko) * 1996-12-27 1999-12-01 김규현 반도체 패키지용 인쇄 회로 기판의 솔더 볼 랜드구조
US5951304A (en) * 1997-05-21 1999-09-14 General Electric Company Fanout interconnection pad arrays
KR100283252B1 (ko) * 1997-11-28 2001-06-01 마이클 디. 오브라이언 볼그리드어레이반도체패키지
US6178311B1 (en) * 1998-03-02 2001-01-23 Western Multiplex Corporation Method and apparatus for isolating high frequency signals in a printed circuit board
JP3377031B2 (ja) * 1998-06-05 2003-02-17 矢崎総業株式会社 回路保護素子の接続構造
US6268568B1 (en) * 1999-05-04 2001-07-31 Anam Semiconductor, Inc. Printed circuit board with oval solder ball lands for BGA semiconductor packages
US6664620B2 (en) * 1999-06-29 2003-12-16 Intel Corporation Integrated circuit die and/or package having a variable pitch contact array for maximization of number of signal lines per routing layer
US6359233B1 (en) * 1999-10-26 2002-03-19 Intel Corporation Printed circuit board multipack structure having internal gold fingers and multipack and printed circuit board formed therefrom, and methods of manufacture thereof
US6774474B1 (en) * 1999-11-10 2004-08-10 International Business Machines Corporation Partially captured oriented interconnections for BGA packages and a method of forming the interconnections
TW434856B (en) * 2000-05-15 2001-05-16 Siliconware Precision Industries Co Ltd Manufacturing method for high coplanarity solder ball array of ball grid array integrated circuit package
US6386435B1 (en) * 2000-08-11 2002-05-14 Emc Corporation Systems and methods for distributing solder paste using a tool having a solder paste aperture with a non-circular cross-sectional shape
US7433201B2 (en) * 2000-09-08 2008-10-07 Gabe Cherian Oriented connections for leadless and leaded packages
JP3613167B2 (ja) * 2000-10-12 2005-01-26 株式会社村田製作所 パッド電極の接続状態の検査方法
US7084353B1 (en) 2002-12-11 2006-08-01 Emc Corporation Techniques for mounting a circuit board component to a circuit board
JP2005129663A (ja) * 2003-10-22 2005-05-19 Internatl Business Mach Corp <Ibm> 多層配線基板
US7211736B2 (en) * 2003-10-31 2007-05-01 Hewlett-Packard Development Company, L.P. Connection pad layouts
JP4625674B2 (ja) * 2004-10-15 2011-02-02 株式会社東芝 プリント配線基板及びこの基板を搭載する情報処理装置
DE102006062494A1 (de) * 2006-12-28 2008-07-03 Robert Bosch Gmbh Elektrische Vorrichtung mit einem Trägerelement mit zumindest einer speziellen Anschlussfläche und einem oberflächenmontierten Bauelement
US9006119B2 (en) * 2009-10-01 2015-04-14 A.L.D. Advanced Logistics Development Ltd. Composite material, a structural element comprised of the composite material, an airplane wing spar and their methods of production
US9564412B2 (en) 2011-12-06 2017-02-07 Intel Corporation Shaped and oriented solder joints
WO2013085492A1 (en) * 2011-12-06 2013-06-13 Intel Corporation Shaped and oriented solder joints
US9196573B2 (en) * 2012-07-31 2015-11-24 Taiwan Semiconductor Manufacturing Company, Ltd. Bump on pad (BOP) bonding structure
US9673161B2 (en) 2012-08-17 2017-06-06 Taiwan Semiconductor Manufacturing Company, Ltd. Bonded structures for package and substrate
US9117825B2 (en) 2012-12-06 2015-08-25 Taiwan Semiconductor Manufacturing Company, Ltd. Substrate pad structure
KR20140124631A (ko) * 2013-04-17 2014-10-27 삼성전자주식회사 플립 칩 반도체 패키지
JP6352644B2 (ja) * 2014-02-12 2018-07-04 新光電気工業株式会社 配線基板及び半導体パッケージの製造方法
US20170164475A1 (en) * 2015-12-07 2017-06-08 Delphi Technologies, Inc. Printed Circuit Board Having Longitudinally Tolerant Component Vias
US9865557B1 (en) 2016-08-30 2018-01-09 International Business Machines Corporation Reduction of solder interconnect stress
US10818624B2 (en) * 2017-10-24 2020-10-27 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and method for manufacturing the same

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5291375A (en) * 1991-09-30 1994-03-01 Kabushiki Kaisha Toshiba Printed circuit board and electric device configured to facilitate bonding
WO1994000969A1 (en) * 1992-06-19 1994-01-06 Motorola, Inc. Self-aligning electrical contact array
US5315485A (en) * 1992-09-29 1994-05-24 Mcnc Variable size capture pads for multilayer ceramic substrates and connectors therefor

Also Published As

Publication number Publication date
JPH07161869A (ja) 1995-06-23
US5484963A (en) 1996-01-16

Similar Documents

Publication Publication Date Title
JP2867313B2 (ja) セラミック基板
US7742314B2 (en) Wiring board and capacitor
JP2996510B2 (ja) 電子回路基板
US5861670A (en) Semiconductor device package
JP3266505B2 (ja) 多層回路基板
KR20040030604A (ko) 인터포저를 구비한 고성능, 저비용 마이크로일렉트로닉회로 패키지
JPH08172143A (ja) プリント配線板とこれを用いた電子装置
US11145587B2 (en) Electronic component mounting substrate, electronic device, and electronic module
JP5799973B2 (ja) セラミック多層配線基板およびこれを備えるモジュール
JP2006140537A (ja) 配線基板およびその製造方法
US7009114B2 (en) Wiring substrate, method of producing the same, and electronic device using the same
JP2680443B2 (ja) セラミック配線基板およびその製造方法
US5669136A (en) Method of making high input/output density MLC flat pack
JPH1174645A (ja) 多層セラミック基板の製造方法
US20180042112A1 (en) Electronic device
KR100970659B1 (ko) 고 신뢰성 다층 기판
JP3792472B2 (ja) 多層配線基板
JPH1126638A (ja) フリップチップ実装用セラミックパッケージ
JPH09237855A (ja) セラミックス多層配線基板
EP0100727B1 (en) Semiconductor device comprising a ceramic base
JP4022100B2 (ja) 電子部品装置の製造方法
JP2564297B2 (ja) 回路基板
JP3279765B2 (ja) セラミックパッケージ
JPH09260540A (ja) 半導体用パッケージ基体の製造方法
JP3314609B2 (ja) 半導体装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees