JP2680443B2 - セラミック配線基板およびその製造方法 - Google Patents

セラミック配線基板およびその製造方法

Info

Publication number
JP2680443B2
JP2680443B2 JP25135189A JP25135189A JP2680443B2 JP 2680443 B2 JP2680443 B2 JP 2680443B2 JP 25135189 A JP25135189 A JP 25135189A JP 25135189 A JP25135189 A JP 25135189A JP 2680443 B2 JP2680443 B2 JP 2680443B2
Authority
JP
Japan
Prior art keywords
hole
ceramic
bonding pad
wiring board
conductor paste
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP25135189A
Other languages
English (en)
Other versions
JPH03112191A (ja
Inventor
岡本  光弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=17221538&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP2680443(B2) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP25135189A priority Critical patent/JP2680443B2/ja
Publication of JPH03112191A publication Critical patent/JPH03112191A/ja
Application granted granted Critical
Publication of JP2680443B2 publication Critical patent/JP2680443B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092Dispersed materials, e.g. conductive pastes or inks
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets

Landscapes

  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) 本発明は、セラミックス配線基板およびその製造方法
に関する。
(従来の技術) 電子装置の小型高機能化を図る目的から基板への高実
装化が進んでいる。
また、1チップが有する機能数の増加に伴って配線パ
ターンが複雑化し、半導体素子を搭載するセラミックス
基板の多層化が進んでいる。
多層配線基板の場合、それぞれの基板に形成された配
線パターンはセラミックス基板の内部に形成されたスル
ーホールを介して電気的に接続されている。
このような多層配線基板は、セラミックスグリーンシ
ートに内部配線用のスルーホールを形成し、タングステ
ンやモリブデンなどの導体ペーストをグリーンシート表
面およびスルーホール内に印刷法を用いて塗布・充填
し、所定枚数のセラミックス基板を積層した後、同時焼
成することにより作製されている。
また、半導体パッケージの1種であるフリップチップ
パッケージは、半導体素子を裏返しにしてその表面また
は基板に形成された接続端子を用いてボンディングした
ものであり、一般的にはバンプ方式が用いられている。
この方法は、セラミックス基板に形成された内部配線
のスルーホールと接続するようにフリップチップ素子接
続用のチップパッドを、導体ペーストの充填されたセラ
ミックスグリーンシート上にスクリーン印刷などで印刷
し、このチップパッドパターンにはんだを供給してお
く。そして、あらかじめフリップチップ素子の電極部に
形成したはんだバンプを、ハンダリフロー方式によって
はんだ溶かし、フリップチップ素子を基板に固定すると
ともに、素子接続用のチップパッドを介してフリップチ
ップ素子とセラミックス基板内部の配線を電気的に接続
するというものである。
このような従来の接続用パッド形成方法を、第3図
(a)〜(c)に示す。
セラミックスグリーンシート1に所定のパターンに従
ってスルーホール2を形成し、この内部に導体ペースト
3を充填する。このようなセラミックスグリーンシート
1を所定枚数作製する(第3図−a)。
最上層となるグリーンシート1上には、スルーホール
2の形成位置に対応して接続用パッド4を形成する(第
3図−b)。
セラミックスグリーンシート1を積層して一体化し、
脱脂、焼成して第3図−cのような多層構造のセラミッ
クス配線基板が得られる。
(発明が解決しようとする課題) しかしながら、ICの高集積化に伴い、セラミックス多
層基板の配線パターンが複雑化し、スルーホールの径が
小さくなるとともに、形成されるスルーホールの数も多
くなってきている。
このため、スルーホールに対応した接合用パッドの形
成が困難になってきている。
特に、スクリーン印刷法では、接合用パッドパターン
が微細化するにつれ、このパターンがスクリーンメッシ
ュの孔部分から外れる割合が高くなり、接合用パッドの
形状不良、さらには形成し落しという問題が生じてい
る。
また、形成された接合用パッドも、微細であると基板
との接合強度が低下しやすく、充分な信頼性を得にくい
という問題がある。
したがって、微細な接合用パッドを形成するに際し、
いかに安定性、信頼性を向上させるかということが課題
となっている。
本発明はこのような課題を解決するためになされたも
ので、強度良好な接合用パッドを有するセラミックス配
線基板、およびこのような接合用パッドを安定かつ高信
頼性の下で形成することのできるセラミックス配線基板
の製造方法を提供することを目的とする。
[発明の構成] (課題を解決するための手段) 本発明のセラミックス配線基板は、スルーホールの形
成されたセラミックス基板と、前記スルーホールに充填
された導体ペーストにより形成された導体層と、前記ス
ルーホールの開口部から前記導体層の一端が突出した凸
部からなる接合用パッドとを有することを特徴としてい
る。
また、本発明のセラミックス配線基板の製造方法は、
セラミックスグリーンシートにスルーホールを形成する
工程と、このスルーホールに焼成収縮率が前記セラミッ
クスグリーンシートよりも小さい導体ペーストを充填す
る工程と、前記セラミックス基板と前記導体ペーストと
を同時焼成し、前記スルーホールから前記導体層を突出
させて接合用パッドを形成する工程とを有することを特
徴としている。
セラミックス基板表面から突出させる導体層は、焼成
後の基板表面からの高さが10μm〜200μm程度である
ことが好ましい。
10μm以下または200μmを超えると、接合用パッド
として実用的でない。
この接合用パッドの高さは、スルーホールからの導体
層が突出した高さによって決まるため、所望の高さとな
るよう、導体ペーストおよびセラミックスグリーンシー
トの各原料の配合量を決定する。
すなわち、本発明に用いる導体ペーストおよびセラミ
ックスに特に限定はなく、両者を組合せた時、相対的に
導体ペーストの収縮率がセラミックスの収縮率よりも小
さくなるように選択すれば良い。たとえば、、導体粉体
とバインダなどを混合した導体ペーストにおいては、導
体粉末の配合量を多くしてペーストを高密度化する方法
などが挙げられる。
(作 用) 本発明は、従来の接合用パッド形成におけるパッド印
刷工程を廃し、基板表面のスルーホールから導体層を突
出させることにより、上記接合用パッドと、スルーホー
ル内に充填される導体層とを一体化したものである。
上記方法は、導体ペーストと、セラミックスグリーン
シートとの焼成時の収縮率の差を利用し、同時焼成後の
セラミックス基板と導体層との表面高さに差異を生じさ
せるもので、容易に行うことができ、製造工程数を削減
することができる。
また、パッド印刷を行わずにスルーホール開口部から
突出した導体層によってパッドが形成されるため、微小
径のスルーホールでも、各ホールごとに確実にパッドが
形成され、スルーホール間隔を狭くすることも可能であ
る。
突出させた導体層は、スルーホール開口部の形状とほ
ぼ同形状を保ち、スルーホールと接合用パッドとを、セ
ラミックス基板に対して平行な面の断面積において比較
した場合、スルーホール:接合用パッド=1:0.9〜1:1.3
程度のものが得られる。
つまり、印刷による接合用パッドよりも横幅が狭く、
高密度化が可能であると同時に、接合用パッド端部の滲
みもなく、パッド間の絶縁性が向上する。
さらに、本発明による接合用パッドはスルーホール内
の導体層と一体化したセラミックス基板中に貫入してい
るので、非常に強固なパッド強度を安定して得ることが
出来る。
(実施例) 次に、本発明の実施例について図面を用いて説明す
る。
第1図は、本発明の一実施例のセラミックス配線基板
を示す図である。
同図において、セラミックス配線基板10は、セラミッ
クス基板11a、11b、11c、および11dが積層された多層型
のものであり、各セラミックス基板11にはスルーホール
12が形成され、このスルーホール12内に充填された導体
ペーストにより導体層13が構成されている。
導体層13は、セラミックス基板11それぞれの回路を電
気的に接続しており、最上層のセラミックス基板11dに
おいて、導体層13はスルーホール12から突出した凸部形
状となっている。
この突出部分が、セラミックス配線基板10における接
合用パッド14となっている。
このようなセラミックス配線基板10の製造方法を、第
2図(a)〜(e)を用いて説明する。
はじめに、窒化アルミニウム粉末に、焼結助剤、可塑
剤、バインダー、溶剤を加えて混合し、窒化アルミニウ
ムスラリーを調製した。
このスラリーをドクターブレード法によって厚さ0.4m
mのシートに成形し、所定枚数のグリーンシート21を得
た(第2図−a)。
このグリーンシートシート21に、直径0.2mmのスルー
ホール22を所定のパターンにしたがって打ち抜き形成し
た。
そして、最上層以外のグリーンシート21に形成された
スルーホール22には、タングステンを80重量%配合した
導体ペースト23を充填し、グリーンシート21表面にはス
クリーン印刷を用いて導体ペースト23を配線パターンに
従って印刷した(第2図−b)。
この際、接合用パッドが形成される最上層のグリーン
シート21には、タングステンの配合比率を85重量%に増
した粘度600〜1200Kcpsの高粘度、高密度の導体ペース
ト23sを充填した。
この導体ペースト23sは、導体ペースト23よりもグリ
ーンシート21との収縮率の差が大きいものである。
なお、この導体ペースト23sの粘度では通常のスクリ
ーン印刷が困難となるため、加圧充填などによって、ス
ルーホール22内部に充填する(第2図−c)。
こうしてそれぞれのグリーンシート21に対する印刷が
終了した後、所定の順序にグリーンシート21を積層し、
温度100℃、圧力120kg/cm2で熱圧着して、積層体24を得
た(第2図−d)。
積層体24をN2気流中、700℃で脱脂した後、N2中、180
0℃で焼成する。
この時、グリーンシート21と導体ペースト23sとの収
縮率の差によって、積層体24の最上層は、スルーホール
22から導体ペースト23sが突出し、この凸部分からなる
接合用パッド25が形成される(第2図−e)。
このような方法で作製されたセラミックス配線基板
は、スルーホール径が微小であっても接合用パッドが良
好に形成され、しかも形成された接合用パッドはスルー
ホール内部の導体層と一体であるため、充分な強度を有
する信頼性の高いものであった。
また、第2図(e)の工程において、導体ペーストの
突出と共に、この突出部周囲の基板になだらかなせり上
がりが生じたが、これによって接合用パッド部がより安
定となり、接合用パッドに接合されるチップ部材を良好
に支持することができた。すなわち、接合強度の向上お
よび熱抵抗の低減にも寄与するものであった。
なお、上述した実施例では窒化アルミニウムセラミッ
クスに導体層としてタングステンを用いた例について説
明したが、本発明はこれに限らず、セラミックスの収縮
率が導体ペーストの収縮率よりも大きくなるような材料
の組み合わせであれば、他の材料、たとえば、アルミナ
−タングステン、ムライト−タングステンなどの組み合
わせにも適用することができ、上記実施例と同様の効果
が得られることはもちろんである。
また、上記実施例のように導体ペーストの密度を上げ
ることによって導体ペーストとの収縮率に差を持たせる
だけでなく、セラミックスグリーンシートの密度を下げ
ることによって導体ペーストとの収縮率に差を持たせる
ことも可能である。
[発明の効果] 以上説明したように、本発明によれば、スルーホール
内部の導体ペーストを突出させて接合用パッドとするこ
とにより、製造工程が削減されるととに接合用パッドの
形成不良を低減し、歩留り向上ならびにコストダウンを
図ることができる。
また、断面積の小さい接合用パッドが高い信頼性の下
で形成できるため、スルーホール間隔を狭めることがで
き、半導体装置の高密度実装に大きく貢献する。
【図面の簡単な説明】
第1図は本発明の一実施例のセラミックス配線基板の断
面図、第2図は第1図に示したセラミックス配線基板の
製造方法を説明するための図、第3図は従来のセラミッ
クス配線基板の製造方法を説明するための図である。 1、11、21……セラミックスグリーンシート 2、12、22……スルーホール 3、13、32……導体ペースト 23s……高密度導体ペースト 4、14、25……接合用パッド 24……積層体

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】スルーホールの形成されたセラミックス基
    板と、 前記スルーホールに充填された導体ペーストにより形成
    された導体層と、 前記スルーホールの開口部から前記導体層の一端が突出
    した凸部からなる接合用パッドと を有することを特徴とするセラミックス配線基板。
  2. 【請求項2】セラミックスグリーンシートにスルーホー
    ルを形成する工程と、 このスルーホールに焼成収縮率が前記セラミックスグリ
    ーンシートよりも小さい導体ペーストを充填する工程
    と、 前記セラミックス基板と前記導体ペーストとを同時焼成
    し、前記スルーホールから前記導体層を突出させて接合
    用パッドを形成する工程と を有することを特徴とするセラミックス配線基板の製造
    方法。
JP25135189A 1989-09-27 1989-09-27 セラミック配線基板およびその製造方法 Expired - Lifetime JP2680443B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25135189A JP2680443B2 (ja) 1989-09-27 1989-09-27 セラミック配線基板およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25135189A JP2680443B2 (ja) 1989-09-27 1989-09-27 セラミック配線基板およびその製造方法

Publications (2)

Publication Number Publication Date
JPH03112191A JPH03112191A (ja) 1991-05-13
JP2680443B2 true JP2680443B2 (ja) 1997-11-19

Family

ID=17221538

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25135189A Expired - Lifetime JP2680443B2 (ja) 1989-09-27 1989-09-27 セラミック配線基板およびその製造方法

Country Status (1)

Country Link
JP (1) JP2680443B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7652213B2 (en) 2004-04-06 2010-01-26 Murata Manufacturing Co., Ltd. Internal conductor connection structure and multilayer substrate
US7847197B2 (en) 2005-07-12 2010-12-07 Murata Manufacturing Co., Ltd. Multilayer circuit board and manufacturing method thereof
US11056475B2 (en) 2018-09-14 2021-07-06 Fuji Electric Co., Ltd. Semiconductor module

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04234196A (ja) * 1990-12-28 1992-08-21 Nec Corp バンプ形成方法
KR0179404B1 (ko) * 1993-02-02 1999-05-15 모리시타 요이찌 세라믹기판과 그 제조방법
JP2762017B2 (ja) * 1993-06-14 1998-06-04 ニッコー株式会社 スルーホールを充填したセラミック基板およびスルーホール充填用導体ペースト
JP3336913B2 (ja) 1997-06-30 2002-10-21 株式会社村田製作所 電子部品のパッケージ構造
JP3344956B2 (ja) 1998-01-08 2002-11-18 日本特殊陶業株式会社 積層セラミック基板の製造方法
JP5799973B2 (ja) * 2013-04-15 2015-10-28 株式会社村田製作所 セラミック多層配線基板およびこれを備えるモジュール
WO2022030178A1 (ja) * 2020-08-03 2022-02-10 株式会社村田製作所 構造体およびその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7652213B2 (en) 2004-04-06 2010-01-26 Murata Manufacturing Co., Ltd. Internal conductor connection structure and multilayer substrate
US7847197B2 (en) 2005-07-12 2010-12-07 Murata Manufacturing Co., Ltd. Multilayer circuit board and manufacturing method thereof
US11056475B2 (en) 2018-09-14 2021-07-06 Fuji Electric Co., Ltd. Semiconductor module

Also Published As

Publication number Publication date
JPH03112191A (ja) 1991-05-13

Similar Documents

Publication Publication Date Title
JP2867313B2 (ja) セラミック基板
JP2680443B2 (ja) セラミック配線基板およびその製造方法
JP2006140537A (ja) 配線基板およびその製造方法
US7009114B2 (en) Wiring substrate, method of producing the same, and electronic device using the same
US6776862B2 (en) Multilayered ceramic board, method for fabricating the same, and electronic device using multilayered ceramic board
JP2005322659A (ja) 配線基板およびその製造方法ならびに半導体装置
JPH1041626A (ja) フリップチップ用セラミック多層基板及びその製造方法
JP2788656B2 (ja) 集積回路用パッケージの製造方法
JP2006032747A (ja) 積層電子部品及びその製造方法
JP2000323806A (ja) バンプ付セラミック回路基板及びその製造方法
JP4535801B2 (ja) セラミック配線基板
JP4623852B2 (ja) 電子部品搭載用基板
JP4044552B2 (ja) セラミック基板の製造方法及びセラミック基板を用いた電子部品モジュール
JPH09260540A (ja) 半導体用パッケージ基体の製造方法
JPH1126638A (ja) フリップチップ実装用セラミックパッケージ
JP3450119B2 (ja) メタライズ組成物及びそれを用いた配線基板
JP3762282B2 (ja) 配線基板の製造方法
JP4038611B2 (ja) セラミックス基板
JP3909285B2 (ja) 配線基板
JP4038610B2 (ja) セラミックス基板の製造方法
JP3450111B2 (ja) メタライズ組成物及びそれを用いた配線基板
JPH10200015A (ja) セラミックス基板とその製造方法
KR100515679B1 (ko) 저온 동시소성 세라믹 조성물
JP2698517B2 (ja) バンプ付基板
JP3752359B2 (ja) 配線基板