JP2006140537A - 配線基板およびその製造方法 - Google Patents

配線基板およびその製造方法 Download PDF

Info

Publication number
JP2006140537A
JP2006140537A JP2006031353A JP2006031353A JP2006140537A JP 2006140537 A JP2006140537 A JP 2006140537A JP 2006031353 A JP2006031353 A JP 2006031353A JP 2006031353 A JP2006031353 A JP 2006031353A JP 2006140537 A JP2006140537 A JP 2006140537A
Authority
JP
Japan
Prior art keywords
ceramic
wiring board
insulating pattern
pattern
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006031353A
Other languages
English (en)
Inventor
Atsushi Urakawa
淳 浦川
Mitsuyoshi Nishide
充良 西出
Isao Kato
功 加藤
Norio Yoshida
憲雄 吉田
Tomonori Ito
友教 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2006031353A priority Critical patent/JP2006140537A/ja
Publication of JP2006140537A publication Critical patent/JP2006140537A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10152—Auxiliary members for bump connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/10175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01056—Barium [Ba]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

【課題】
微細かつ高精度のハンダ付けランドが形成された小型、高密度配線のセラミック配線基板の製造方法を提供すること。
【解決手段】
本発明のセラミック配線基板の製造方法は、セラミックグリーンシート上に複数の配線パターン４を形成する工程と、複数の配線パターン４にまたがって、かつ、各配線パターン４の一端を覆うように、複数の配線パターンの各々の一部をランド２７として規定するライン状の絶縁パターン２８ｂを形成する工程と、複数の配線パターン４および絶縁パターン２８ｂを設けたセラミックグリーンシートを焼成する工程と、を備える。
【選択図】 図４

Description

本発明は、セラミック多層配線基板等のセラミック配線基板およびその製造方法、ならびに、このセラミック配線基板を備えた電子装置に関するものである。
近年、移動体通信機器やコンピュータをはじめとする電子装置は、その高性能化、小型化が進められており、これは、主として、ＬＳＩ等の半導体デバイスの高性能化やそれを実装する配線基板の高密度配線化によって実現されている。特に、この種の配線基板としては、三次元配線化を可能にし、高い信頼性を有することから、セラミック多層配線基板が有効である。
また、各種半導体デバイスの高性能化や小型化に伴って、セラミック多層配線基板には、多端子・狭ピッチの接続ができること、配線密度が高いこと、高周波信号を扱うことができること等が求められており、特に、多端子・狭ピッチ化に対応するため、セラミック多層配線基板の主面には、多数の微細なハンダ付けランドが備えられる。
そして、配線パターンの一部をハンダ付けランドとして有したセラミック多層配線基板においては、ハンダリフロー時のハンダ濡れ広がりやハンダ流れ出しを防ぐため、ハンダの付着を望まない領域に、ハンダに対する濡れ性の低いハンダレジストを形成し、ハンダレジスト層を形成するといった手法が知られている。
従来、ハンダ付けランドを規定するためのハンダレジスト層は、セラミック多層配線基板上のハンダ付けランドを除いた全面あるいはほぼ全面に形成されていた。例えば特開平１０−１０７４４２号公報には、実装部品の接続パッドや端子電極となる領域（ハンダ付けランド）以外の全面にオーバーコート層を形成したセラミック多層配線基板が開示されており、また、特開平１１−２５１７２３号公報には、コンデンサや発振器等の実装部品を搭載するための接続パッド以外、実装部品の下部近辺以外のほぼ全面にわたって絶縁層を形成したセラミック多層配線基板が開示されている。
ところで、セラミック多層配線基板上にてハンダ形成領域を規定するオーバーコート層や絶縁層は、有機ビヒクルにセラミック粉末やガラス粉末を添加・混合した絶縁ペーストのスクリーン印刷によって形成されるのが一般的である。
しかしながら、スクリーン印刷に使用されるスクリーン版は、細いワイヤーを編んだメッシュとペーストの通過領域を規定するエマルジョンとからなっており、微小領域を除いた幅広い領域に絶縁層を形成しようとする場合は、エマルジョンの割合が少なくなるため、それが変形し易くなり、これによって、エマルジョンの内側に絶縁ペーストが回り込み、塗布された絶縁ペーストが滲んでしまうことがある。
特に、上述したように、高性能かつ小型の半導体デバイスを多端子・狭ピッチで実装するためには、セラミック多層配線基板の主面上に多数の微細なハンダ付けランドを形成しなければならなず、スクリーン印刷法によってハンダ付けランド以外のほぼ全面に絶縁層やオーバーコート層を形成する場合は、絶縁ペーストのにじみによって、ハンダ付けランドがつぶれてしまい易く、高精度で微細なハンダ付けランドを形成するのは困難である。
本発明は、上述した実情に鑑みてなされたものであり、その目的は、絶縁パターンによって規定される高精度かつ微細な領域、特にハンダ形成領域を有し、小型化、高密度化に対応した配線基板およびその製造方法、ならびに、それを用いた電子装置を提供することにある。
すなわち、本発明は、
セラミックグリーンシート上に複数の配線パターンを形成する工程と、前記複数の配線パターンにまたがって、かつ、各配線パターンの一端を覆うように、前記複数の配線パターンの各々の一部をランドとして規定するライン状の絶縁パターンを形成する工程と、前記複数の配線パターンおよび前記絶縁パターンを設けた前記セラミックグリーンシートを焼成する工程と、を備える、セラミック配線基板の製造方法を提供するものである。
また、本発明は、複数の配線パターンを有したセラミック配線基板上に、前記複数の配線パターンにまたがって、かつ、各配線パターンの一端を覆うように、前記複数の配線パターンの各々の一部をランドとして規定するライン状の絶縁パターンが形成されている、セラミック配線基板を提供するものである。
また、本発明は、本発明のセラミック配線基板を備えることを特徴とする電子装置を提供するものである。
本発明のセラミック配線基板によれば、複数の配線パターンを有したセラミック配線基板上に、前記複数の配線パターンにまたがって、かつ、各配線パターンの一端を覆うように、この複数の配線パターンの各々の一部をランドとして規定するライン状の絶縁パターンが形成されているので、この絶縁パターンによる高精度かつ微細な領域（ランド）、特ににじみの少ないランドを形成することができ、各種のセラミック配線基板の高密度配線化、小型化を達成できる。
また、本発明のセラミック配線基板の製造方法によれば、セラミックグリーンシート上に複数の配線パターンを形成する工程と、前記複数の配線パターンにまたがって、かつ、各配線パターンの一端を覆うように、前記複数の配線パターンの各々の一部をランドとして規定するライン状の絶縁パターンを形成する工程と、前記複数の配線パターンおよび前記絶縁パターンを設けた前記セラミックグリーンシートを焼成する工程と、を備えているので、高精度かつ微細な領域（ランド）、特ににじみの少ないランドが規定され、高密度配線化された小型のセラミック配線基板を再現性良く製造することができる。
さらに、本発明の電子装置によれば、高密度配線化、小型化を達成したセラミック配線基板を備えるので、移動体通信機器やコンピュータをはじめとする電子装置の小型・高性能化を達成できる。
以下、本発明を望ましい実施の形態に基づいて説明する。
〔第１実施形態〕
本実施の形態におけるセラミック配線基板は、図１に示すように、セラミック多層配線基板１を基体とし、このセラミック多層配線基板１の一方主面９上には、ハンダ１０を介して半導体デバイス１１を搭載したセラミック多層モジュール１３として構成されている。
ここで、セラミック多層配線基板１は、その内部に、キャパシタや配線となる内部配線パターン２を有しており、また、その一方主面９には表面配線パターン４が設けられている。さらに、セラミック多層基配線基板１の他方主面には、その一部側面にかかるように外部端子５が形成されており、セラミック多層モジュール１３は、この外部端子５を介して図示しないマザーボード等に接続される。また、セラミック多層配線基板１の内部にはビアホール３および３ａが形成されており、ビアホール３によって、内部配線パターン２同士、内部配線パターン４と外部端子５とが接続されており、ビアホール３ａによって、内部配線パターン２と表面配線パターン４とが接続されている。
そして、セラミック多層配線基板１の一方主面９には、表面配線パターン４と交差するように、ライン状の絶縁パターン８が形成されている。この絶縁パターン８は、ハンダ濡れ性が低く、ハンダレジストとなるため、表面配線パターン４の一部がハンダ形成領域として規定され、これがハンダ付けランド７として機能する。すなわち、実装部品である半導体デバイス１１は、ハンダ１０を介して、その一方主面９に形成されたハンダ付けランド７に電気的に接続されている。
このセラミック多層モジュール１３は、以下の手順で製造することができる。
まず、セラミック多層配線基板１を構成する材料として、低温焼成可能なセラミック粉末に、有機ビヒクルあるいは水系ビヒクルを適量添加し、混合して、セラミックグリーンシート用スラリーを調製する。そして、このセラミックグリーンシート用スラリーをドクターブレード法等によってキャリアフィルム上に塗布してシート状に成形し、これを乾燥させ、セラミックグリーンシートを形成する。
なお、低温焼成可能なセラミック粉末は、Ａｇ、Ｃｕ、Ａｕ、Ｎｉ、Ａｇ／Ｐｄ、Ａｇ／Ｐｔ等の金属粉末の融点以下（特に１０００℃以下）で焼成可能なセラミック粉末であり、例えば、アルミナ等のセラミック粉末に焼結助剤としてガラス成分を添加したガラス複合系セラミック粉末、コージェライトやアノーサイト等を析出する結晶化ガラス系セラミック粉末、あるいは、酸化バリウム、酸化ケイ素、アルミナおよび酸化ホウ素等を構成成分とする非ガラス系セラミック粉末であってよい。
また、有機ビヒクルは、ポリビニルアルコール、エチルセルロース、アクリル樹脂、ポリビニルブチラール、メタクリル樹脂等のバインダと、トルエン、テルピネオール、ブチルカルビトールアセテート、アルコール類等の溶剤とからなるものであり、必要に応じて、各種の分散剤、可塑剤、活性剤等を添加してもよい。
次いで、得られたセラミックグリーンシートに、必要に応じて、パンチング等によりビアホール用孔を形成した後、このビアホール用孔にＡｇ、Ｃｕ、Ａｕ、Ｎｉ、Ａｇ／Ｐｄ、Ａｇ／Ｐｔ等の金属粉末に有機ビヒクルを添加・混合してなる導体ペーストを充填し、ビアホール３や３ａを形成する。さらに、所定のセラミックグリーンシートに対して、これと同様の導体ペーストをスクリーン印刷して、内部配線パターン２や表面配線パターン４となる導体パターンを形成する。
次いで、一方主面９側のセラミックグリーンシート（最表層のセラミックグリーンシート）に絶縁パターン８を形成する。ここで、この絶縁パターンは、複数の表面配線パターン４にまたがって、かつ、これを交差するようにライン状に形成される。また、絶縁パターン８は、絶縁性を有し、ハンダ濡れ性の低い厚膜組成物によって形成する。この厚膜組成物は、例えば、ガラス複合系セラミック粉末、結晶化ガラス系セラミック粉末、非ガラス系セラミック粉末等の種々のセラミック粉末に、有機ビヒクルあるいは水系ビヒクルを適量添加・混合して調製したものである。
そして、以上のような手順で作製した複数のセラミックグリーンシートを順次積層することによって、図２に示すような、未焼成のセラミック積層体１２を得る。すなわち、未焼成のセラミック積層体１２は、その一方主面９上にビアホール３ａと接続した表面配線パターン４を複数有しており、この複数の表面配線パターン４にまたがって、かつ、これらと交差するように、ライン状の絶縁パターン８が形成されている。
その後、この未焼成のセラミック積層体１２を一括に熱圧着した後、空気中、酸化雰囲気中あるいは還元雰囲気中、１０００℃以下で焼成することによって、図１に示したセラミック多層配線基板１をを形成する。なお、本実施の形態では、絶縁パターンを含めて一括に圧着しているので、圧着後のセラミック積層体１２の表面は平坦化されており、焼成後に得られるセラミック多層配線基板も同様である。
そして、必要に応じて、表面配線パターン４にメッキ処理や被膜処理等を施した後、各種の半導体デバイス１１を、ハンダ１０を介して、セラミック多層配線基板１のハンダ付けランド７に電気的に接続する。これによって、同じく図１に示したセラミック多層モジュール１３を完成する。
すなわち、本実施の形態によれば、ライン状の絶縁パターンをハンダ流れ止めとして必要な場所にのみ形成しているので、その印刷面積を最小限にすることができ、このため、表面配線パターンによる段差を有した部分へのスクリーン印刷にもかかわらず、にじみが少なくなり、微細なハンダ付けランドを形成することができる。
また、特に、表面配線パターンおよび絶縁パターンをその圧着、焼成前に形成するため、絶縁パターンは、圧着処理による表面寸法の変動や焼成収縮によるずれなどの影響を受けず、高精度の微細なハンダ付けランドを形成することができる。
さらに、ライン状の絶縁パターンにより、表面配線パターンが基板から剥がれ難くなり、表面配線パターンの接着強度を改善させる他、基板のほぼ全面に絶縁層やオーバーグレーズ層を形成したセラミック多層配線基板に比べ、絶縁層材料と基板材料との焼成挙動差や熱膨張係数差の違い等を緩和して、反りや歪みの少ないセラミック多層配線基板が得られる。
〔第２実施形態〕
本実施の形態におけるセラミック配線基板は、図３に示すように、セラミック多層配線基板２１を基体とし、このセラミック多層配線基板２１の一方主面２９上に、ハンダ１０を介して半導体デバイス１１を搭載したセラミック多層モジュール２３として構成されている。
ここで、セラミック多層配線基板２１は、第１実施形態と同様に、その内部に、内部配線パターン２を有しており、また、その一方主面２９には、その一端がハンダ付けランドとなる表面配線パターン４が設けられている。さらに、その他方主面には、セラミック多層モジュール２３が、図示しないマザーボード等に接続されるように、外部端子５が形成されている。また、セラミック多層配線基板２１の内部には、ビアホール３および３ａが形成されており、ビアホール３によって、内部配線パターン２同士、内部配線パターン４と外部端子５とが接続されており、ビアホール３ａによって、内部配線パターン２と表面配線パターン４とが接続されている。
そして、セラミック多層配線基板２１の一方主面２９には、表面配線パターン４と交差するように、平行した２本のライン状の絶縁パターン２８ａおよび２８ｂが形成されており、これらの絶縁パターン２８ａおよび２８ｂは、ハンダレジストパターンとして機能する。つまり、その平行した２本の絶縁パターン２８ａおよび２８ｂによって、表面配線パターン４の一部がハンダ形成領域（ハンダ付けランド２７）として規定されている。そして、実装部品である半導体デバイス１１は、ハンダ１０を介して、ハンダ付けランド２７に電気的に接続されている。
セラミック多層モジュール２３は、以下の手順で製造することができる。
まず、セラミック多層配線基板２１を構成する材料として、上述した第１実施形態と同様にして、セラミックグリーンシートを形成する。次いで、このセラミックグリーンシートに、必要に応じて、パンチング等によりビアホール用孔を形成した後、このビアホール用孔に導体ペーストを充填し、ビアホール３や３ａを形成する。次いで、所定のセラミックグリーンシートに対して導体ペーストをスクリーン印刷することにより、内部配線パターン２や表面配線パターン４となる導体パターンを形成する。
さらに、一方主面２９側の最表層となるセラミックグリーンシートには、表面配線パターン４の一部をハンダ付けランド２７として規定する絶縁パターン２８ａおよび２８ｂを形成する。ここで、絶縁パターン２８ａおよび２８ｂは、厚膜組成物のスクリーン印刷等によって形成する。
そして、以上のような手順で作製した複数のセラミックグリーンシートを順次積層することによって、図４に示すような、未焼成のセラミック積層体２２を得る。すなわち、図４に示すように、未焼成のセラミック積層体２２の一方主面２９上には、ビアホール３ａと接続した複数の表面配線パターン４を有しており、この複数の表面配線パターン４にまたがって、かつ、これらと交差するように、ライン状の絶縁パターン２８ａが形成され、かつ、この絶縁パターン２８ａに平行する同じくライン状の絶縁パターン２８ｂが、複数の表面配線パターン４にまたがって、その一端を覆うように形成されている。つまり、上述したように、これらの絶縁パターン２８ａおよび２８ｂは、表面配線パターン４の一部をハンダ形成領域として規定し、これをハンダ付けランド７として機能させている。
その後、この未焼成のセラミック積層体２２を一括して圧着した後、空気中、酸化雰囲気中あるいは還元雰囲気中、例えば１０００℃以下で焼成することによって、図３に示したセラミック多層配線基板２１を形成する。そして、半導体デバイス１１を、ハンダ１０を介して、セラミック多層配線基板１の一方主面９に形成されたハンダ付けランド７に電気的に接続することによって、同じく図３に示したセラミック多層モジュール２３を完成する。
すなわち、本実施形態によれば、ハンダ付けランドを平行した２本のライン状絶縁パターンによって規定しているので、絶縁パターンの形成位置がずれても、実質的なハンダ付けランドの面積が変化することなく、このため、微小面積のハンダ付けランドを安定して生産性良く形成することができる。また、平行した２本のライン状絶縁パターンによってハンダ付けランドが規定されているので、その印刷時に多少のずれがあった場合でも、そのずれを緩和することができる。
〔第３実施形態〕
本実施形態によるセラミック配線基板は、図５に示すように、一方主面３２上に、ビアホール３３と接続する表面配線パターン３４を有し、さらに、表面配線パターン３４の一部をハンダ付けランド３７として規定する絶縁パターン３５ａおよび３５ｂを有するセラミック多層配線基板３１である。
ここで、平行した２本の絶縁パターン３５ａおよび３５ｂは、複数の表面配線パターン３４とそれぞれ交差するようにライン状に形成されており、かつ、２本の平行した絶縁パターン３５ａおよび３５ｂは矩形状に形成されている。そして、矩形状の絶縁パターン３５ａおよび３５ｂには、スクリーン版におけるエマルジョンをつなげることによってこれを補強し、また、エマルジョンの変形によるにじみを減少させることを目的として、その一部に非接続部３６ａおよび３６ｂがそれぞれ設けられている。
さらに、セラミック多層配線基板３１の一方主面３２には、その内部に形成された図示しない内部配線パターンと接続したビアホール３３が、例えばビアホール３３ａのように、矩形状の絶縁パターン３５ａおよび３５ｂの内側にも配置されている。また、表面配線パターン３４は、例えば表面配線パターン３４ａのように、他の表面配線パターンと配線幅の異なるもの、表面配線パターン３４ｂのように、他の表面配線パターンとはビアホール接続位置の異なるもの、さらに、表面配線パターン３４ｃのように、絶縁パターン３５ａおよび３５ｂと斜めに交差するようなものとして形成されている。
すなわち、本実施の形態によれば、表面配線パターン３４の形成位置の自由度が高く、したがって、それに接続するビアホール３３同士を任意の位置から引き出すことが可能であり、小型・高性能のセラミック多層配線基板を実現できる。なお、絶縁パターン３５ａおよび３５ｂには非接続部が設けられていなくてもよく、また、矩形状以外にも、例えば円状、スパイラル状、ミアンダ状など、さまざまな形に形成することができる。
〔第４実施形態〕
本実施形態によるセラミック配線基板は、図６に示すように、ビアホール４２ａと接続する表面配線パターン４３ａ、ビアホールと接続していない表面配線パターン４３ｂ、ビアホール４３ｂと接続する表面配線パターン４３ｃを有し、各表面配線パターンの一部をハンダ付けランド４４、４５、４６および４７として規定する絶縁パターン４８ａ、４８ｂおよび４８ｃを備えたセラミック多層配線基板４９である。
さらに、表面配線パターン４３ａの一部が絶縁パターン４８ａによってハンダ付けランド４４として規定されており、表面配線パターン４３ｃの一部が絶縁パターン４８ｃによってハンダ付けランド４７として規定されている。さらに、表面配線パターン４３ｂには、絶縁パターン４８ｂによって、ハンダ付けランド４５および４６が規定されている。
すなわち、このような構造のセラミック多層配線基板４９によれば、チップコンデンサ等のチップ状電子部品間を表面配線パターン４３ｂによって電気的に接続することができる。また、微細なハンダ付けランドを形成できるので、これらチップ状電子部品の小型化に十分に対応可能である。
以上、本発明を望ましい実施形態について説明したが、特に、本発明の第１実施形態、第２実施形態においては、セラミックグリーンシート上に設けた配線パターンと交差するようにライン状の配線パターンを形成した後、このセラミックグリーンシートを他のセラミックグリーンシートと共に一括に圧着し、しかる後、これを焼成することによって、にじみ等が少なく高精度で、かつ、高強度の絶縁パターンを形成することができ、配線基板の高密度配線化、小型化、高信頼性化を達成できる。
なお、本発明のセラミック配線基板は、上述した半導体デバイスを実装したセラミック多層モジュールやセラミック多層配線基板として構成されるものに限定されるものではない。
すなわち、本発明のセラミック配線基板は、チップコンデンサやチップＬＣフィルタ等の受動部品を実装したモジュール品であってもよいし、マルチチップモジュール用配線基板やハイブリッドＩＣ用配線基板等の配線基板にも適用できる。
また、セラミック配線基板は、単層のセラミック配線基板、セラミック多層配線基板を問わないが、特に、セラミック多層配線基板の場合、その一方主面あるいは両主面にキャビティが形成してあってもよいし、さらに、キャパシタやインダクタ、さらにはこれらの組み合わせによる受動素子を内蔵していてもよい。また、セラミック多層配線基板は、グリーンシート積層法によるものに限定されるものではなく、厚膜印刷法によって作製することもできる。
さらに、本発明の電子装置は、前述のセラミック配線基板を備えた、移動体通信機器、コンピュータ等の電子装置であってよい。例えば、移動体通信機器の入出力信号処理部等に、セラミック多層モジュール１３やセラミック多層モジュール２３を使用することができる。
また、上述した実施の形態では、絶縁パターンを形成するための厚膜組成物を各セラミックグリーンシートの圧着前に形成したが、これをセラミック積層体の圧着後としてもよい。この場合、圧着後のセラミック積層体はその平坦性が高いため、厚膜組成物の印刷性が向上するものの、そのスクリーン印刷後には、厚膜組成物による凹凸が残ることがあるため、この凹凸が部品実装やバンプ形成に不利な場合は、厚膜組成物のスクリーン印刷後にプレス工程を入れることが望ましい。
また、上述した実施の形態では、ライン状の絶縁パターンにより規定される配線パターンの一部のランドがハンダ付けランドであり、そのランドと実装部品とを電気的に接続する接続手段がハンダであるが、ランドがロウ付けランド、金バンプランドなどであり、接続手段がロウ、金バンプなどであってもよい。
さらに、本発明は、フリップチップ実装のような微細で多数のランドを要する配線基板に好適である。また、ランドと半導体デバイス等の実装部品とを電気的に接続するに際し、接続手段は、配線基板側にバンプとして形成していてもよいし、ＢＧＡ（ボールグリッドアレイ）のように、実装部品側に形成してもよい。
また、本発明において、絶縁パターンの厚さ、幅は特に限定されるものではないが、ハンダがこのパターンを乗り越え無い程度の幅および厚みを有していることが望ましい。また、絶縁パターンは、ハンダ濡れ性の低いものであることが望ましい。
次に、セラミック多層配線基板における絶縁パターン（ハンダレジストパターン）を形成するための厚膜組成物を説明する。
まず、この厚膜組成物は、未焼成セラミック体を構成するセラミック粉末と同一組成系のセラミック粉末を主成分とし、かつ、このセラミック粉末はその中心粒径が前記未焼成セラミック体を構成するセラミック粉末のそれよりも小さいことが望ましい。これにより、未焼成セラミック体の優れた電気特性や形状安定性を十分に確保したまま、これらを同時焼成することができる。
なお、前記の同一組成系とは、厚膜組成物中のセラミック粉末の組成が、未焼成セラミック体を構成するセラミック粉末に含まれる少なくとも１種の構成成分と同一組成であることを意味する。
例えば、未焼成セラミック体を構成するセラミック粉末がＢａＯ−Ａｌ2Ｏ3−ＳｉＯ2系セラミック粉末であれば、厚膜組成物中のセラミック粉末は、ＢａＯ、Ａｌ2Ｏ3、ＳｉＯ2のうち少なくとも１種を含有していればよい。
また、厚膜組成物中のセラミック粉末の中心粒径は、未焼成セラミック体を構成するセラミック粉末の中心粒径よりも１０％以上小さいことが望ましい。厚膜組成物中のセラミック粉末の中心粒径がこのような範囲にあれば、その組成物中にガラス成分等を添加せずとも、未焼成セラミック体の焼成条件下で厚膜組成物を十分に緻密化できる。なお、厚膜組成物中のセラミック粉末の中心粒径がこれより大きいと、未焼成セラミック体の焼成条件では、厚膜組成物の焼結不足に陥ることがある。また、厚膜組成物中のセラミック粉末の中心粒径は、未焼成セラミック体を構成するセラミック粉末の中心粒径よりも３０％以上小さいことがさらに望ましい。
また、未焼成セラミック体を構成するセラミック粉末の中心粒径が０．５〜１０μｍであって、厚膜組成物中のセラミック粉末の粒径は０．４５〜９μｍであることが望ましい。さらには、未焼成セラミック体を構成するセラミック粉末の中心粒径が１〜５μｍ、厚膜組成物中のセラミック粉末の粒径は０．７〜３μｍが望ましい。各セラミック粉末の中心粒径がこのような範囲内であれば、比較的低温でも、未焼成セラミック体および厚膜組成物の焼結を十分に促進できると共に、厚膜組成物中のセラミック粉末の最大粗粒を１０μｍ程度に抑えることができ、スクリーン印刷等による厚膜組成物の抜けが良く、形状性に優れたパターンを形成できる。
また、厚膜組成物は実質的にガラス成分を含有していないことが望ましい。ガラス成分を含有しないと、その同時焼成時に、ガラス成分が未焼成セラミック体に拡散し、その焼結性に影響を与えることがなく、したがって、反りやゆがみが少なく、電気特性に優れたセラミック焼結体を得ることができる。さらに、ガラス成分が導体パターンの表面に偏析することが無いので、良好なハンダ付け性やメッキ付け性を確保できる。
また、厚膜組成物は、厚膜組成物と未焼成セラミック体との色の差別化（若しくは、絶縁パターンとセラミック焼結体との色の差別化）を図ることを目的として、有機系や無機系の着色剤を含有していることが望ましい。すなわち、これらの色を差別化できれば、厚膜組成物の印刷工程や各種実装部品の実装工程等におけるセンシングや検査等が容易になる。
このように色の差別化を図るためには、例えば、有機系の着色剤として、厚膜組成物中のセラミック粉末に対して、０．１〜１．５重量％の有機顔料（例えば、銅フタロシアニン、アゾ系やキナクリドン系等）を添加してもよい。あるいは、無機系の着色剤として、クロム、コバルト、銅、ニッケル、鉄およびチタンからなる群より選ばれる少なくとも１種の金属の酸化物粉末を３重量％以下含有してもよい。
また、厚膜組成物は、厚膜組成物中のセラミック粉末に対して、３０重量％以下の無機フィラーを含有していることが望ましい。ここで、無機フィラーとは、アルミナ、ジルコニア、マグネシア、酸化チタン等の酸化物セラミック粉末や窒化物、炭化物等の非酸化物系セラミック粉末のように、比較的高融点の難焼結材が望ましい。厚膜組成物に、これらの無機フィラーを添加することによって、その焼成プロファイルのばらつきやセラミック粉末の中心粒径の不均一さによる焼成挙動のばらつきを緩和して、安定した品質の絶縁パターンを形成することができ、さらに、厚膜組成物の塗膜強度や印刷性、さらには、絶縁パターンの強度を向上させることができる。
さらに、未焼成セラミック体を構成するセラミック粉末が、酸化バリウム、酸化ケイ素、酸化アルミニウムおよび酸化ホウ素を主成分とした酸化物セラミック粉末であり、厚膜組成物は、酸化バリウム、酸化ケイ素、酸化アルミニウムおよび酸化ホウ素からなる酸化物セラミック粉末を含んでいることが望ましい。このような系のセラミック粉末は、還元性雰囲気でもその焼成が可能であり、Ｃｕ等の比抵抗が小さく安価な低融点金属と同時焼成可能である。
また、未焼成セラミック体を構成するセラミック粉末が上述した系にある場合、厚膜組成物中のセラミック粉末は、酸化バリウムをＢａＯ換算で２０〜５０重量％、酸化ケイ素をＳｉＯ2換算で４０〜７０重量％、酸化アルミニウムをＡｌ2Ｏ3換算で２〜１０重量％、酸化ホウ素をＢ2Ｏ3換算で１〜３重量％を含有することが望ましい。このような重量比組成のセラミック粉末を含有した厚膜組成物は、１０００℃以下の還元雰囲気での焼成が可能であって、セルシアン等の結晶化物を生成して低ε、高Ｑで高周波特性に優れ、浮遊容量が少なく、また、焼成だれが無く、膜強度の高い絶縁パターンを形成する。
なお、厚膜組成物中のセラミック粉末に関し、酸化バリウムがＢａＯ換算で２０重量％未満であると焼成温度が上述した温度よりも高くなる傾向があり、他方、５０重量％を超えると耐湿性等の絶縁パターンの信頼性が低下することがある。
また、酸化ケイ素がＳｉＯ2換算で４０重量％未満であるとεが上昇し電気特性に影響を与えることがあり、他方、７０重量％を超えると上述した温度よりも焼成温度が高くなることがある。また、酸化アルミニウムがＡｌ2Ｏ3換算で２重量％未満であると絶縁パターンの強度が低下することがあり、他方、１０重量％を超えると上述した温度よりも焼成温度が高くなる傾向にある。さらに、酸化ホウ素がＢ2Ｏ3換算で１重量％未満であると同様に焼成温度が高くなる傾向があり、他方、３重量％を超えると耐湿性等の信頼性が低下することがある。
さらに、この場合、厚膜組成物中のセラミック粉末に対して、ＣａＯ、ＳｒＯ、ＭｇＯ等のアルカリ土類金属酸化物を３重量％以下の割合で含有することが望ましい。これらのアルカリ土類金属酸化物は、上述の酸化バリウムにおけるＢａと置換し、耐湿性等の信頼性を向上させる働きを有する。ただし、アルカリ土類金属酸化物の添加量が３重量％を超えると、焼成温度が上昇したり、基板側の比誘電率εやＱ値等の電気特性が低下することがある。
以下、本発明を具体的な実施例について説明する。
まず、ＢａＯ−ＳｉＯ2−Ａｌ2Ｏ3−Ｂ2Ｏ3系セラミック粉末を準備し、このセラミック粉末に、ポリビニルブチラールからなる有機バインダ、ジ−ｎ−ブチルフタレートからなる可塑剤およびトルエン、イソプロピルアルコールからなる有機溶剤を適量混合して、セラミックグリーンシート用スラリーを調製した。
次いで、ドクターブレード法によって、キャリアフィルム上にセラミックグリーンシート用スラリーを塗布してシート状に成形し、しかる後、これを乾燥することによって、厚さ１００μｍのセラミックグリーンシートを得た。
次いで、上記セラミックグリーンシートにパンチングによってビアホール用孔を形成した後、このビアホール用孔にＣｕを主成分とする銅ペーストを充填してビアホールを形成した。さらに、必要に応じて、Ｃｕを主成分とする銅ペーストをスクリーン印刷して所定の内部配線パターンを形成した。また、実装部品搭載側の最表層となるセラミックグリーンシートには、同じくＣｕを主成分とする銅ペーストをスクリーン印刷して所定の表面配線パターン（配線幅０．１２ｍｍ）を形成した。
他方、ＢａＯ−ＳｉＯ2−Ａｌ2Ｏ3−Ｂ2Ｏ3系セラミック粉末に、アルミナフィラーを加え、これに有機バインダ、有機溶剤を適量混合し、ライカイ機、３本ロールミルで攪拌・混練して、ハンダレジストパターンを形成するための厚膜組成物を調製した。
次いで、上述の最表層となるセラミックグリーンシート上に、ステンレスワイヤーによるメッシュとエマルジョンとからなるスクリーン版を用い、上記の厚膜組成物を所定のパターンにスクリーン印刷することによって、ハンダの形成領域（ハンダ付けランド）を規定するハンダレジストパターンを形成した。なお、このハンダレジストパターンは、複数の表面配線パターンにまたがり、かつ、これらの表面配線パターンと交差する平行した２本のライン状の絶縁パターン（ライン幅０．２４ｍｍ、ライン間距離０．１２ｍｍ）である。
次いで、上述のセラミックグリーンシートを計１０枚積層し、これを２インチ各にカットして、未焼成のセラミック積層体を作製した。なお、ここで作製した未焼成のセラミック積層体は、図４に示した構造を有するものであり、０．１２ｍｍ×０．１２ｍｍ（＝０．１４４ｍｍ2）の正方形となるようにハンダ付けランドを形成した。
次いで、このセラミック積層体を温度８０℃、圧力２００ｋｇ／ｃｍ2の条件で一括して熱圧着し、しかる後、還元雰囲気中、温度１０００℃以下で焼成することによって、図３に示した構造を有するセラミック多層配線基板（但し、半導体デバイスは未搭載）を作製した（実施例１）。
また、比較のため、最表層となるセラミックグリーンシート上に、上記の厚膜組成物をハンダ付けランド以外の全面にスクリーン印刷した以外は、上述した実施例１と同様にして、セラミック多層配線基板を作製した（比較例１）。
その結果、図７に示すように、比較例１によるセラミック多層配線基板では、上記の厚膜組成物のスクリーン印刷時には、ハンダ付けランドの面積バラツキが大きくなり、また、連続印刷した場合、その回数が増えるほど、ハンダ付けランドの面積が小さくなってしまった。特に、１０回の連続印刷では、ハンダ付けランドがつぶれてしまった。
これに対して、実施例１によるセラミック多層配線基板では、上記の厚膜組成物のスクリーン印刷時、ハンダ付けランドの面積バラツキを±５％以内に抑えることができ、ハンダレジストパターンを高精度に印刷し、微細なハンダ付けランドを精度良く形成することができた。また、２０回以上の連続印刷を実施した場合であっても、ハンダ付けランドの面積変化がほとんど無く、そのバラツキ程度も少量であるため、量産性に優れていた。
また、実施例１によるセラミック多層配線基板では、表面配線パターンの電極密着強度が向上しており、さらに、比較例１によるセラミック多層配線基板に比べて、基板の反り量を抑制することができた。
本発明の第１実施形態によるセラミック多層配線基板の概略断面図である。 同、第１実施形態によるセラミック多層配線基板の製造工程を示す概略上面図（Ａ）、そのＡ−Ａ線断面図（Ｂ）である。 本発明の第２実施形態によるセラミック多層配線基板の概略断面図である。 同、第２実施形態によるセラミック多層配線基板の製造工程を示す概略上面図（Ａ）、そのＢ−Ｂ線断面図（Ｂ）である。 本発明の第３実施形態によるセラミック多層配線基板の概略上面図である。 本発明の第４実施形態によるセラミック多層配線基板の一部概略上面図である。 本実施例におけるハンダレジストパターンの連続印刷回数とランド面積との関係を示すグラフである。
符号の説明
１・・・セラミック多層配線基板
２・・・内部配線パターン
３、３ａ・・・ビアホール
４・・・表面配線パターン
５・・・外部端子
７・・・ハンダ付けランド
８・・・絶縁パターン
９・・・一方主面
１０・・・ハンダ
１１・・・半導体デバイス
１３・・・セラミック多層モジュール

Claims (12)

  1. セラミックグリーンシート上に複数の配線パターンを形成する工程と、
    前記複数の配線パターンにまたがって、かつ、各配線パターンの一端を覆うように、前記複数の配線パターンの各々の一部をランドとして規定するライン状の絶縁パターンを形成する工程と、
    前記複数の配線パターンおよび前記絶縁パターンを設けた前記セラミックグリーンシートを焼成する工程と、
    を備える、セラミック配線基板の製造方法。
  2. 前記セラミックグリーンシートを最表層のセラミックグリーンシートとして、他のセラミックグリーンシートとともに積層することによって未焼成のセラミック積層体を得て、この未焼成のセラミック積層体を焼成する、請求項１に記載のセラミック配線基板の製造方法。
  3. 前記未焼成のセラミック積層体をプレスする工程を備える、請求項２に記載のセラミック配線基板の製造方法。
  4. 前記セラミックグリーンシート上に、前記絶縁パターン（以下、第１の絶縁パターンと称することがある。）に平行する他のライン状の絶縁パターン（以下、第２の絶縁パターンと称することがある。）を形成する、請求項１〜３のいずれかに記載のセラミック配線基板の製造方法。
  5. 前記第１の絶縁パターンおよび前記第２の絶縁パターンをスクリーン印刷によって形成する、請求項４に記載のセラミック配線基板の製造方法。
  6. 前記第１の絶縁パターンおよび前記第２の絶縁パターンは所定領域を囲むように形成されており、かつ、前記第１の絶縁パターンおよび前記第２の絶縁パターンの一部には、それぞれ第１の非接続部および第２の非接続部を形成する、請求項５に記載のセラミック配線基板の製造方法。
  7. 前記ランドと電気的に接続するように、前記セラミック配線基板の主面上に実装部品を搭載する工程を備える、請求項１〜６のいずれかに記載のセラミック配線基板の製造方法。
  8. 複数の配線パターンを有したセラミック配線基板上に、前記複数の配線パターンにまたがって、かつ、各配線パターンの一端を覆うように、前記複数の配線パターンの各々の一部をランドとして規定するライン状の絶縁パターンが形成されている、セラミック配線基板。
  9. 前記セラミック配線基板は、複数のセラミック層を積層してなるセラミック多層配線基板である、請求項８に記載のセラミック配線基板の製造方法。
  10. 前記絶縁パターンに平行する他のライン状の絶縁パターンを有する、請求項８または９に記載のセラミック配線基板。
  11. 前記ランドと電気的に接続するように、前記セラミック配線基板の主面上に実装部品が搭載されている、請求項８〜８１０いずれかに記載のセラミック配線基板。
  12. 請求項８〜１１のいずれかに記載のセラミック配線基板を備える、電子装置
JP2006031353A 2000-03-02 2006-02-08 配線基板およびその製造方法 Pending JP2006140537A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006031353A JP2006140537A (ja) 2000-03-02 2006-02-08 配線基板およびその製造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000057475 2000-03-02
JP2006031353A JP2006140537A (ja) 2000-03-02 2006-02-08 配線基板およびその製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2000354130A Division JP2001320168A (ja) 2000-03-02 2000-11-21 配線基板およびその製造方法、ならびにそれを用いた電子装置

Publications (1)

Publication Number Publication Date
JP2006140537A true JP2006140537A (ja) 2006-06-01

Family

ID=36621065

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006031353A Pending JP2006140537A (ja) 2000-03-02 2006-02-08 配線基板およびその製造方法

Country Status (1)

Country Link
JP (1) JP2006140537A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009016950A (ja) * 2007-06-29 2009-01-22 Kyocera Kinseki Corp 圧電発振器
JP2009016949A (ja) * 2007-06-29 2009-01-22 Kyocera Kinseki Corp 圧電発振器
JP2009038533A (ja) * 2007-07-31 2009-02-19 Kyocera Kinseki Corp 圧電発振器
JP2010175304A (ja) * 2009-01-27 2010-08-12 Panasonic Electric Works Co Ltd 赤外線センサの製造方法
JP2014063888A (ja) * 2012-09-21 2014-04-10 Sony Corp 半導体装置及び半導体装置の製造方法
JP2014160102A (ja) * 2013-02-19 2014-09-04 Canon Inc 画像形成装置
JP2018026793A (ja) * 2016-08-05 2018-02-15 株式会社村田製作所 アンテナ素子
JP2021009884A (ja) * 2019-06-28 2021-01-28 京セラ株式会社 素子搭載部材、圧電デバイス及び電子機器

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009016950A (ja) * 2007-06-29 2009-01-22 Kyocera Kinseki Corp 圧電発振器
JP2009016949A (ja) * 2007-06-29 2009-01-22 Kyocera Kinseki Corp 圧電発振器
JP2009038533A (ja) * 2007-07-31 2009-02-19 Kyocera Kinseki Corp 圧電発振器
JP2010175304A (ja) * 2009-01-27 2010-08-12 Panasonic Electric Works Co Ltd 赤外線センサの製造方法
JP2014063888A (ja) * 2012-09-21 2014-04-10 Sony Corp 半導体装置及び半導体装置の製造方法
JP2014160102A (ja) * 2013-02-19 2014-09-04 Canon Inc 画像形成装置
JP2018026793A (ja) * 2016-08-05 2018-02-15 株式会社村田製作所 アンテナ素子
JP2021009884A (ja) * 2019-06-28 2021-01-28 京セラ株式会社 素子搭載部材、圧電デバイス及び電子機器
JP7290487B2 (ja) 2019-06-28 2023-06-13 京セラ株式会社 圧電デバイス及び電子機器

Similar Documents

Publication Publication Date Title
JP3669255B2 (ja) セラミック多層基板の製造方法および未焼成セラミック積層体
JP2001060767A (ja) セラミック基板の製造方法および未焼成セラミック基板
JP2006140537A (ja) 配線基板およびその製造方法
JP2001291955A (ja) 多層セラミック基板、その製造方法および設計方法、ならびに電子装置
WO1998012744A1 (fr) Composants electroniques passifs, elements de circuit integre et plaquette
US7417196B2 (en) Multilayer board with built-in chip-type electronic component and manufacturing method thereof
JPH06112655A (ja) コイル内蔵多層印刷配線板およびその製造方法
JP3882500B2 (ja) 厚膜絶縁組成物およびそれを用いたセラミック電子部品、ならびに電子装置
WO2018042846A1 (ja) 電子デバイス及び多層セラミック基板
US7009114B2 (en) Wiring substrate, method of producing the same, and electronic device using the same
JP2002043758A (ja) 多層基板及びその製造方法
KR100956212B1 (ko) 다층 세라믹 기판의 제조 방법
JP4535801B2 (ja) セラミック配線基板
JPH11273997A (ja) 電子部品及びその製造方法
EP1189495A1 (en) Method of manufacturing multilayer ceramic substrate, and conductor paste
JP3666308B2 (ja) 導電性ペーストおよびセラミック電子部品
JP4134693B2 (ja) セラミック積層基板の製造方法
JPH11186727A (ja) 配線基板およびその製造方法
JP2001143527A (ja) 導電ペースト及びそれを用いたセラミック配線基板
JP2009147160A (ja) 多層セラミック基板の製造方法及び多層セラミック基板、これを用いた電子部品
JP2004146818A (ja) セラミック積層基板および高周波電子部品
JP2006041241A (ja) セラミック配線基板
JP3905991B2 (ja) ガラスセラミック配線基板
KR20010056582A (ko) 안테나가 내장된 금속상 저온 동시 소성 세라믹 기판의제작방법
DE10164880B4 (de) Verdrahtungssubstrat, Verfahren zum Herstellen desselben und elektronische Vorrichtung, die dasselbe verwendet

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081209

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090512