JPH1174645A

JPH1174645A - 多層セラミック基板の製造方法

Info

Publication number: JPH1174645A
Application number: JP23484197A
Authority: JP
Inventors: Toshishige Yamamoto; 利重山本
Original assignee: Sumitomo Metal SMI Electronics Device Inc
Current assignee: Sumitomo Metal SMI Electronics Device Inc
Priority date: 1997-08-29
Filing date: 1997-08-29
Publication date: 1999-03-16

Abstract

(57)【要約】【課題】配線密度の増大が可能で、フリップチップ接
続部付近でのビア間の導通を防止でき、電源／接地用の
ベタ配線層のくり抜き径を小さくすることができ、かつ
積層ずれが起きてもビアの導通が確保できる多層セラミ
ック配線基板を、低コストで製造する。【解決手段】グリーンシート積層法による多層セラミ
ック配線基板の製造において、２層以上を貫通するビア
4A, 4Cを、その２層以上のグリーンシートの積層後に、
得られた積層体を貫通するスルーホールの形成とこのス
ルーホールへの導体ペーストの充填により形成する。ス
クリーン印刷により生ずるビア周囲のランド5A, 5Cは、
ビアの末端だけに存在し、層間 (A1とA2の間) のランド
がなくなる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は多層セラミック配線
基板の製造方法に関し、より詳しくは高速ロジックＬＳ
Ｉ等の搭載に使用される、ＰＧＡ(Pin Grid Array)、Ｂ
ＧＡ (Ball GridArray)、ＬＧＡ (Land Grid Array)、
ＭＣＭ (Multi Chip Module)などの高密度多端子セラミ
ックパッケージの基板に適した、配線密度を高くするこ
とができる多層セラミック配線基板の製造方法に関す
る。

【０００２】

【従来の技術】近年、ＩＣの高集積化が進み、高速ロジ
ックＬＳＩ等ではＩＣの外部端子数が1000以上のものも
出現している。同時に、ＩＣ製造プロセスの微細化も進
んでいるため、ＩＣの外部端子数の増大に比べてＩＣの
寸法の増大は緩やかである。そのため、ＩＣの外部端子
のピッチ (間隔) は狭まっている。

【０００３】このＩＣ動向に対応した高密度多端子パッ
ケージとして、多層セラミック配線基板にＬＳＩを搭載
したセラミックパッケージが従来より多用されている。
中でも、基板の裏面側（ＩＣチップの搭載面と反対側）
に接続用のピン、ボール、またはパッドの形状の端子を
形成したＰＧＡ、ＢＧＡ、ＬＧＡといったセラミックパ
ッケージや、２以上のＩＣチップを１枚の基板に搭載し
たＭＣＭが高密度多端子化に有利である。また、セラミ
ック基板へのＩＣチップの搭載についても、高密度多端
子化に適した、半田ボールで接続するフリップチップ接
続方式が、従来のワイヤボンディングに代わって広く採
用されるようになってきた。

【０００４】多層セラミック配線基板の製造方法には、
周知のように厚膜多層印刷法とグリーンシート積層法が
あるが、多層化しても配線パターンのずれの少ないグリ
ーンシート積層法が、多層化が進んだ現在では主流にな
っている。

【０００５】グリーンシート積層法では、バインダーを
含有する未焼成で可塑性を持つセラミックグリーンシー
トにスルーホール (ビア孔) をパンチ等の手法で形成
し、導体ペーストをスクリーン印刷してスルーホールの
充填とグリーンシート上の配線パターンの形成を行った
後、グリーンシートを重ねて熱圧着させることにより積
層し、得られた積層体を焼成することによりグリーンシ
ートと導体ペーストの焼成を同時に行う。スルーホール
に充填された導体ペーストは、焼成後に、配線層間を上
下に接続する導通路 (即ち、ビア) となる。

【０００６】

【発明が解決しようとする課題】グリーンシート積層法
は既に長年にわたって利用され、成熟した技術となって
いる。反面、技術が完成の域に達しているため、プロセ
スを変更しない限りこれ以上の微細化に対応することは
難しい。ＩＣの微細加工技術の進展により外部端子数の
増大は今後も進むと考えられるため、いずれ従来の多層
セラミック配線基板の配線密度では対応不可能になると
予想される。

【０００７】特開平４−15991 号公報にも指摘されてい
るように、多層セラミック配線基板の配線の高密度化を
阻害する要因は、ビアの周囲に形成されるランドにあ
る。このランドは、グリーンシートのスルーホールに導
体ペーストをスクリーン印刷して充填する際に、スクリ
ーン印刷に用いるマスクの穴を、マスクの位置決め精度
や印刷性等を考慮してスルーホールの直径より大きくす
るため、スルーホールの周囲に必然的にできるものであ
る。マスクの穴がスルーホールより大きくないと、マス
クの位置ずれで導体ペーストがスルーホールに完全に充
填されなくなり、断線等の故障の原因になる。

【０００８】図１(A) および(B) は、従来の多層セラミ
ック配線基板のビア周囲のランドを模式的に示す説明図
であり、図１(A) は、図の第１層と第２層の間の層間配
線層の平面図を、図１(B) はビア中心を通る縦断面図を
それぞれ示す。積層前の各グリーンシートのスルーホー
ルに導体ペーストをスクリーン印刷で充填するため、図
１(B) に示すように、どの層間にもビアの周囲にランド
が形成される。

【０００９】このランドは導体ペーストのスクリーン印
刷に伴って必然的に形成されるものではあるが、ＰＧ
Ａ、ＢＧＡ、ＬＧＡといった基板の裏面側に外部接続用
の端子を設けたセラミックパッケージでは、基板の裏面
上のビア周囲に形成されたランドは、裏面側の端子 (ピ
ン、半田ボールまたは半田パッド) との接続に不可欠で
ある。基板の内部でも、ビア末端のランドは、このビア
に接続される内層配線との接続を確実にするのに必要で
ある。また、ビアの中間部の層間においても、ビアの周
囲にランドが存在すると、グリーンシートに積層ずれが
起きた場合にも層間でビアの導通を確実に確保すること
ができる。そのため、従来は、ビア周囲のランドは全て
の層間において必要であると考えられてきた。

【００１０】しかし、このランドのために、配線密度が
制限される。図１に示した例では、ビア直径100 μｍ、
配線幅100 μｍ、ランド直径200 μｍ (半径方向ランド
幅50μｍ) で、導体間の最小クリアランスを100 μｍに
設定してある。この場合、配線間のクリアランスは200
μｍとなり、配線やビアのピッチ (中心間の距離) は30
0 μｍとなる。導体間の最小クリアランスを100 μｍに
設定すると、配線ピッチを300 μｍより小さくすること
ができない。このピッチを50μｍと小さくしても、配線
ピッチは250 μｍ以上となる。

【００１１】配線密度とは別の問題として、図１に示す
ように各層間でビアの周囲にランドが形成されると、Ｉ
Ｃチップを基板にフリップチップ接続する場合に支障と
なることがある。

【００１２】図２(A) および(B) は、ＬＳＩチップにフ
リップチップ接続された基板の表面側 (フリップチップ
接続部) の近傍を模式的に示す説明図であり、図２(A)
は基板表面側の第１層A1と第２層A2の層間の平面図を、
図２(B) はビア中心を通る縦断面図をそれぞれ示す。Ｌ
ＳＩチップ２をフリップチップ接続する場合の半田ボー
ル３のピッチ (隣接半田ボールの中心間の距離) は、外
部端子数が1000個以上になると、 200〜300 μｍと小さ
くなるのが普通である。仮に、この半田ボールのピッチ
が200 μｍであるとすると、フリップチップ接続される
表面側の第１層と第２層との層間でビア4A, 4B, 4Cの周
囲に形成されたランド5A, 5B, 5Cは、図１と同様にビア
直径100 μｍ、ランド直径200 μｍであると、図２に示
すように、隣接するランド同士が接触してしまい、ビア
同士が導通してしまうため、配線形成が不可能となる。

【００１３】また、配線は可能であっても、各層間でビ
アの周囲に形成されたランドが基板の電気的特性に悪影
響を及ぼすことも考えられる。例えば、多層配線基板に
固有の、一般に基板の裏面側近傍に設けられる、電源層
や接地層として機能するベタ配線層である。

【００１４】図３(A) および(B) は、ＢＧＡパッケージ
の基板の裏面側 (外部端子である半田ボール７との接続
側) 近傍の縦断面と、基板の下から第１層B1と第２層B2
の層間 (または第２層B2と第３層B3の層間) の平面をそ
れぞれ模式的に示す説明図である。図示例では、ビア4
A, 4Bの直径は200 μｍ、ランド5A, 5Bの直径は400 μ
ｍ、ランド6A, 6Bの直径は600 μｍであり、ビアのピッ
チは１mm (1000μｍ) である。

【００１５】裏面側の基板内部の層間には、第１層B1と
第２層B2の間に接地層８が、第２層B2と第３層B3の間に
電源層９が形成されている。接地層８と電源層９はいず
れもベタ配線層であるが、図３(B) にハッチ部で示すよ
うに、同じ層間に存在する他の導体 (この場合はランド
5A, 5B) と接触しないように、幅100 μｍのクリアラン
ス10A, 10Bがランド5A, 5Bとの間にできるように、ベタ
配線層8,9 は円形にくり抜かれている。

【００１６】各層間でビアの周囲にランドが形成されて
いるため、ベタ配線層のくり抜きの直径は600 μｍと大
きくなり、ベタ配線層8, 9の最も狭い部分の幅は400 μ
ｍと小さくなる。そのため、ベタ配線層が網状に近くな
り、その狭まった部分を流れる電流経路が制限される結
果、ベタ配線層のインダクタンスが増大し、ＩＣ誤動作
の原因となる電源ノイズの増大が起こる。

【００１７】特開平４−15991 号公報に記載の方法で
は、グリーンシートの支持フィルムの上から導体ペース
トをスクリーン印刷によりグリーンシートのスルーホー
ル (ビア孔) に充填し、充填した導体ペーストの乾燥後
に支持フィルムを剥離することにより、このフィルム上
に形成されたランドもフィルムと一緒にグリーンシート
から除去する。それにより、ランドを形成せずにスルー
ホール内に導体ペーストが充填されたグリーンシートが
得られる。このグリーンシートを積層し、焼成して得ら
れた多層セラミック配線基板は、ビアの周囲にランドを
持たないので、配線密度を高めることができる。

【００１８】しかし、この方法は、グリーンシートの支
持フィルムとして導体ペーストの乾燥温度で収縮が起き
にくい高価で特殊なフィルムを使用する必要がある。通
常用いられるポリエステルフィルムでは、熱収縮により
ビア接続の信頼性が得られない。そのため、グリーンシ
ートの製造コストが非常に高くなる。また、支持フィル
ム側から導体ペーストを充填するため、スクリーン印刷
時にグリーンシートを上下に反転させ、反転させたグリ
ーンシートを乗せる別の支持フィルムが必要になるの
で、この点でも製造コストが増大する。別の問題点とし
て、ビアの周囲にランドがないと、グリーンシートの積
層ずれが起きた時にずれを吸収できず、ビアの導通不良
が起こり易くなる。また、ビア末端や基板裏面側では、
電気的接続の信頼性を確保するのにビア周囲のランドが
必要であるので、別に導体ペーストのスクリーン印刷に
よりランドを形成する必要がある。

【００１９】本発明は、以上に説明した従来技術の問題
点が解消された多層セラミック配線基板の製造方法を提
供するものである。具体的には、配線密度を増大させる
ことができ、フリップチップ接続部付近でのビア間の導
通を防止でき、電源／接地用のベタ配線層のくり抜きを
小さくして電流経路を大きくする (従って、そのインダ
クタンスを低減させる) ことができ、かつ積層ずれが起
きてもビアの導通が確保できる多層セラミック配線基板
を、製造コストを著しく増大させずに製造する方法を提
供することが本発明の課題である。

【００２０】

【課題を解決するための手段】上述したように、ビアの
周囲にランドがあると、他の部分をいくら微細化しても
配線密度の増大には限界がある。また、このランドによ
って、特にフリップチップ接続部近傍で配線が不可能に
なったり、ベタ配線層のインダクタンスが大きくなると
いう弊害も生ずる。特開平４−15991 号公報に記載のよ
うにしてランドを取り去るとこれらの問題を解消できる
が、製造コストが著しく増大し、また積層ずれ時のビア
の導通不良という問題が新たに出てくる。

【００２１】本発明によれば、複数の層にわたって上下
に (垂直に) 貫通するビアについては、グリーンシート
を積層した後にスルーホールを形成し、導体ペーストの
充填を行うことにより、これらの問題点を全て解決する
ことができる。スルーホールの形成を積層後に行うた
め、積層ずれは起こらないので、層間のビア周囲のラン
ドは不要になり、このランドがなくなることで、配線密
度を増大させることができる。

【００２２】ここに、本発明は、グリーンシート積層法
による多層セラミック配線基板の製造において、２層以
上を貫通するビアの少なくとも一部を、その２層以上の
グリーンシートの積層後に、得られた積層体を貫通する
スルーホールの形成とこのスルーホールへの導体ペース
トの充填により形成することを特徴とする、多層セラミ
ック配線基板の製造方法である。

【００２３】

【発明の実施の形態】本発明に係る多層セラミック配線
基板の製造方法は、ビアの形成方法に特徴がある。従っ
て、セラミック基板の材料、グリーンシートの作製法、
導体ペーストの種類等の他の製造条件は特に制限されな
い。また、セラミック基板 (セラミックパッケージ) の
構造にも特に制限はない。しかし、本発明によれば配線
密度の増大が可能であるので、ＰＧＡ、ＢＧＡ、ＬＧ
Ａ、ＭＣＭといった、配線密度の高いセラミック基板の
製造に本発明を適用することが有利である。

【００２４】セラミック基板の材料としては、最も一般
的なアルミナ以外に、窒化アルミニウム、ムライト、さ
らにはガラスセラミックス等の低温焼成セラミック材料
が例示できるが、これらに限定されるものではない。

【００２５】グリーンシートは常法に従って作製すれば
よい。即ち、セラミック材料の粉末を、必要であれば焼
結助剤の粉末と一緒に、バインダー樹脂 (例、ポリビニ
ルブチラール、アクリル樹脂等) 、溶剤、および必要に
よりその他の添加剤 (例、可塑剤等) と混合してスラリ
ーを調製する。次に、このスラリーを、代表的にはドク
ターブレード法により、適当な支持フィルム (例、ポリ
エステルフィルム) 上にシート成形し、乾燥して溶媒の
大部分を除去すると、支持フィルム上にセラミック・グ
リーンシートが作製される。

【００２６】その後、グリーンシートを所定寸法に切断
し、この切断と同時または別工程にて、孔あけ加工
(例、パンチング) により必要なスルーホールをグリー
ンシートに形成する。この時、２層以上を貫通するビア
となるスルーホールについては、少なくともその一部
は、この段階でスルーホールの孔あけを行わない。

【００２７】各グリーンシートに形成したスルーホール
は、スクリーン印刷により適当な導体ペーストを充填し
ておく。また、スルーホールの充填と同時または前後し
て、グリーンシートの表面には、所定の配線パターンを
形成するように導体ペーストをスクリーン印刷する。例
えば、多層基板の裏面側に近い２以上の層では、電源層
または接地層を構成するベタ配線を形成するように導体
ペーストがスクリーン印刷される。

【００２８】使用する導体ペーストは、グリーンシート
のセラミック材料に応じて選択する。例えば、アルミナ
のように高温焼成セラミック材料の場合には、ＷやMoな
どの高融点金属を主成分とする導体ペーストが、ガラス
セラミックのように低温焼成セラミック材料の場合に
は、Cuや、Ag、Au、Ag−Pd等の貴金属を主成分とする導
体ペーストが通常は選択される。スルーホールの充填に
用いる導体ペーストとグリーンシート表面の配線パター
ンの印刷に用いる導体ペーストは、同じであっても、異
なるものでもよい。

【００２９】導体ペーストの充填は、常法に従って、支
持フィルム上のグリーンシートの上面から (即ち、支持
フィルムと接していない側の面から) 行う。スクリーン
印刷に用いるマスクの開口部の直径は、従来と同様に、
マスクの位置ずれがあってもスルーホールが完全に充填
されるように、スルーホールの直径より例えば100 μｍ
程度大きくしておくのが普通であるので、スルーホール
に導体ペーストを充填すると、グリーンシートの上面
(支持フィルムと反対側の面) のスルーホールの周囲に
ランドが形成される。

【００３０】こうして導体ペーストの充填および印刷が
終了したグリーンシートを、支持フィルムから剥離して
から、数枚〜十数枚重ねて熱圧着させることにより積層
する。この時に、本発明では、２層以上を貫通するビア
となるスルーホールの少なくとも一部が積層前に形成さ
れていないので、そのスルーホールが形成されていない
２層以上の層をまず積層し、得られた積層体をパンチン
グ等により孔あけして２層以上を貫通するスルーホール
を形成し、スクリーン印刷により導体ペーストを充填す
る。

【００３１】例えば、合計５層からなる多層セラミック
配線基板において、１層だけを貫通するビアの他に、上
から２層を貫通するビアと、５層全部を貫通するビアが
それぞれ多数ある場合、１層だけを貫通するビアを各グ
リーンシートに形成し、導体ペーストを充填した後、ま
ず上から２層分を積層して２層を貫通するビアに相当す
るスルーホールの孔あけと導体ペーストの充填を行い、
その上に残りの３層を積層し、得られた５層の積層体に
５層を貫通するビアに相当するスルーホールの孔あけと
導体ペーストの充填を行う。焼成後に上下を逆にする
と、どのビアも、その下端だけにランドが形成された、
図４(A) に示す構造のビアを持つ多層セラミック配線基
板が得られる。なお、グリーンシートに導体ペーストを
充填する際にはランドはグリーンシートの上面に形成さ
れるので、ランドを上面に向けたままグリーンシートを
積層する場合には、焼成後の基板の積層順序と逆の順序
で積層することになる。

【００３２】５層を貫通するスルーホールへの導体ペー
ストの充填が困難であれば、別法として、上の２層と、
下の残り３層を別々に積層してもよい。その場合、上の
２層の積層体については２層と５層を貫通するビアに相
当するスルーホールの孔あけと導体ペーストの充填を行
い、下の３層の積層体については５層を貫通するビアに
相当するスルーホールを孔あけと導体ペーストの充填を
行う。その後、この２つの積層体を積層し、得られた５
層の積層体を焼成すると、図４(B) に示す構造のビアを
持つ多層セラミック配線基板が得られる。

【００３３】なお、２層以上を貫通するビアの全てにつ
いて、上述した積層後のスルーホールの孔あけと導体ペ
ーストの充填を行う必要はなく、そのようなビアの一部
だけにこの方法を適用してもよい。例えば、同じ複数の
層を貫通するビアの数が多い層 (例、多層配線基板の表
面近傍と裏面近傍の数層) についてだけ、上記の方法を
適用することでもよい。実際問題として、２層以上を貫
通するビアの全てについて本発明の方法を適用すること
は不可能であることが多い。

【００３４】導体ペーストの充填が可能であれば、スル
ーホール形成前の積層数に制限はないが、一般的な厚み
100 μｍ程度のグリーンシートの場合で、スルーホール
への導体ペーストの充填が可能な積層数は最大５〜10枚
程度であろう。従って、それより多くの層を貫通するビ
アについては、上の別法に例示したように、積層体を２
つ以上に分割して、本発明の方法を適用することが好ま
しい。

【００３５】本発明の方法によれば、グリーンシートの
パンチングによる孔あけと導体ペーストの充填、ならび
にグリーンシートの積層を、２回以上に分けて行うこと
になることが多いが、積層のための熱圧着は例えば、80
〜120 ℃で10秒〜１分間程度と短時間ですみ、孔あけや
導体ペーストの充填も、もともと各グリーンシート毎に
何回も行う工程であって、ごく短時間で終了するので、
この工程数の増大は製造コストをあまり増大させない。

【００３６】本発明の方法に従って複数のグリーンシー
トを積層してから積層体にスルーホールを孔あけして導
体ペーストをスクリーン印刷により充填することで、こ
の積層体の最上層のグリーンシート上だけにスルーホー
ル周囲のランドが形成され、その下のグリーンシートの
層間ではスルーホール周囲のランドがなくなる。

【００３７】最後に、全部の層を積層した後、積層体を
一括して焼成処理し、グリーンシートと導体ペーストを
同時に焼結させると、信号層、電源層、接地層等の層間
導体層とこれらの層を接続するビアが形成された多層セ
ラミック配線基板が得られる。この多層配線基板は、上
記の積層体のスルーホールへの導体ペーストの充填時と
上下を逆にすると、上述した本発明の方法により形成さ
れた複数の層を貫通するビアは、その下端だけにランド
が形成され、それ以外の層間にはランドがない。また、
この貫通するビアは一括して孔あけしたため、ビアの位
置ずれがない。さらに、ビアの下端には必ずランドがあ
るので、裏面側 (基板下側) の外部端子との接続や層間
配線層との接続に必要なビア周囲のランドは形成されて
いる。

【００３８】焼成は常法により行えばよく、焼成条件
は、当業者が熟知しているように、セラミック材料や導
体ペーストの種類に応じて適宜設定する。不活性ガスま
たは還元性ガス等の非酸化性ガス雰囲気中で1050℃以下
といった低温焼成を行う場合には、グリーンシートや導
体ペースト中のバインダー等の有機成分を完全に分解・
消失させるため、焼成前に酸化性ガス雰囲気 (例、大
気) 中で焼成温度より低温に加熱する脱脂工程を行うこ
とが好ましい。焼成中の横方向の収縮や反りを防止する
ため、積層体を厚み方向に加圧して焼成を行うこともで
きる。

【００３９】

【実施例】本実施例は、基板表面側にＬＳＩチップがフ
リップチップ接続により搭載され、基板裏面側ではマザ
ーボードにＢＧＡ接続させるセラミックパッケージ用の
多層セラミック配線基板を本発明に係る方法により製造
する場合を例示する。

【００４０】アルミナを主成分とする厚み200 μｍのグ
リーンシート (バインダーとしてポリビニルブチラール
を含有) を、ドクターブレード法により、通常のポリエ
ステル (ポリエチレンテレフタレート) 支持フィルム上
に作製した。このグリーンシートを所定寸法に切断し、
パンチングによる孔あけ加工により、各グリーンシート
に必要なスルーホールを形成した。

【００４１】但し、この孔あけ加工時に、基板の表面
(チップ搭載面) から２層分のグリーンシートと、裏面
(ＢＧＡによるマザーボードへの接続面) から３層分の
グリーンシートについては、これらの２層または３層を
貫通するビアに対応するスルーホールを形成しなかっ
た。

【００４２】各グリーンシートに形成したスルーホール
に、上面 (支持フィルムに接していない面) からＷ系導
体ペーストをスクリーン印刷により充填すると共に、各
グリーンシートの上面に同じ導体ペーストを所定の配線
パターンに印刷した。基板の裏面側から３層に形成され
る内層配線層は、１層目と２層目の層間が接地層、２層
目と３層目の層間が電源層であって、いずれもベタ配線
層であった。

【００４３】その後、基板の表面から２層分のグリーン
シートと、裏面側から３層分のグリーンシートについて
は、それぞれ別々に熱圧着 (100 ℃×30秒間) により積
層し(積層順序は基板における順序と上下を逆にする)
、得られた２層または３層の積層体に、この積層体を
貫通する所定のスルーホールの孔あけと導体ペーストの
充填を上と同様に行った。

【００４４】なお、孔あけしたスルーホールの直径は、
基板の裏面側の３層分のグリーンシートについては200
μｍ、それ以外のグリーンシートでは100 μｍであり、
スクリーン印刷に用いたマスクの対応する孔の直径はス
ルーホールの直径の２倍とした。従って、ランドの直径
は、スルーホール直径が100 μｍの時は200 μｍ、スル
ーホール直径が200 μｍの時は400 μｍであった。

【００４５】その後、基板表面側の２層の積層体を下に
して、その上にまだ積層していない中間のグリーンシー
トを所定の順序 (基板の積層順序とは逆) で重ね、最後
に基板裏面側の３層の積層体を支持フィルムを剥離して
から重ねて、上と同様の条件で熱圧着させて、所定の積
層体を形成した。

【００４６】この積層体を水素−窒素混合ガス雰囲気中
で1550℃にて２〜５時間℃焼成して、内層に信号層、電
源層、接地層等の導体層とビアを有する多層セラミック
配線基板を得た。この基板は、上下に反転させると、上
(表面側) がフリップチップＬＳＩ搭載面、下 (裏面
側) がＢＧＡ接続面となる。

【００４７】図５(A) および(B) は、この多層セラミッ
ク配線基板を用いて上記のようにパッケージ化したセラ
ミックパッケージのフリップチップ搭載部 (即ち、基板
の表面) 近傍を模式的に示す説明図である。図５(A)
は、多層基板の表面側から第１層A1と第２層A2との層間
の平面図、図５(B) は基板の縦断面図であり、図面番号
の意味は図２と同じである。

【００４８】図２と同様に、図５に示した３個のビア4A
〜4Cの直径はいずれも100 μｍであり、ビア5A〜5Cの直
径は200 μｍである。ランド5Bは第１層と第２層の層間
に位置するため、図５(A) に実線で示しているが、ラン
ド5Aと5Cはこの層間になく、第２層と第３層との層間に
位置するため、図５(A) に破線で示している。

【００４９】第１層A1と第２層A2の２層を貫通するビア
5A, 5Cは、上に説明したように、第１層と第２層のグリ
ーンシートA1，A2を積層した後に、積層体にスルーホー
ルを孔あけし、導体ペーストを充填することにより形成
したものである。従って、これらのビアは、その下端部
(即ち、第２層と第３層の層間) だけにランド5A, 5Bが
形成され、第１層と第２層の層間ではビア5A, 5Cの周囲
にランドが存在していない。

【００５０】その結果、図２と同じ200 μｍのビア・ピ
ッチおよびランド直径であるにもかかわらず、ランド同
士の接触が起こらず、配線が可能となる (図２では、ラ
ンド同士の接触により配線が不可能) 。即ち、ビアのピ
ッチを200 μｍまで小さくすることができ、それでも導
体間には最低50μｍのクリアランスを確保できる。

【００５１】図６(A) および(B) は、上記セラミックパ
ッケージの裏面側、即ち、外部端子（ＢＧＡ）接続部の
近傍を模式的に示す説明図である。図６(A) は縦断面図
を、図６(B) は多層基板の裏面側から第１層B1と第２層
B2 (または第２層B2と第３層B3) との層間における平面
図を示す。図面番号の意味は図３と同じである。

【００５２】図３と同様に、図６に示した２個のビア4
A, 4Bの直径はいずれも200 μｍであり、ビアのピッチ
は１mmである。この３層を貫通するビア4A, 4Bは、上に
説明したように、第１層〜第３層の３枚のグリーンシー
トB1〜B3を積層した後に、積層体にスルーホールを孔あ
けし、導体ペーストを充填することにより形成したもの
である。そのため、ビアの周囲のランドは、裏面上だけ
にランド6A, 6Bが存在し、図３にはあった第１層と第２
層の間および第２層と第３の間の層間ランド(5A,5B)は
存在しない。裏面上のランド6A, 6Bは、裏面に設けられ
た半田ボール７との接続を確実にするため、図３と同
様、直径が600 μｍと大きくなっている。このランド
は、スクリーン印刷による導体ペーストの充填で形成さ
れた直径400 μｍのランドの周囲に、配線パターンのス
クリーン印刷時に直径600 μｍになるように導体ペース
トを印刷して大きくしたものである。

【００５３】層間に形成したベタ配線層 (接地層８と電
源層９) は、図３と同様に、隣接する導体 (この場合に
はビア) との間に幅100 μｍのクリアランス10A, 10Bが
できるように円形にくり抜かれている。しかし、層間で
はビアの周囲にランドがないため、くり抜き径は400 μ
ｍと小さく、ビア間のベタ配線層の幅は、最も狭い部分
でも600 μｍある。即ち、図３に示した層間のビア周囲
にランドがある従来例(ベタ配線層の最も狭い部分は幅4
00 μｍ) に比べて、この狭い部分の幅が1.5倍に広が
る。そのため、この狭い部分を流れる電流経路の制限が
少なく、電源層と接地層のインダクタンスが低減でき、
ＩＣ誤動作の原因となる電源ノイズを低減することがで
きる。

【００５４】

【発明の効果】以上に説明したように、本発明に係る多
層セラミック配線基板の製造方法においては、複数枚の
グリーンシートを積層した後にビアを一括して形成する
という作業工程の変更だけで、複数の層を貫通するビア
の層間のランドが除去され、ランドは必要なビアの末端
だけに形成される。

【００５５】その結果、例えば、フリップチップ接続に
対応した狭い配線ピッチといった、従来は不可能であっ
た高密度の配線が可能になる。また、電源層や接地層と
いったベタ配線層では、導体との接触を防止するために
必要なビア周囲のくり抜きの直径を小さくすることがで
きる。そのため、ビア間のベタ配線層が狭まった部分の
幅が広がり、この配線層のインダクタンスが低減するの
で、ＩＣ誤動作の原因となる電源ノイズが低減し、セラ
ミックパッケージの信頼性が向上する。

【００５６】その上、本発明に係る多層セラミック配線
基板の製造方法は、既に成熟しているグリーンシート積
層法の技術と製造装置をそのまま利用し、単に積層を２
以上の段階に分けて実施するように変更するだけで実施
できるので、従来法と比べて著しい製造コストの増大が
なく、経済性にも優れている。

【図面の簡単な説明】

【図１】従来のグリーンシート積層法（従来法）により
製造された多層セラミック配線基板の配線を模式的に示
す図である。

【図２】ＬＳＩがフリップチップ搭載された従来法によ
り製造された多層セラミック配線基板の表面側のフリッ
プチップ搭載部の近傍を模式的に示す図である。

【図３】従来法により製造された多層セラミック配線基
板から作製したＢＧＡパッケージの基板裏面側の外部端
子の近傍を模式的に示す図である。

【図４】本発明に係る方法により製造された多層セラミ
ック配線基板のビアとランドの構造を示す説明図であ
る。

【図５】ＬＳＩがフリップチップ搭載された、実施例に
おいて本発明に係る方法により製造された多層セラミッ
ク配線基板の表面側のフリップチップ搭載部の近傍を模
式的に示す図である。

【図６】実施例において本発明に係る方法により製造さ
れた多層セラミック配線基板から作製したＢＧＡパッケ
ージの基板裏面側の外部端子の近傍を模式的に示す図で
ある。

【符号の説明】

２：ＬＳＩチップ３, ７：半田ボール４Ａ〜４Ｃ：ビア５Ａ〜５Ｃ：ランド６Ａ, ６Ｂ：ランド８、９：ベタ配線層 10Ａ, 10Ｂ：クリアランス

Claims

【特許請求の範囲】

【請求項１】グリーンシート積層法による多層セラミ
ック配線基板の製造において、２層以上を貫通するビア
の少なくとも一部を、その２層以上のグリーンシートの
積層後に、得られた積層体を貫通するスルーホールの形
成とこのスルーホールへの導体ペーストの充填により形
成することを特徴とする、多層セラミック配線基板の製
造方法。