JP2008513998A - 多層基板アッセンブリにおいて容量結合を低減するための同心スペーサー - Google Patents
多層基板アッセンブリにおいて容量結合を低減するための同心スペーサー Download PDFInfo
- Publication number
- JP2008513998A JP2008513998A JP2007532322A JP2007532322A JP2008513998A JP 2008513998 A JP2008513998 A JP 2008513998A JP 2007532322 A JP2007532322 A JP 2007532322A JP 2007532322 A JP2007532322 A JP 2007532322A JP 2008513998 A JP2008513998 A JP 2008513998A
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- circuit board
- spacer
- substrate
- board structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 60
- 125000006850 spacer group Chemical group 0.000 title claims abstract description 55
- 230000008878 coupling Effects 0.000 title description 5
- 238000010168 coupling process Methods 0.000 title description 5
- 238000005859 coupling reaction Methods 0.000 title description 5
- 238000000429 assembly Methods 0.000 title description 2
- 230000000712 assembly Effects 0.000 title description 2
- 239000004020 conductor Substances 0.000 claims abstract description 91
- 238000000034 method Methods 0.000 claims description 16
- 239000003989 dielectric material Substances 0.000 claims description 14
- 229910000679 solder Inorganic materials 0.000 claims description 13
- 238000004519 manufacturing process Methods 0.000 claims description 5
- 230000003071 parasitic effect Effects 0.000 claims description 5
- 239000004065 semiconductor Substances 0.000 claims description 5
- 239000000463 material Substances 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 34
- 239000011162 core material Substances 0.000 description 6
- 238000007665 sagging Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000011889 copper foil Substances 0.000 description 1
- 239000012792 core layer Substances 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 230000001902 propagating effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
- H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
- H05K1/113—Via provided in pad; Pad over filled via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
- H05K1/0219—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
- H05K1/0251—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance related to vias or transitions between vias and transmission lines
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/07—Electric details
- H05K2201/0776—Resistance and impedance
- H05K2201/0792—Means against parasitic impedance; Means against eddy currents
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09718—Clearance holes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09809—Coaxial layout
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49126—Assembling bases
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
Abstract
【選択図】 図3
Description
ここに記載している多層基板アッセンブリは、アンチパッドの直径が望ましくないほど小さいことにより信号経路に作用する容量結合を最小にするための高性能解決法を提供する。これは、アンチパッド内にスペーサーを採用し、拡大直径を、全体平面度に対する弛みによる逸れを最小にして実現できるようにすることによって達成される。
Claims (30)
- 回路板構造において、
互いに反対側に配置されている平面を有する平坦な基板と、
前記平面の少なくとも一方の上に形成されている導体であって、前記導体層は導体面を画定している、導体と、
前記基板と前記導体を貫通して形成されている過大直径アンチパッドであって、前記導体面と実質的に同一平面に配置されているスペーサーを備えて形成されている、アンチパッドと、を備えている回路板構造。 - 前記スペーサーは、前記導体から電気的に絶縁されている、請求項1に記載の回路板構造。
- 前記スペーサーは、前記導体と同じ材料を備えている、請求項1に記載の回路板構造。
- 前記スペーサーは、誘電材を備えている、請求項1に記載の回路板構造。
- アンチパッド内に形成されており、前記基板と前記導体に対して横断方向に向けられている導電性ビアを更に備えている、請求項1に記載の回路板構造。
- 前記スペーサーは、前記ビアと前記導体の間に同軸方向に挟まれている、請求項5に記載の回路板構造。
- 前記スペーサーは、前記ビア及び前記導体から電気的に絶縁されている、請求項6に記載の回路板構造。
- 前記スペーサーは、リングを備えている、請求項1に記載の回路板構造。
- 前記スペーサーは、複数の同心で間隔を空けて配置されているリングを備えている、請求項1に記載の回路板構造。
- 前記基板には、更に導電性パッドが形成されており、前記導電性ボールパッドは信号経路に連結されており、前記信号経路は、前記基板を通って経路指定されている、請求項1に記載の回路板構造。
- 前記導電性パッドは、はんだボールパッドを備えている、請求項10に記載の回路板構造。
- 複数の信号経路を経路指定するための、複数の層を備えている多層回路板アッセンブリにおいて、各層は、
互いに反対側に配置されている平面を有する平坦な基板と、
前記平面の少なくとも一方の上に形成されている導体であって、前記導体層は導体面を画定している、導体と、
前記基板と前記導体を貫通して形成されている過大直径アンチパッドであって、前記基板と前記導体に対して横断方向に向けられている導電性ビアを更に含んでいる、アンチパッドと、
前記アンチパッド内に形成されており、前記導体面と実質的に同一平面に配置されているスペーサーと、を備えている多層回路板アッセンブリ。 - 前記スペーサーは、前記導体から電気的に絶縁されている、請求項12に記載の多層回路板アッセンブリ。
- 前記スペーサーは、前記導体と同じ材料を備えている、請求項12に記載の多層回路板アッセンブリ。
- 前記スペーサーは、誘電材を備えている、請求項12に記載の多層回路板アッセンブリ。
- 前記スペーサーは、前記ビアと前記導体の間に同軸方向に挟まれている、請求項12に記載の多層回路板アッセンブリ。
- 前記スペーサーは、前記ビアと前記導体から電気的に絶縁されている、請求項12に記載の多層回路板アッセンブリ。
- 前記スペーサーは、リングを備えている、請求項12に記載の多層回路板アッセンブリ。
- 前記スペーサーは、複数の同心で間隔を空けて配置されているリングを備えている、請求項12に記載の多層回路板アッセンブリ。
- 少なくとも1つの半導体デバイスを収容するための、多層回路板アッセンブリとインターフェースするようになっている接触インターフェースを有しているボール・グリッド・アレーパッケージにおいて、前記接触インターフェースは、インターフェース層に亘って配置されている一列のはんだボールパッドを備えており、前記パッケージは、前記接触インターフェースに連結されている回路板構造を更に備えており、前記回路板構造は、
互いに反対側に配置されている平面を有する平坦な基板と、
前記平面の少なくとも一方の上に形成されている導体であって、前記導体層は導体面を画定している、導体と、
前記基板と前記導体を貫通して形成されている過大直径アンチパッドと、
前記アンチパッド内に形成されており、前記導体と実質的に同一平面に形成されているスペーサーと、を備えている、ボール・グリッド・アレーパッケージ。 - 前記スペーサーは、前記導体から電気的に絶縁されている、請求項20に記載のボール・グリッド・アレーパッケージ。
- 前記スペーサーは、前記導体と同じ材料を備えている、請求項20に記載のボール・グリッド・アレーパッケージ。
- 前記スペーサーは、誘電材を備えている、請求項20に記載のボール・グリッド・アレーパッケージ。
- 前記スペーサーは、リングを備えている、請求項20に記載のボール・グリッド・アレーパッケージ。
- 前記スペーサーは、複数の同心で間隔を空けて配置されているリングを備えている、請求項20に記載のボール・グリッド・アレーパッケージ。
- 電子アッセンブリにおいて、
複数の信号経路を経路指定するための、複数の層を備えている多層回路板アッセンブリであって、各層は、
互いに反対側に配置されている平面を有する平坦な基板と、
前記平面の少なくとも一方の上に形成されている導体であって、前記導体層は導体面を画定している、導体と、
前記基板と前記導体を貫通して形成されている過大直径アンチパッドであって、前記基板と前記導体に対して横断方向に向けられている導電性ビアを更に含んでいる、アンチパッドと、
前記アンチパッド内に形成されており、前記導体面と実質的に同一平面に配置されているスペーサーと、を備えている多層回路板アッセンブリと、
少なくとも1つの半導体デバイスを収容するための、前記多層回路板アッセンブリに連結されている接触インターフェースを有している、ボール・グリッド・アレーパッケージであって、前記接触インターフェースは、インターフェース層に亘って配置されている一列のはんだボールパッドを備えており、前記パッケージは、前記接触インターフェースに連結されている回路板構造を更に備えており、前記回路板構造は、
互いに反対側に配置されている平面を有する平坦な基板と、
前記平面の少なくとも一方の上に形成されている導体であって、前記導体層は導体面を画定している、導体と、
前記基板と前記導体を貫通して形成されている過大直径アンチパッドと、
前記アンチパッド内に形成されており、前記導体と実質的に同一平面に形成されているスペーサーと、を備えている、ボール・グリッド・アレーパッケージと、を備えている電子アッセンブリ。 - 回路板構造内の寄生容量を最小にする方法において、前記回路板構造は、平坦な基板と、前記基板上に形成されている平らな導体とを有しており、前記方法は、
信号経路を、前記基板と導体の中に形成されており前記導体と実質的に同一平面に形成されているスペーサーを備えているアンチパッドに近接して提供する段階と、
信号を、前記信号経路に沿って経路指定する段階と、から成る方法。 - 前記アンチパッドは、信号ビアで形成されており、前記信号は、前記信号ビアに沿って経路指定される、請求項27に記載の方法。
- 前記アンチパッドは、はんだボールパッドに近接して形成され、前記信号は、前記はんだボールパッドを通して経路指定される、請求項27に記載の方法。
- 回路板構造を製造する方法において、
互いに反対側に配置されている平面を有する平坦な基板を形成する段階と、
前記基板に前記平面に対して横断方向に貫通して開口部を形成する段階と、
前記開口部を誘電材で充填して外径を有するアンチパッドを形成する段階と、
前記基板上に導体を堆積させて導体面を形成する段階と、
前記アンチパッドを露出させるために前記導体の一部分を除去する段階であって、前記除去する段階は、電気的に絶縁されたスペーサーを、前記アンチパッドの外径内に前記導体面と同一平面に形成する段階を更に含んでいる、除去する段階と、から成る方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/817,785 US7388158B2 (en) | 2004-09-17 | 2004-09-17 | Concentric spacer for reducing capacitive coupling in multilayer substrate assemblies |
US10/817,785 | 2004-09-17 | ||
PCT/US2005/026688 WO2006036282A1 (en) | 2004-09-17 | 2005-07-27 | Circuit board assembly with reduced capacitive coupling |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2008513998A true JP2008513998A (ja) | 2008-05-01 |
JP2008513998A5 JP2008513998A5 (ja) | 2012-12-20 |
JP5172341B2 JP5172341B2 (ja) | 2013-03-27 |
Family
ID=35482356
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007532322A Active JP5172341B2 (ja) | 2004-09-17 | 2005-07-27 | 基板アッセンブリ、多層回路板アッセンブリ、ボール・グリッド・アレーパッケージ、電子アッセンブリ、基板アッセンブリ内の寄生容量を最小にする方法および基板アッセンブリを製造する方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US7388158B2 (ja) |
EP (1) | EP1795057A1 (ja) |
JP (1) | JP5172341B2 (ja) |
KR (1) | KR101136423B1 (ja) |
CN (2) | CN102638931B (ja) |
WO (1) | WO2006036282A1 (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8059423B2 (en) * | 2007-02-06 | 2011-11-15 | Sanmina-Sci Corporation | Enhanced localized distributive capacitance for circuit boards |
US20110139484A1 (en) * | 2009-12-15 | 2011-06-16 | Advanced Bionics, Llc | Hermetic Electrical Feedthrough |
US8487195B2 (en) * | 2010-03-04 | 2013-07-16 | Broadcom Corporation | Via structure for multi-gigahertz signaling |
US10572416B1 (en) * | 2016-03-28 | 2020-02-25 | Aquantia Corporation | Efficient signaling scheme for high-speed ultra short reach interfaces |
KR102362243B1 (ko) * | 2017-10-18 | 2022-02-11 | 삼성전자주식회사 | Rf 패키지 모듈 및 rf 패키지 모듈을 포함하는 전자 장치 |
CN108650777B (zh) * | 2018-05-16 | 2020-10-16 | 新华三技术有限公司 | 印制电路板及通信设备 |
US11855056B1 (en) | 2019-03-15 | 2023-12-26 | Eliyan Corporation | Low cost solution for 2.5D and 3D packaging using USR chiplets |
US11855043B1 (en) | 2021-05-06 | 2023-12-26 | Eliyan Corporation | Complex system-in-package architectures leveraging high-bandwidth long-reach die-to-die connectivity over package substrates |
US11842986B1 (en) | 2021-11-25 | 2023-12-12 | Eliyan Corporation | Multi-chip module (MCM) with interface adapter circuitry |
US11841815B1 (en) | 2021-12-31 | 2023-12-12 | Eliyan Corporation | Chiplet gearbox for low-cost multi-chip module applications |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10224038A (ja) * | 1997-02-07 | 1998-08-21 | Ngk Spark Plug Co Ltd | フリップチップ実装用配線基板 |
JPH1174645A (ja) * | 1997-08-29 | 1999-03-16 | Sumitomo Kinzoku Electro Device:Kk | 多層セラミック基板の製造方法 |
JP2002094205A (ja) * | 2000-09-07 | 2002-03-29 | Internatl Business Mach Corp <Ibm> | スルーホール構造および該スルーホール構造を含むプリント基板 |
JP2003309378A (ja) * | 2002-04-18 | 2003-10-31 | Mitsubishi Electric Corp | 信号伝送用多層配線板 |
US6753679B1 (en) * | 2002-12-23 | 2004-06-22 | Nortel Networks Limited | Test point monitor using embedded passive resistance |
WO2004107830A1 (ja) * | 2003-06-02 | 2004-12-09 | Nec Corporation | プリント回路基板用コンパクトビア伝送路およびその設計方法 |
JP2005039272A (ja) * | 2003-07-17 | 2005-02-10 | Hewlett-Packard Development Co Lp | 印刷回路基板および印刷回路基板の形成方法 |
JP2005517303A (ja) * | 2001-10-10 | 2005-06-09 | モレックス インコーポレーテッド | 高速差動信号エッジカードコネクタの回路基板レイアウト |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0377393A (ja) * | 1989-08-21 | 1991-04-02 | Ok Print:Kk | 配線基板装置 |
CN2155126Y (zh) * | 1993-03-13 | 1994-02-02 | 张鹏志 | 一种新型印制电路板 |
NL9400261A (nl) * | 1994-02-22 | 1995-10-02 | Hollandse Signaalapparaten Bv | Werkwijze voor het vervaardigen van een multilayer microwave board alsmede op deze wijze verkregen boards. |
JPH10107391A (ja) * | 1996-09-30 | 1998-04-24 | O K Print:Kk | 配線基板および配線基板用基材 |
US6137062A (en) * | 1998-05-11 | 2000-10-24 | Motorola, Inc. | Ball grid array with recessed solder balls |
US6456502B1 (en) * | 1998-09-21 | 2002-09-24 | Compaq Computer Corporation | Integrated circuit device/circuit board connection apparatus |
JP4204150B2 (ja) * | 1998-10-16 | 2009-01-07 | パナソニック株式会社 | 多層回路基板 |
JP2001308547A (ja) * | 2000-04-27 | 2001-11-02 | Sharp Corp | 高周波多層回路基板 |
US6834426B1 (en) * | 2000-07-25 | 2004-12-28 | International Business Machines Corporation | Method of fabricating a laminate circuit structure |
JP2002353588A (ja) * | 2001-05-29 | 2002-12-06 | Mitsubishi Electric Corp | 配線基板及び配線基板の製造方法 |
US6828513B2 (en) * | 2002-04-30 | 2004-12-07 | Texas Instruments Incorporated | Electrical connector pad assembly for printed circuit board |
US7271349B2 (en) * | 2002-09-04 | 2007-09-18 | Intel Corporation | Via shielding for power/ground layers on printed circuit board |
US7348498B2 (en) * | 2003-07-17 | 2008-03-25 | Hewlett-Packard Development Company, L.P. | Partially voided anti-pads |
-
2004
- 2004-09-17 US US10/817,785 patent/US7388158B2/en active Active
-
2005
- 2005-07-27 JP JP2007532322A patent/JP5172341B2/ja active Active
- 2005-07-27 CN CN201210074096.7A patent/CN102638931B/zh active Active
- 2005-07-27 EP EP05777457A patent/EP1795057A1/en not_active Withdrawn
- 2005-07-27 WO PCT/US2005/026688 patent/WO2006036282A1/en active Application Filing
- 2005-07-27 CN CNA2005800315532A patent/CN101044801A/zh active Pending
- 2005-07-27 KR KR1020077007805A patent/KR101136423B1/ko active IP Right Grant
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10224038A (ja) * | 1997-02-07 | 1998-08-21 | Ngk Spark Plug Co Ltd | フリップチップ実装用配線基板 |
JPH1174645A (ja) * | 1997-08-29 | 1999-03-16 | Sumitomo Kinzoku Electro Device:Kk | 多層セラミック基板の製造方法 |
JP2002094205A (ja) * | 2000-09-07 | 2002-03-29 | Internatl Business Mach Corp <Ibm> | スルーホール構造および該スルーホール構造を含むプリント基板 |
JP2005517303A (ja) * | 2001-10-10 | 2005-06-09 | モレックス インコーポレーテッド | 高速差動信号エッジカードコネクタの回路基板レイアウト |
JP2003309378A (ja) * | 2002-04-18 | 2003-10-31 | Mitsubishi Electric Corp | 信号伝送用多層配線板 |
US6753679B1 (en) * | 2002-12-23 | 2004-06-22 | Nortel Networks Limited | Test point monitor using embedded passive resistance |
WO2004107830A1 (ja) * | 2003-06-02 | 2004-12-09 | Nec Corporation | プリント回路基板用コンパクトビア伝送路およびその設計方法 |
JP2005039272A (ja) * | 2003-07-17 | 2005-02-10 | Hewlett-Packard Development Co Lp | 印刷回路基板および印刷回路基板の形成方法 |
Also Published As
Publication number | Publication date |
---|---|
US7388158B2 (en) | 2008-06-17 |
KR101136423B1 (ko) | 2012-04-19 |
CN102638931B (zh) | 2014-09-24 |
WO2006036282A1 (en) | 2006-04-06 |
KR20070114692A (ko) | 2007-12-04 |
US20060060376A1 (en) | 2006-03-23 |
JP5172341B2 (ja) | 2013-03-27 |
EP1795057A1 (en) | 2007-06-13 |
CN102638931A (zh) | 2012-08-15 |
CN101044801A (zh) | 2007-09-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5172341B2 (ja) | 基板アッセンブリ、多層回路板アッセンブリ、ボール・グリッド・アレーパッケージ、電子アッセンブリ、基板アッセンブリ内の寄生容量を最小にする方法および基板アッセンブリを製造する方法 | |
US7889509B2 (en) | Ceramic capacitor | |
US7382629B2 (en) | Circuit substrate and method of manufacturing plated through slot thereon | |
US6573600B2 (en) | Multilayer wiring substrate having differential signal wires and a general signal wire in different planes | |
US7754538B2 (en) | Packaging substrate structure with electronic components embedded therein and method for manufacturing the same | |
JP2005515611A (ja) | インターポーザを有する高性能低コスト超小型回路パッケージ | |
US20060081396A1 (en) | Circuit substrate and method of manufacturing plated through slot thereon | |
US20090085192A1 (en) | Packaging substrate structure having semiconductor chip embedded therein and fabricating method thereof | |
US20040021210A1 (en) | Semiconductor packaging apparatus | |
JP2004235629A (ja) | 高速性能を有する印刷回路基板とその製造方法 | |
KR20030064887A (ko) | 다중 계층 어레이 커패시터 및 그 제작 방법 | |
TW201711534A (zh) | 柔性線路板及其製作方法 | |
KR20150048105A (ko) | 배선 기판 및 배선 기판의 제조 방법 | |
US8436463B2 (en) | Packaging substrate structure with electronic component embedded therein and method for manufacture of the same | |
US8022513B2 (en) | Packaging substrate structure with electronic components embedded in a cavity of a metal block and method for fabricating the same | |
US20070194434A1 (en) | Differential signal transmission structure, wiring board, and chip package | |
JPH11150371A (ja) | 多層回路基板 | |
US10134693B2 (en) | Printed wiring board | |
JP5051836B2 (ja) | 半導体装置およびその設計方法 | |
EP1444733A2 (en) | Electronic device carrier adapted for transmitting high frequency signals | |
WO2009119849A1 (ja) | 複合配線基板 | |
JP2010519769A (ja) | 高速メモリパッケージ | |
JP2004031531A (ja) | 高密度配線板及びその製造方法 | |
WO2022121555A1 (zh) | 电路板、电路板制作方法及电子设备 | |
JP7005111B2 (ja) | 電子部品実装品 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080204 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100205 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100430 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100512 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100607 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100614 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100705 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100712 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100805 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100827 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20101126 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20101203 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110727 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20110913 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111027 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120604 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20120831 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20120907 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20121003 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20121011 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121029 |
|
A524 | Written submission of copy of amendment under article 19 pct |
Free format text: JAPANESE INTERMEDIATE CODE: A524 Effective date: 20121029 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121127 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121226 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5172341 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100805 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |