JP2005039272A - 印刷回路基板および印刷回路基板の形成方法 - Google Patents

Abstract

【課題】浮遊容量を最小限に抑え、基板の平面性を最大限に高め、高速直列通信を可能にする改良された反パッド設計を取り入れた印刷回路基板の提供。
【解決手段】印刷回路基板（１１０）は、第１の導電面（２０）と、前記第１の導電面とほぼ平行な第２の導電面（２０’）と、前記第１、第２の導電面を横断するバイア信号胴体（１０）と、前記第１の導電面と前記バイア信号胴体の間に配置された第１の空隙化領域（２１０）を備える第１の反パッド（４００）と、前記第２の導電面と前記バイア信号胴体の間に配置された第２の空隙化領域（２１０’）を備える第２の反パッド（４００’）とを備える。第１、第２の空隙化領域は完全には重なり合わないようにされる。
【選択図】図６

Description

本発明は該して印刷回路基板（ＰＣＢ）に関し、特にバイアの浮遊容量が小さくかつＰＣＢの平面性を高く保つ改良された反パッド構成に関する。

高帯域データ転送において、印刷回路基板（ＰＣＢ）に実装された高速直列通信が、ますます普及してきた。ＰＣＢは、一般に、電力面、接地面、及び、信号面を含む複数の層すなわち平面から構成されている。ＰＣＢの上部層からＰＣＢの下方層に信号を伝送するためのトレースの経路指定、または、ＰＣＢ内におけるある層から別の層へのトレースの経路指定には、バイアが用いられる。バイアは、ＰＣＢのある層からのトレースをＰＣＢの別の層のトレースに接続する導体である。バイアが電力面または接地面に通っている場合、電力面または接地面のバイアまわりの導電材料は、バイアと電力面または接地面との短絡を阻止するために除去される。除去される領域によって、反パッドと呼ばれる空隙（ボイド：void）が生じることになる。

バイア信号胴体と、バイア信号胴体に近い電力面または接地面の導電材料との間に、浮遊容量または寄生容量が生じる。この浮遊容量は、反パッドのサイズ及び表面積に反比例する。換言すれば、反パッドのサイズ及び表面積が拡大するにつれて、浮遊容量が低減し、反パッドのサイズ及び表面積が縮小するにつれて、浮遊容量が増大する。約２ＧＨｚ未満の信号のような低速信号の場合、一般に、浮遊容量が信号の完全性にかなりの影響を及ぼすことはない。しかし、信号速度が増して、約２ＧＨｚを超えると、浮遊容量が信号の完全性に及ぼす影響は次第に重大なものになる。従って、ＰＣＢのバイアを介して高速信号を伝送する場合には、浮遊容量を低減させることが望ましい。

浮遊容量を低減するために、さまざまなアプローチが提案されてきた。アプローチの１つは、反パッドのサイズを拡大することである。しかし、このアプローチは、結果として、ＰＣＢ内の層または面の非平面性の問題を生じる可能性がある。非平面性は、一般に、ＰＣＢの製造中に、誘電体材料が反パッドの空隙化領域に定着すると、生じる。定着した誘電体材料によって、バイアまわりの基板表面にくぼみが生じ、このために、基板表面の平面性が低下することになる。浮遊容量を低減するために、反パッドのサイズを拡大すると、誘電体材料が定着する空隙化反パッド領域の拡大によって、ＰＣＢの非平面性も強まることになる。

前記反パッドのサイズが拡大すると、ＰＣＢに集積回路が取り付けられる場所のような、多くのバイアが近接して配置された領域において、電力面または接地面の狭さくが生じる可能性もある。サイズの拡大した反パッドを形成するため、電力面または接地面から除去される導電材料が多くなりすぎると、電力面または接地面の狭さくを生じる可能性がある。電力面または接地面が狭さくされると、一般に、隣接信号層のバイア間に延びる信号トレースは、反パッドが形成された電力層または接地層に、良好な電力または接地基準を求めることができなくなる。

他のアプローチには、バイアの使われない部分を除去するか、または、製作しないことによって、浮遊容量を低減させるものもある。浮遊容量は、バイアが貫通しなければならない電力面または接地面の数を減らすことによって低減することが可能である。こうしたアプローチでは、ＰＣＢを完全には貫通しないバイアである、ブラインド・バイアまたは埋め込みバイアが用いられる。このアプローチの欠点は、ブラインド・バイアまたは埋め込みバイアによって、製作コストが増す可能性があり、ピン・イン・ホール・ハンダ付け技法のような、既知のハンダ付け技法に対応することができないという点にある。もう１つのアプローチでは、ドリルを利用して、バイアの使われない部分を座ぐって除去する。このアプローチの欠点は、製作コストの増大である。

もう１つのアプローチでは、浮遊容量に対処する全く異なる手段をとる。実際のところ、このアプローチでは、浮遊容量を最小限に抑えようとするのではなく、容量を設定値まで増大させる。容量設定値は、バイアの周波数応答特性を最適化しようとして、または、バイアを介して伝送される信号用のフィルタの一部として利用される。このアプローチの欠点は、バイアを介して伝送される信号に基づいて、さまざまなバイア及び反パッド設計が必要になるという点である。

ＰＣＢ上の高速信号は、一般に、ＰＣＢに取り付けられた特定用途集積回路（ＡＳＩＣ）のような集積回路内において生じる。集積回路は、さまざまなハンダ付け技法、及び、集積回路をＰＣＢから取り外し、再度取り付けることができるようにするソケットの利用を含む、多様なやり方でＰＣＢに取り付けられる。ＰＣＢに集積回路を取り付け、集積回路とＰＣＢとの間における信号の完全性を高く保つには、ＰＣＢの平面性を厳しい許容差で維持しなければならない。ＰＣＢの非平面性によって、この厳しい許容差に合わせられなくなり、従って、信号の完全性が損なわれることになる。

上述の理由から、及び、本明細書に提示される他の理由から、本発明の目的は、容量を最小限に抑え、基板の平面性を最大限に高め、信号トレースの経路指定問題を最小限に抑えることによって、環境または用途に関係なく、高速直列通信を可能にする、バイアに関連し改良された反パッド設計を取り入れたＰＣＢを提供することにある。

本発明の態様の１つによれば、印刷回路基板が得られる。印刷回路基板には、第１の導電面と、第１の導電面に対してほぼ平行な第２の導電面が含まれている。印刷回路基板には、第１及び第２の導電面を横断するバイア信号胴体と、第１の導電面とバイア信号胴体の間に配置された第１の反パッドが含まれている。第１の反パッドは、第１の空隙化領域を備えている。印刷回路基板には、第２の導電面とバイア信号胴体の間に配置された第２の反パッドが含まれている。第２の反パッドは、第２の空隙化領域を備えている。第１の空隙化領域と第２の空隙化領域は、完全には重なり合わない。

以下の詳細な説明では、その一部をなし、例証のため、本発明を実施することが可能な特定の実施態様が示された、添付の図面を参照する。これに関して、「上部」、「底部」、「前部」、「後部」、「先行」、「後続」等のような、方向性の用語は、解説される図の配向に関連して用いられる。本発明の実施態様のコンポーネントは、いくつかの異なる配向をなすように配置することができるので、方向性の用語は、例証のために用いられており、決して制限を加えるものではない。もちろん、本発明の範囲を逸脱することなく、他の実施態様を利用することもできるし、構造上または論理上の変更を加えることも可能である。従って、以下の詳細な説明は、制限の意味にとるべきではなく、本発明の範囲を規定するのは、付属の請求項である。

印刷回路基板（ＰＣＢ）のバイアは、ＰＣＢ内の１つの層からＰＣＢ内の別の層へと信号の経路指定を行う。反パッドは、バイアと導電面との間に空隙を形成して、バイアとバイアが通る可能性のある導電面との短絡を阻止するために用いられる。

図１は、バイア信号胴体１０、導電面２０、反パッド３０、及び、浮遊容量の表示４０を含む印刷回路基板（ＰＣＢ）の縦断面図の典型的な実施態様を例示した略図である。実施態様の１つでは、導電面２０は、電力面であり、もう１つの実施態様では、導電面２０は接地面である。実施態様の１つでは、導電面２０は、銅または銅合金から製作される。他の実施態様には、導電面２０が、任意の適切な導電材料または導電材料を含む任意の適切な合金から製作されるものもある。

図１に例示のように、バイア信号胴体１０は、導電面２０に対して垂直に、それを貫通する。しかし、バイア信号胴体１０は、導電面２０に対して任意の適切な角度をなす配向を施すことが可能である。バイア信号胴体１０と導電面２０との間の空隙は、反パッド３０である。

反パッド３０は、任意の適切なプロセスを利用してバイア信号胴体１０まわりの導電面２０から導電材料を除去することによって形成される。実施態様の１つでは、導電材料は、既知のエッチング・プロセスを利用して除去される。浮遊容量４０は、バイア信号胴体１０と導電面２０の間の浮遊容量を表わしている。浮遊容量は、約２ＧＨｚを超える信号のような、高速信号の伝送において望ましくない。すなわち、浮遊容量は、ＰＣＢ内を伝送されて、ＰＣＢを通り抜ける高速信号の完全性を低下させる。浮遊容量４０は、反パッド３０のサイズ及び表面積に反比例する。反パッド３０のサイズ及び表面積が拡大すると、浮遊容量４０は低減する。逆に、反パッド３０のサイズ及び表面積が縮小すると、浮遊容量４０は増大する。

図２は、バイア１０、反パッド３０、及び、導電面２０の断面の典型的な実施態様を例示した略図である。反パッド３０は、導電面２０のバイア１０まわりに空隙を形成する。実施態様の１つでは、バイア１０及び反パッド３０は、ほぼ円形状をなしている。他の実施態様には、バイア１０及び反パッド３０を、正方形、矩形、または、長方形といった他の形状にすることが可能なものもある。反パッド３０のサイズを拡大すると、結果として、ＰＣＢ内における層または面の非平面性問題を生じる可能性がある。例えば、誘電体材料が、導電面２０の空隙に定着し、ＰＣＢの非平面性を生じることになる可能性がある。空隙のサイズが拡大すると、ＰＣＢの非平面性も強まることになる。逆に、空隙のサイズが縮小すると、ＰＣＢの非平面性が弱まることになる。

図３は、ＰＣＢ１１０の表面に取り付けられた集積回路１００の典型的な実施態様を例示した略図である。図３には、さらに、反パッドに関連した平面性問題が例示されている。製造中に、誘電体材料が、図２に示す反パッド３０の電力面または接地面の空隙化領域に定着すると、バイア１０のまわりにくぼみ１２０が形成される。くぼみ１２０のために、ＰＣＢ１１０は非線形になる。反パッド３０のサイズが拡大するにつれて、非平面性が強まることになる。反パッド３０を形成する空隙のサイズが拡大すると、その結果、誘電体材料が定着する、より空隙化の進んだ領域が残されることになるので、非平面性が強まることになる。非平面性は、ＰＣＢ１１０に対する集積回路１００の適正な取り付けを妨げることになる。ＰＣＢ１１０に対する集積回路１００の取り付けが不適正であれば、集積回路１００とＰＣＢ１１０との間における信号の完全性が低下する。

図４は、非空隙化領域２００と空隙化領域２１０を備えた部分空隙化反パッド２２０の典型的な実施態様を例示した略図である。導電面２０は、銅、銅合金、または、任意の適切な導電材料または導電材料を含む合金から製作することが可能である。実施態様の１つでは、部分空隙化反パッド２２０は、導電面２０のバイア１０まわりから導電材料を部分的に除去することによって形成される。もう１つの実施態様では、部分空隙化反パッド２２０は、まず、導電面２０のバイア１０まわりから導電材料を完全に除去し、次に、バイア１０まわりに導電材料を付着させて、非空隙化領域２００を設けることによって形成される。実施態様の１つでは、非空隙化領域２００の導電材料は、導電面２０の導電材料に電気的に接続される。もう１つの実施態様では、非空隙化領域２００の導電材料は、導電面２０の導電材料に電気的に接続されない。

実施態様の１つでは、反パッド２２０の非空隙化領域２００によって形成されるパターンは、クロスハッチング・パターンである。他の実施態様には、反パッド２２０の非空隙化領域２００によって形成されるパターンが、円形、スクリーン、同心円、放射状スポーク、または、任意のパターンといった、別の適切なパターンもある。パターンは、対称パターンとすることもできるし、あるいは、非対称パターンとすることも可能である。部分空隙化反パッド２２０は、誘電体材料が反パッド・空隙２１０に定着するのを阻止することによって、ＰＣＢの平面性を保つ支持構造をもたらす。パターン化された部分空隙化反パッド２２０によって、図３に示すくぼみ１２０を小さくするか、最小限に抑えるか、または、除去することが可能になる。

反パッドに関連した浮遊容量は、反パッド内において除去される導電材料の表面積に反比例する。導電面２０のバイア１０近くから除去される導電材料の量が増すにつれて、浮遊容量４０は低減する。部分空隙化反パッドによって、図２の完全空隙化反パッドよりも多くの導電材料を導電面から除去することが可能になる。反パッドのサイズを拡大し、ＰＣＢを支持する導電材料パターンを残すことによって、部分空隙化反パッドからさらに多くの導電材料を除去することが可能になる。こうして、浮遊容量４０は低減するが、基板の平面性は保たれる。従って、従来の基板の平面性を低下させる欠点を伴うことなく、反パッドのサイズを拡大することが可能になる。

図５は、導電面２０のバイア１０まわりに反パッド３００を含むもう１つの典型的な実施態様を例示した略図である。この実施態様の場合、部分空隙化反パッド３００のパターンは、スクリーン・パターンである。部分空隙化反パッド３００は、非空隙化領域２００と、空隙化領域２１０を備えている。スクリーン・パターンの結果として、導電面２０から導電材料のかなりの除去が生じて浮遊容量４０が低減され、一方、材料２００から適度な支持がもたらされ、誘電体材料の定着が抑制され、基板の平面性が保たれる。

特定のＰＣＢ反パッドに関する導電材料の所望のパターンは、制限するわけではないが、コスト、製造テクノロジ、浮遊容量許容差、及び、ＰＣＢ非平面性許容差を含むさまざまな要素のバランスをとることによって決定することができる。これらの要素間において一連の設計上のトレード・オフが行われる。例えば、反パッドからより多くの導電材料を除去して、浮遊容量を低減させることにより、支持のために残される導電材料が少なくなる場合には、基板の平面性が問題になる可能性が高くなる。これらの要素のトレード・オフに基づいて、特定の反パッドのパターンには、つながっているか、つながっていないかはともかくとして、同心円、放射状スポーク、星形、クロスハッチ、スクリーン、または、任意のまたはランダムなパターンといった、任意の適切なパターンまたはパターンの組み合わせを含むことが可能である。

図６は、ほぼ平に重なる導電面２０及び２０’上において、ずれた、すなわち、回転した部分空隙化パターン形成反パッドである部分空隙化反パッド４００及び４００’の典型的な実施態様を例示した略図である。バイア１０は、導電面２０及び２０’の両方を横断している。部分空隙化反パッド４００及び４００’は、非空隙化領域２００及び２００’と、空隙化領域２１０及び２１０’を備えている。実施態様の１つでは、部分空隙化反パッド４００及び４００’は、互いにほぼ垂直である。他の実施態様には、部分空隙化反パッド４００及び４００’が、互いに任意の適切な配向をなすことが可能なものもある。反パッド４００及び４００’の非空隙化領域２００及び２００’によって形成されるパターンは、任意の適切なパターンとすることが可能である。パターンは、対称パターンとすることもできるし、あるいは、非対称パターンとすることも可能である。部分空隙化反パッド４００及び４００’は、反パッド４００及び４００’の形成時に残された空隙２１０及び２１０’に誘電体材料が定着するのを阻止することによって、ＰＣＢの平面性を保つ。これは、誘電体材料を支持するため、一部の導電材料２００及び２００’を残すことによって実施される。

導電面２０から導電面２０’へのパターン形成された部分空隙化反パッド４００及び４００’の配向を修正することによって、基板の平面性を保つための追加支持体が得られる。反パッド４００及び４００’は、導電面２０の空隙２１０が、少なくも部分的に導電面２０’の導電材料２００’によって支持されるような配向が施される。換言すれば、空隙領域２１０及び２１０’は、互いに完全には重なり合わない。従って、除去される導電材料の量が増すことによって、反パッド４００及び４００’の表面積のサイズを拡大することが可能になる。層化構造の支持増強及び反パッド４００及び４００’の空隙化表面積の拡大によって、浮遊容量が低減し、同時に、基板の平面性が保たれる。

図７は、ほぼ平行な導電面２０及び２０’上において、オフセットした、すなわち、回転した部分空隙化パターン形成反パッドである部分空隙化反パッド５００及び５００’のもう１つの典型的な実施態様を例示した略図である。導電面２０’は、例示のため、図の導電面２０を越えて延びている。バイア１０は、導電面２０及び２０’の両方を横断している。この実施態様の場合、バイア１０に関連した部分空隙化反パッド５００及び５００’のために、星形パターンが用いられている。反パッド５００及び５００’は、ＰＣＢの場合と同様、図示のように積層されている。導電面２０において、実線で示す星形のパターン形成が施された反パッド５００は、第１の配向をなしている。導電面２０に対してほぼ平行で、その下方に積層された導電面２０’において、点線で示す星形のパターン形成が施された反パッド５００’は、第２の配向をなしている。実施態様の１つでは、反パッド５００及び５００’の星形パターンの先端が互いに等距離になるように、第２の配向が第１の配向から回転させられる。他の実施態様には、反パッド５００及び５００’の星形パターンに、互いに任意の関係をなす配向を施すことが可能なものもある。従って、図６に関連して上述のように、ほぼ平行に積層された反パッド５００及び５００’の導電材料のパターンをずらすことによって、浮遊容量を低減し、同時に、基板の平面性を保つことが可能になる。

他の実施態様には、異なるＰＣＢ基板上に置いて、異なる適切な空隙化パターンを利用することが可能なものもある。例証となる実施態様例の１つにおいて、第１の導電面には、先端が１０の星形パターンをなす第１の部分空隙化反パッドが設けられており、一方、第２の導電面上における同じバイア信号胴体の第２の部分空隙化反パッドは、同心円パターンをなす部分空隙化反パッドである。異なるＰＣＢ層上において、他の多くの異なる適正な空隙化パターンを利用することが可能である。

図８は、反パッド６００のもう１つの典型的な実施態様を例示した略図である。図１〜図７に関連して既に例示し、解説したような円形の形状ではなく、反パッド６００は、ある方向が、ほぼ垂直な別の方向よりも長くなっている。例示の実施態様の場合、反パッド６００は楕円形である。他の実施態様には、反パッド６００の形状を、例えば、矩形のような、反パッド６００のある方向が別の方向よりも長い、任意のものにすることが可能なものもある。

反パッド６００は、導電面２０のバイア信号胴体１０まわりから導電材料を除去することによって形成される。バイア信号胴体１０は、反パッド６００及び導電面２０を貫通している。

細長い反パッド６００の場合、図２のより小面積の円形反パッドに比べて、浮遊容量４０が低減する。浮遊容量４０が低減するのは、バイア信号胴体１０と導電面２０との間隔が細長い方向において増し、反パッド６００の全表面積が拡大するためである。

図９は、図８の反パッド６００を利用した集積回路７００のバイア・ピン・フィールドの典型的な実施態様を例示した略図である．バイア・ピン・フィールドは、ＰＣＢ上の集積回路を取り付ける場所に設けることが可能である。信号トレース７１０は、分りやすくするため、図９において、反パッド６００と同じ高さに例示されているが、一般に、反パッド６００が形成される導電面２０に対して平行な信号層上にある。

細長い反パッド６００は、反パッド６００間における信号トレース７１０の経路指定を可能にし、なおかつ、浮遊容量４０の低減も可能にする。

ＰＣＢ上の信号トレース７１０を通る信号の完全性を保つため、信号トレース７１０は、導電面２０の非空隙化領域のすぐ上か、または、すぐ下の信号層に配置することが可能である。信号トレース７１０が、反パッド６００の空隙化領域の上または下といった、導電面２０の空隙化領域の上または下に経路指定されると、回路の動作中に、信号トレース７１０にノイズが入り込む可能性がある。互いに接近して配置されるいくつかの反パッド６００があまりに大きく形成されすぎると、反パッド６００間の導電面２０が狭くなり、そのために、隣接信号層の反パッド６００間における信号トレース７１０の経路指定が妨げられる可能性がある。細長い反パッド６００は、反パッド６００間の少なくとも一方向における信号トレース７１０の経路指定を容易にし、なおかつ、反パッド６００のサイズの拡大も可能にする。反パッド６００は、ＰＣＢの異なる適合領域において、異なる適合方向に向けて配置することが可能である。

図１０は、重複する導電面２０から導電面２０’へのバイア１０に関連した図８の反パッド６００の配向を交互に切り換える典型的な実施態様を例示した略図である。実施態様の１つでは、反パッド６００及び６００’は、互いにほぼ垂直な配向が施される。他の実施態様には、反パッド６００及び６００’が、互いに他の適切な配向をなすものもある。交互配向によれば、反パッド６００のサイズを拡大することによって浮遊容量４０が低減し、導電面２０と導電面２０’との間でアライメントのとれた空隙化領域のサイズを縮小することによって基板の平面性が保たれる。換言すれば、反パッド６００及び６００’の空隙化領域は、互いに完全には重なり合わない。基板の平面性は、反パッド６００及び６００’の空隙化領域に定着する誘電体材料の量を減らすことによって維持される。

部分空隙化反パッドまたは細長い反パッドの配向を交互に切り換えるか、または、ずらすと、バイアを介して伝送される、約２ＧＨｚ以上の信号ような高速信号に関して、信号の完全性を保つことが可能になる。さらに、ＰＣＢの層間の反パッドにおける導電材料の交互パターンによって追加される支持構造によって、基板の平面性が保たれる。従って、浮遊容量または基板の非平面性による、集積回路とＰＣＢとの間における信号の完全性の低下を伴うことなく、高速信号を発生する集積回路をＰＣＢに取り付けることが可能になる。

本明細書では、特定の実施態様について例示し、解説してきたが、通常の当該技術者であれば明らかなように、本発明の範囲を逸脱することなく、図示及び解説した特定の実施態様の代わりに、さまざまな代替及び／または同等実施例を用いることが可能である。本出願は、本明細書において論考した特定の実施態様に関するいかなる改変または変更をも包含することを意図したものである。従って、本発明は、請求項及びその同等物による制限だけしか受けないものとする。

バイアの典型的な実施態様及びバイアに関連した浮遊容量を例示した略図である。 バイアの断面及び関連する反パッドの典型的な実施態様を例示した略図である。 先行技術のＰＣＢに関連した非平面性問題のある典型的な実施態様を例示した略図である。 バイアの断面及び関連する部分空隙化反パッドの典型的な実施態様を例示した略図である。 バイアの断面及び関連する部分空隙化反パッドの典型的なもう１つの実施態様を例示した略図である。 バイアの断面及び平行な導電面上においてあるパターンをなす部分空隙化反パッドの典型的な実施態様を例示した略図である。 バイアの断面及び平行な導電面上において交互パターンをなす部分空隙化反パッドのもう１つの典型的な実施態様を例示した略図である。 バイアの断面及び非円形状をなす反パッドの典型的な実施態様を例示した略図である。 集積回路のバイア・ピン・フィールドの典型的な実施態様を例示した略図である。 バイアの断面及び平行な導電面上における交互反パッドの配向を例示した略図である。

符号の説明

１０ バイア信号胴体
２０ 第１の導電面
２０’ 第２の導電面
１１０ 印刷回路基板
２００ 第１のパターン
２００’第２のパターン
２１０ 第１の空隙化領域
２１０’第２の空隙化領域
４００ 第１の反パッド
４００’第２の反パッド
５００ 第１の反パッド
５００’ 第２の反パッド
６００ 第１の反パッド
６００’ 第２の反パッド

Claims (10)

1. 第１の導電面と、
   前記第１の導電面とほぼ平行な第２の導電面と、
   前記第１、第２の導電面を横断するバイア信号胴体と、
   前記第１の導電面と前記バイア信号胴体の間に配置された第１の空隙化領域を備える第１の反パッドと、
   前記第２の導電面と前記バイア信号胴体の間に配置された第２の空隙化領域を備える第２の反パッドとを備え、
   前記第１の空隙化領域と前記第２の空隙化領域が完全には重なり合わないことを特徴とする、
   印刷回路基板。
2. 前記第１の導電面が、電力面と接地面の一方を有し、前記第２の導電面が、電力面と接地面の一方を有することを特徴とする、請求項１に記載の印刷回路基板。
3. 前記第１、第２の反パッドが、第２の方向より第１の方向においてより長いことを特徴とする、請求項１に記載の印刷回路基板。
4. 前記第１、第２の反パッドが部分空隙化反パッドであることを特徴とする、請求項１に記載の印刷回路基板。
5. 第１の導電面と、
   前記第１の導電面とほぼ平行な第２の導電面と、
   前記第１、第２の導電面を横断するバイア信号胴体と、
   前記第１の導電面と前記バイア信号胴体の間に配置された、第１のパターン及び第１の配向をなす第１の部分空隙化反パッドと、
   前記第２の導電面と前記バイア信号胴体の間に配置された、第２のパターン及び第２の配向をなす第２の部分空隙化反パッドとを備え、
   前記第１の配向が前記第２の配向からずれていることを特徴とする、
   印刷回路基板。
6. 前記第１のパターンが、対称パターンと非対称パターンの一方を含むことを特徴とする、請求項５に記載の印刷回路基板・
7. 第１の導電面と、
   前記第１の導電面とほぼ平行な第２の導電面と、
   前記第１及び第２の導電面を横断する第１のバイア信号胴体と、
   前記第１の導電面と前記第１のバイア信号胴体の間に配置された、第１の長さ及び第１の幅を備え、第１の配向をなす第１反パッドと、
   前記第２の導電面と前記第１のバイア信号胴体の間に配置された、第２の長さ及び第２の幅を備え、第２の配向をなす第２の反パッドとを備え、
   前記第１の配向が前記第２の配向からずれていることを特徴とする、
   印刷回路基板。
8. 前記第１の長さと前記第１の幅が異なり、前記第２の長さと前記第２の幅が異なることを特徴とする、請求項７に記載の印刷回路基板。
9. 前記第１、第２の反パッドが、前記印刷回路基板の平面性を保つように構成されていることを特徴とする、請求項７に記載の印刷回路基板。
10. 印刷回路基板を形成するための方法であって、
    第１の導電面を設けるステップと、
    前記第１の導電面とほぼ平行な第２の導電面を設けるステップと、
    前記第１、第２の導電面を横断するバイア信号胴体を形成するステップと、
    前記第１の導電面と前記バイア信号胴体の間に配置された第１の反パッドを形成して、前記第１の反パッドが第１の配向をなし、第１の空隙を備えるようにするステップと、
    前記第２の導電面と前記バイア信号胴体の間に配置された第２の反パッドを形成して、前記第２の反パッドが第２の配向をなし、第２の空隙を備えるようにするステップとを有し、
    前記第１の配向が前記第２の配向からずれていることと、
    前記第１の空隙と前記第２の空隙が完全には重なり合わないことを特徴とする、
    印刷回路基板の形成方法。

Images