JP3867455B2 - フレキシブル配線基板 - Google Patents

フレキシブル配線基板 Download PDF

Info

Publication number
JP3867455B2
JP3867455B2 JP31292699A JP31292699A JP3867455B2 JP 3867455 B2 JP3867455 B2 JP 3867455B2 JP 31292699 A JP31292699 A JP 31292699A JP 31292699 A JP31292699 A JP 31292699A JP 3867455 B2 JP3867455 B2 JP 3867455B2
Authority
JP
Japan
Prior art keywords
conductive
hole
diameter
conductive pattern
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP31292699A
Other languages
English (en)
Other versions
JP2001135903A (ja
Inventor
幸俊 佐古
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP31292699A priority Critical patent/JP3867455B2/ja
Publication of JP2001135903A publication Critical patent/JP2001135903A/ja
Application granted granted Critical
Publication of JP3867455B2 publication Critical patent/JP3867455B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、フレキシブルな薄い絶縁フィルム上に導電パターンが設けられた基板に半導体チップが複数搭載されるCOF(Chip On Flexible)モジュールに適用され、特に上記導電パターンがフィルムの両面に設けられ、高密度実装可能なフレキシブル配線基板に関する。
【0002】
【従来の技術】
フレキシブル配線基板は、リジッド配線基板と違って柔らかく変形可能な利点がある。これにより、ICの高密度実装、モジュールのコンパクト化に有利である。フレキシブル配線基板は、特に、各種携帯機器の小型化には必要不可欠である。
【0003】
フレキシブル基板は、両面に導電パターンが印刷されるものが多く、スルーホールによる接続構成は一般的である。すなわち、スルーホールランドにドリル等で貫通孔を形成し、スルーホールメッキ(銅メッキ)等を施す。これにより、基板両面の所定の導電パターンどうしが接続される。
【0004】
【発明が解決しようとする課題】
しかしながら、従来のフレキシブル基板においては、スルーホールメッキを行う際に、スルーホールランドだけをレジスト除去してメッキを施す工程(ボタンメッキ)があり、工程数が多い上に高価である。また、このようなレジスト塗布工程を行わないでメッキ工程を経ると、基板上の導電パターン幅が太くなり、ファイン・ピッチのパターンが形成し難い。
【0005】
本発明は上記事情を考慮してなされたもので、その課題は、ファイン・ピッチの導電パターンに対応でき、工程数が少なく、安価で信頼性のあるスルーホール間の接続を実現するフレキシブル配線基板を提供することである。
【0006】
【課題を解決するための手段】
本発明のフレキシブル配線基板は、主表面に第1のピッチ以下で第1の導電パターンが形成され、裏面に前記第1のピッチより大きいピッチで第2の導電パターンが形成されたフレキシブルな基材と、前記第1、第2の導電パターンそれぞれの一部領域に囲まれるように共有された前記基材の貫通孔において前記基材の主表面側から印刷された第1の導電性材料と裏面側から印刷された第2の導電性材料が互いに接触し合ったビア接続構造とを具備し、前記第1の導電性材料に比べて前記第2の導電性材料の方が粘性の低い材料で形成されていることを特徴とする。
【0007】
上記本発明のフレキシブル配線基板によれば、薄いフレキシブルな基材を利用して、ビア接続構造を両面の印刷だけで達成する。主表面と裏面とではピッチの異なる導電パターンであり、これに対処可能なように、かつ確実なビア接続構造を実現するために導電性材料の粘性を変更した構成を有する。
【0008】
また、本発明のフレキシブル配線基板は、主表面に第1のピッチ以下で第1の導電パターンが形成され、裏面に前記第1のピッチより大きいピッチで第2の導電パターンが形成されたフレキシブルな基材と、前記第1、第2の導電パターンそれぞれの一部領域に囲まれるように共有された前記基材の貫通孔において前記基材の主表面側から印刷された第1の導電性材料と裏面側から印刷された第2の導電性材料が互いに接触し合ったビア接続構造とを具備し、前記第1の導電性材料は第1の径を有して前記第1の導電パターンの一部領域周辺に延在し、前記第2の導電性材料は前記第1の径より大きい第2の径を有して前記第2の導電パターンの一部領域周辺に延在することを特徴とする。
【0009】
上記本発明のフレキシブル配線基板によれば、薄いフレキシブルな基材を利用して、ビア接続構造を両面の印刷だけで達成する。主表面と裏面とではピッチの異なる導電パターンであり、これに対処可能なように、かつ確実なビア接続構造を実現するために導電性材料の径を変更した構成を有する。
【0012】
【発明の実施の形態】
図1(a),(b)は、本発明の第1実施形態に係るフレキシブル配線基板の要部構成を示し、(a)は平面図、(b)は(a)の1B−1B線に沿う断面図である。
【0013】
ポリイミド等からなる例えば25μm程度の薄いフレキシブル基材11の主表面上に導電パターン12が形成されている。この導電パターン12は、複数のICチップを実装するためピッチP1以下の銅箔のエッチングパターンを有する。さらに、基材11の裏面上に導電パターン13が形成されている。この導電パターン13は、チップ間接続などの用途に必要であり上記ピッチP1より大きいピッチの銅箔エッチングパターンを有する。
【0014】
導電パターン12,13の厚さは、上記のフォトリソグラフィ技術を用いての銅箔エッチングパターンであれば、だいたい10μm程度になる。その他、導電性ペースト等の印刷技術で導電パターンを形成する場合、その厚さは30μm程度になる。
【0015】
フレキシブル基材11にドリル、パンチ等を利用して貫通孔、いわゆるスルーホール14が形成されている。スルーホール14は、上記導電パターン12,13それぞれの一部領域(主に端部のランド領域)に囲まれるように形成され、基材表裏で共有される。スルーホール14は、例えば0.2〜0.3mmの径を有する。
【0016】
上記スルーホール14において、フレキシブル基材11の主表面側からスクリーン印刷された粘性の高い導電性材料15と、裏面側からスクリーン印刷された粘性の低い導電性材料が16とが互いに接触し合っている。これにより、ビア接続構造VIA1が構成されている。
【0017】
導電性材料15は、φA1の径を有して導電パターン12の一部領域周辺に延在している。導電性材料16は、φB1の径を有して導電パターン13の一部領域周辺に延在している。ここでは、φA1とφB1は略等しく形成されている。粘性の関係でφA1<φB1になることがあるが、導電パターン13上より外側に出ることはない。
【0018】
導電性材料15や16は、Cuを主成分とする部材、あるいはAgを主成分とする部材が考えられる。これらの部材に混合する有機系の溶剤が少なければ粘性の高い導電性材料15ができ、多ければ粘性の低い導電性材料16ができる。
【0019】
粘性の高い導電性材料15は、パターン間隔が狭いファイン・ピッチの主表面の導電パターン12への形成にも対処可能で高信頼性をもたらす。また、粘性の低い導電性材料16は、パターンピッチに十分余裕のある裏面の導電パターン13への形成に対し信頼性が損なわれることはない。
【0020】
すなわち、導電性材料16は粘性の低いことで、上記導電性材料15より印刷のにじみが多少大きくても、パターンピッチに十分余裕のある裏面の導電パターン13上でショートする危険性は少ないといえる。むしろ、導電性材料16は、粘性を低くすることで、スルーホール14に確実に入り込んで導電性材料15と結合し、高信頼性のビア接続構造VIA1の形成に寄与する。
【0021】
また、フレキシブル基材11のスルーホール14の径φC1に比べてこのスルーホール14を囲む導電パターン12,13それぞれのランド領域における内縁の径φD1が大きい。これにより、導電性材料15及び16は、印刷時におけるスルーホール14内への充填、密着性を良好にする。
【0022】
上記構成によれば、ビア接続構造VIA1は、両面のスクリーン印刷で容易にファイン・ピッチの導電パターンにまで対応できる。すなわち、レジストを形成し、除去するような工程を経ずに、安価で高信頼性のスルーホール14間の接続が達成できる。
【0023】
図2(a),(b)は、本発明の第2実施形態に係るフレキシブル配線基板の要部構成を示し、(a)は平面図、(b)は(a)の2B−2B線に沿う断面図である。図1と同様の箇所には同一の符号を付す。
【0024】
この第2の実施形態において、上記第1の実施形態と異なるのは、フレキシブル基材11のスルーホール14の径φC2とこのスルーホール14を囲む導電パターン12,13それぞれのランド領域における内縁の径φD2が実質的に一致していることである。すなわち、スルーホール14は、上記導電パターン12,13それぞれの一部領域(主に端部のランド領域)に対しドリル、パンチ等を利用して導電パターンと一緒に開口されたものである。
【0025】
上記構成は、フレキシブル基材11主表面上の導電パターン12のピッチが第1の実施形態よりさらに厳しくなった場合の形態である。スルーホール14をできる限り大きく開けなければならず、スルーホール14の周辺にフレキシブル基材11の主表面のみで与えられる低い段差を作る余裕がない。しかし、フレキシブル基材11及び導電パターン12、13の厚みを小さくすれば、ビア接続構造VIA2は実現可能である。すなわち、フレキシブル基材11の表裏から粘性の高い導電性材料15、粘性の低い導電性材料16をそれぞれスクリーン印刷することにより、信頼性を保ちつつビア接続構造VIA2を実現する。
【0026】
上記構成によれば、ビア接続構造VIA2は、両面のスクリーン印刷で容易にファイン・ピッチの導電パターンにまで対応できる。すなわち、レジストを形成し、除去するような工程を経ずに、安価で高信頼性のスルーホール14間の接続が達成できる。
【0027】
図3(a),(b)は、本発明の第3実施形態に係るフレキシブル配線基板の要部構成を示し、(a)は平面図、(b)は(a)の3B−3B線に沿う断面図である。
【0028】
ポリイミド等からなる例えば25μm程度の薄いフレキシブル基材31の主表面上に導電パターン32が形成されている。この導電パターン32は、複数のICチップを実装するためピッチP3以下の銅箔のエッチングパターンを有する。さらに、基材31の裏面上に導電パターン33が形成されている。この導電パターン33は、チップ間接続などの用途に必要であり上記ピッチP3より大きいピッチの銅箔エッチングパターンを有する。
【0029】
導電パターン32,33の厚さは、上記のフォトリソグラフィ技術を用いての銅箔エッチングパターンであれば、だいたい10μm程度になる。その他、導電性ペースト等の印刷技術で導電パターンを形成する場合、その厚さは30μm程度になる。
【0030】
フレキシブル基材31にドリル、パンチ等を利用して貫通孔、いわゆるスルーホール34が形成されている。スルーホール34は、上記導電パターン32,33それぞれの一部領域(主に端部のランド領域)に囲まれるように形成され、基材表裏で共有される。スルーホール34は、例えば0.2〜0.3mmの径を有する。
【0031】
上記スルーホール34において、フレキシブル基材31の主表面側からスクリーン印刷された導電性材料35と、裏面側からスクリーン印刷された導電性材料が36とが互いに接触し合っている。これにより、ビア接続構造VIA3が構成されている。
【0032】
導電性材料35は、φA3の径を有して導電パターン32の一部領域周辺に延在している。導電性材料36は、φA3より大きいφB3の径を有して導電パターン33の一部領域周辺に延在している。導電性材料35や36は、Cuを主成分とする部材、あるいはAgを主成分とする部材が考えられ、これらの部材に有機系の溶剤を混合して印刷に適用させる。
【0033】
導電性材料35は、パターン間隔が狭いファイン・ピッチの主表面の導電パターン32への形成に対処可能なようにφA3の径を有している。導電性材料36は、パターンピッチに十分余裕のある裏面の導電パターン33への形成であるためφA3より大きいφB3で形成しても信頼性が損なわれることはない。
【0034】
すなわち、導電性材料36はφB3の径を有することで印刷のにじみが多少大きくなっても、パターンピッチに十分余裕のある裏面の導電パターン33上であるからショートの危険性は少ないといえる。むしろ、導電性材料36は、φB3の径を有することで、より大きな合わせ余裕が与えられ、スルーホール34に確実に入り込んで導電性材料35と結合し、高信頼性のビア接続構造VIA3の形成に寄与する。
【0035】
また、フレキシブル基材31のスルーホール34の径φC3に比べてこのスルーホール34を囲む導電パターン32,33それぞれのランド領域における内縁の径φD3が大きい。これにより、導電性材料35及び36は、印刷時におけるスルーホール34内への充填、密着性を良好にする。
【0036】
上記構成によれば、ビア接続構造VIA3は、両面のスクリーン印刷で容易にファイン・ピッチの導電パターンにまで対応できる。すなわち、レジストを形成し、除去するような工程を経ずに、安価で高信頼性のスルーホール34間の接続が達成できる。なお、この第3実施形態に関し、もちろん前記第1実施形態と同様に、導電性材料35を粘性のより高いものとし、印刷にじみが許容できる範囲で導電性材料36を粘性のより低いものとしてよい。
【0037】
図4(a),(b)は、本発明の第4実施形態に係るフレキシブル配線基板の要部構成を示し、(a)は平面図、(b)は(a)の4B−4B線に沿う断面図である。図3と同様の箇所には同一の符号を付す。
【0038】
この第4の実施形態において、上記第3の実施形態と異なるのは、フレキシブル基材31のスルーホール34の径φC4とこのスルーホール34を囲む導電パターン32,33それぞれのランド領域における内縁の径φD4が実質的に一致していることである。すなわち、スルーホール34は、上記導電パターン32,33それぞれの一部領域(主に端部のランド領域)に対しドリル、パンチ等を利用して導電パターンと一緒に開口されたものである。
【0039】
上記構成は、フレキシブル基材31主表面上の導電パターン32のピッチが第1の実施形態よりさらに厳しくなった場合の形態である。スルーホール34をできる限り大きく開けなければならず、スルーホール34の周辺にフレキシブル基材31の主表面のみで与えられる低い段差を作る余裕がない。しかし、フレキシブル基材31及び導電パターン32、33の厚みを小さくすれば、ビア接続構造VIA4は実現可能である。すなわち、フレキシブル基材31の表裏からの径を有する導電性材料35、φA4より大きな径φB4を有する導電性材料36をそれぞれスクリーン印刷することにより、信頼性が保ちつつビア接続構造VIA4を実現する。
【0040】
上記構成によれば、ビア接続構造VIA4は、両面のスクリーン印刷で容易にファイン・ピッチの導電パターンにまで対応できる。すなわち、レジストを形成し、除去するような工程を経ずに、安価で高信頼性のスルーホール34間の接続が達成できる。
【0041】
図5(a),(b)は、本発明の第5実施形態に係るフレキシブル配線基板の要部構成を示し、(a)は平面図、(b)は(a)の5B−5B線に沿う断面図である。
【0042】
ポリイミド等からなる例えば25μm程度の薄いフレキシブル基材51の主表面上に導電パターン52が形成されている。この導電パターン52は、複数のICチップを実装するためピッチP5以下の銅箔のエッチングパターンを有する。さらに、基材51の裏面上に導電パターン53が形成されている。この導電パターン53は、チップ間接続などの用途に必要であり上記ピッチP5より大きいピッチのパターンを有する。
【0043】
導電パターン52の厚さは、上記のフォトリソグラフィ技術を用いての銅箔エッチングパターンであれば、だいたい10μm程度になる。その他、導電性ペースト等の印刷技術で導電パターンを形成する場合、その厚さは30μm程度になる。
【0044】
フレキシブル基材51にドリル、パンチ等を利用して貫通孔、いわゆるスルーホール54が形成されている。スルーホール54は、上記導電パターン52,53それぞれの一部領域(主に端部のランド領域)に囲まれるように形成され、基材表裏で共有される。スルーホール54は、例えば0.2〜0.3mmの径を有する。
【0045】
上記スルーホール54において、フレキシブル基材51の主表面側からスクリーン印刷された導電性材料55と、裏面の導電パターン53を兼ねた導電性材料が56とが互いに接触し合っている。これにより、ビア接続構造VIA5が構成されている。
【0046】
導電性材料55は、所定径を有して導電パターン12の一部領域周辺に延在している。導電性材料56は、さらに導電パターン53を形成するそのものでもある。すなわち、ビア接続構造VIA5は、導電パターン53の印刷による形成時に同時に形成されるものである。
【0047】
導電性材料55や56は、Cuを主成分とする部材、あるいはAgを主成分とする部材が考えられる。これらの部材に有機系の溶剤が混合され、所定の粘性を有する導電性材料ができる。ここでは、導電性材料55や56は、同じ材料が用いられている。
【0048】
上記構成によれば、導電性材料55は、所定径を有し、パターン間隔が狭いファイン・ピッチの主表面の導電パターン52への形成にも対処可能で高信頼性をもたらす。また、導電性材料56は、パターンピッチに十分余裕のある裏面の導電パターン53の形成とビア接続構造VIA5を完成させる。
【0049】
また、フレキシブル基材51のスルーホール54の径φC5に比べてこのスルーホール54を囲む導電パターン52のランド領域における内縁の径φD5が大きい。これにより、導電性材料55は、印刷時におけるスルーホール54内への充填、密着性を良好にする。
【0050】
上記構成によれば、ビア接続構造VIA5は、フレキシブル基板51両面の印刷で容易にファイン・ピッチの導電パターンにまで対応できる。しかも、導電性材料56は、パターンピッチに十分余裕のある裏面の導電パターン53の形成とビア接続構造VIA5を同時に完成させる。これにより、少ない工程数、かつ安価で高信頼性のスルーホール54間の接続が達成できる。
【0051】
図6(a),(b)は、本発明の第6実施形態に係るフレキシブル配線基板の要部構成を示し、(a)は平面図、(b)は(a)の6B−6B線に沿う断面図である。図5と同様の箇所には同一の符号を付す。
【0052】
この第6の実施形態において、上記第5の実施形態と異なるのは、フレキシブル基材51のスルーホール54の径φC6とこのスルーホール54を囲む導電パターン52のランド領域における内縁の径φD6が実質的に一致していることである。すなわち、スルーホール54は、上記導電パターン52の一部領域(主に端部のランド領域)に対しドリル、パンチ等を利用して導電パターンと一緒に開口されたものである。
【0053】
上記構成は、フレキシブル基材51主表面上の導電パターン52のピッチが第5の実施形態よりさらに厳しくなった場合の形態である。スルーホール54をできる限り大きく開けなければならず、スルーホール54の周辺にフレキシブル基材51の主表面のみで与えられる低い段差を作る余裕がない。しかし、フレキシブル基材51及び導電パターン52の厚みを小さくすれば、ビア接続構造VIA6は実現可能である。すなわち、フレキシブル基材51の表裏から導電性材料55、56をそれぞれスクリーン印刷することにより、信頼性を保ちつつ導電パターン53及びビア接続構造VIA6を実現する。
【0054】
上記各実施形態によれば、ビア接続構造は、両面のスクリーン印刷で容易にファイン・ピッチの導電パターンにまで対応できる。すなわち、レジストを形成し、除去するような工程を経ずに、安価で高信頼性のスルーホール間の接続が達成できる。
【0055】
【発明の効果】
以上説明したように本発明のフレキシブル配線基板によれば、極薄のフレキシブルな基材を利用して、ビア接続構造を両面の印刷だけで達成する。主表面と裏面とではピッチの異なる導電パターンであり、これに対処可能で確実なビア接続構造を実現する。すなわち、導電性材料の粘性を工夫したり、径を変更したり、更なる工程短縮のためにピッチの厳しくない裏面側の導電パターンの形成時に一緒にビア接続構造を実現する。これにより、ファイン・ピッチの導電パターンに対応でき、工程数が少なく、安価で信頼性のあるスルーホール間の接続を実現するフレキシブル配線基板を提供することができる。
【図面の簡単な説明】
【図1】(a),(b)は、本発明の第1実施形態に係るフレキシブル配線基板の要部構成を示し、(a)は平面図、(b)は(a)の1B−1B線に沿う断面図である。
【図2】(a),(b)は、本発明の第2実施形態に係るフレキシブル配線基板の要部構成を示し、(a)は平面図、(b)は(a)の2B−2B線に沿う断面図である。
【図3】(a),(b)は、本発明の第3実施形態に係るフレキシブル配線基板の要部構成を示し、(a)は平面図、(b)は(a)の3B−3B線に沿う断面図である。
【図4】(a),(b)は、本発明の第4実施形態に係るフレキシブル配線基板の要部構成を示し、(a)は平面図、(b)は(a)の4B−4B線に沿う断面図である。
【図5】(a),(b)は、本発明の第5実施形態に係るフレキシブル配線基板の要部構成を示し、(a)は平面図、(b)は(a)の5B−5B線に沿う断面図である。
【図6】(a),(b)は、本発明の第6実施形態に係るフレキシブル配線基板の要部構成を示し、(a)は平面図、(b)は(a)の6B−6B線に沿う断面図である。
【符号の説明】
11,31,51…フレキシブル基材
12,13,32,33,52,53…導電パターン
14,34,54…スルーホール
15…粘性の高い導電性材料
16…粘性の低い導電性材料
35,36,55,56…導電性材料
VIA1,VIA2,VIA3,VIA4,VIA5,VIA6…ビア接続構造

Claims (4)

  1. 主表面に第1のピッチ以下で第1の導電パターンが形成され、裏面に前記第1のピッチより大きいピッチで第2の導電パターンが形成されたフレキシブルな基材と、
    前記第1、第2の導電パターンそれぞれの一部領域に囲まれるように共有された前記基材の貫通孔において前記基材の主表面側から印刷された第1の導電性材料と裏面側から印刷された第2の導電性材料が互いに接触し合ったビア接続構造とを具備し、
    前記第1の導電性材料に比べて前記第2の導電性材料の方が粘性の低い材料で形成されていることを特徴とするフレキシブル配線基板。
  2. 前記第1の導電性材料は第1の径を有して前記第1の導電パターンの一部領域周辺に延在し、前記第2の導電性材料は前記第1の径より大きい第2の径を有して前記第2の導電パターンの一部領域周辺に延在することを特徴とする請求項1記載のフレキシブル配線基板。
  3. 前記基材の貫通孔の径に比べてこの貫通孔を囲む前記第1、第2の導電パターンそれぞれの一部領域における内縁の径が大きいことを特徴とする請求項1または2記載のフレキシブル配線基板。
  4. 前記基材の貫通孔の径とこの貫通孔を囲む前記第1、第2の導電パターンそれぞれの一部領域における内縁の径とは実質的に一致していることを特徴とする請求項1または2記載のフレキシブル配線基板。
JP31292699A 1999-11-02 1999-11-02 フレキシブル配線基板 Expired - Fee Related JP3867455B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP31292699A JP3867455B2 (ja) 1999-11-02 1999-11-02 フレキシブル配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31292699A JP3867455B2 (ja) 1999-11-02 1999-11-02 フレキシブル配線基板

Publications (2)

Publication Number Publication Date
JP2001135903A JP2001135903A (ja) 2001-05-18
JP3867455B2 true JP3867455B2 (ja) 2007-01-10

Family

ID=18035145

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31292699A Expired - Fee Related JP3867455B2 (ja) 1999-11-02 1999-11-02 フレキシブル配線基板

Country Status (1)

Country Link
JP (1) JP3867455B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101411717B1 (ko) 2008-07-16 2014-06-26 삼성전자주식회사 인쇄회로 기판의 제조 방법
JP7307303B2 (ja) * 2018-09-27 2023-07-12 日亜化学工業株式会社 多層基板及び部品実装基板、並びに、それらの製造方法
JP6884333B2 (ja) * 2019-03-09 2021-06-09 山下マテリアル株式会社 フレキシブルプリント配線板の製造方法

Also Published As

Publication number Publication date
JP2001135903A (ja) 2001-05-18

Similar Documents

Publication Publication Date Title
US4813129A (en) Interconnect structure for PC boards and integrated circuits
US8726495B2 (en) Multi-layer board manufacturing method thereof
US6303881B1 (en) Via connector and method of making same
EP2086295B1 (en) Printed circuit board and method of manufacturing the same
EP2086296A2 (en) Printed circuit board and method of manufacturing the same
US6486409B1 (en) Flexible wiring substrate
JP3867455B2 (ja) フレキシブル配線基板
US6896173B2 (en) Method of fabricating circuit substrate
US6594893B2 (en) Method of making surface laminar circuit board
US20030089522A1 (en) Low impedance / high density connectivity of surface mount components on a printed wiring board
US4965700A (en) Thin film package for mixed bonding of chips
KR100693145B1 (ko) 인쇄회로기판의 제조방법
US8530754B2 (en) Printed circuit board having adaptable wiring lines and method for manufacturing the same
JP2717198B2 (ja) プリント配線板におけるバンプの形成方法
JPH04262590A (ja) フレキシブル配線板
JP2003152311A (ja) 配線基板の製造方法
JPH06296076A (ja) Smdモジュールの側面電極形成方法
JPH0697634A (ja) フリップチップ用のプリント配線板
JPS6298791A (ja) 可撓性プリントシ−ト
EP0343379A2 (en) Thin film package for mixed bonding of a chip
JPS63292689A (ja) プリント基板の回路配線装置
US20060037192A1 (en) Printed wiring board without traces on surface layers enabling PWB's without solder resist
JP2003197676A (ja) フレキシブル配線基板
JP3110329B2 (ja) 電子部品の半田付け方法
JP4137295B2 (ja) Csp用テープキャリアの製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060519

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060627

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060824

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060919

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20061002

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101020

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101020

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111020

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121020

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121020

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131020

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees