JP7307303B2 - 多層基板及び部品実装基板、並びに、それらの製造方法 - Google Patents
多層基板及び部品実装基板、並びに、それらの製造方法 Download PDFInfo
- Publication number
- JP7307303B2 JP7307303B2 JP2018182433A JP2018182433A JP7307303B2 JP 7307303 B2 JP7307303 B2 JP 7307303B2 JP 2018182433 A JP2018182433 A JP 2018182433A JP 2018182433 A JP2018182433 A JP 2018182433A JP 7307303 B2 JP7307303 B2 JP 7307303B2
- Authority
- JP
- Japan
- Prior art keywords
- conductive paste
- hole
- circuit pattern
- insulating substrate
- multilayer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Description
実施形態を、以下に図面を参照しながら説明する。ただし、以下に示す形態は、本実施形態の技術思想を具現化するための多層基板及び部品実装基板、並びに、それらの製造方法を例示するものであって、以下に限定するものではない。また、実施の形態に記載されている構成部品の寸法、材質、形状、その相対的配置などは、特定的な記載がない限り、本発明の範囲をそれのみに限定する趣旨ではなく、単なる例示に過ぎない。なお、各図面が示す部材の大きさや位置関係などは、説明を明確にするために誇張していることがある。
まず、本実施形態に係る多層基板について説明する。
図1Aは、実施形態に係る多層基板の構成を模式的に示す平面図である。図1Bは、実施形態に係る多層基板の構成を模式的に示す断面図であり、図1AのIB-IB線に相当する断面を示す。図1Cは、実施形態に係る多層基板における、露出部と導電性ペーストの形成位置を模式的に示す平面図である。図1Dは、実施形態に係る多層基板における、露出部と導電性ペーストの形成位置を模式的に示す斜視図である。図2Aは、従来の多層基板における、導電性ペースト印刷時のマスクの位置ズレについて説明する平面図である。図2Bは、実施形態に係る多層基板における、導電性ペースト印刷時のマスクの位置ズレについて説明する平面図である。なお、図1C、図1D、図2A、図2Bでは、便宜上、導電性ペースト6は、外縁のみを記載している。
回路パターン付き絶縁基板15は、絶縁基板4と、絶縁基板4の表面に設けられる表面回路パターン2と、絶縁基板4の裏面に設けられる裏面回路パターン3と、を持ち、絶縁基板4を貫通して導電性ペースト6が設けられる貫通穴1が形成されている。
露出部20は、平面視で、貫通穴1の外周に形成された露出基部20aと、貫通穴1の外周方向へ延出する複数の延出部20bと、を有する。
露出基部20aは、貫通穴1の周縁に、回路表面よりも凹んで円環状に形成されている。
延出部20bは、露出基部20aの周方向に断続的に形成され、平面視で矩形に凹んで形成されている。なお、ここでの矩形とは、露出基部20aに接続する部分が露出基部20aの形状に沿って湾曲するものを含むものである。延出部20bが平面視で矩形であれば、簡易な形状のため、露出部20の形成が容易となる。
延出部20bが貫通穴1の中心に対して対向する位置に設けられていることで、後述するように、導電性ペースト6と表面回路パターン2との電気的接続と、導電性ペースト6と絶縁基板4との樹脂接合とが、貫通穴1の周囲でより均等となる。また、延出部20bが貫通穴1の周縁に等間隔で設けられていることで、前記した電気的接続と樹脂接合とが、貫通穴1の周囲でより均等となる。
延出部20bは、1つの貫通穴1に対し、少なくとも2つ設けられていればよく、4つ以上設けられていることが好ましい。延出部20bが4つ以上設けられていることで、前記した電気的接続と樹脂接合とがより良好となる。
露出部20の寸法は貫通穴1の寸法などに合わせて適宜調整するが、貫通穴1の外縁から延出部20bの先端までの最小長さが、10μm~200μmであることが好ましい。
絶縁基板4がガラスエポキシである場合、厚さは50μm~1000μmとすることができる。また、絶縁基板4がポリイミドである場合、厚さは12μm~50μmとすることができる。絶縁基板4としては、このように、ある程度の厚みのある板から薄板まで用いることができる。
層間接続部は、貫通穴1に導電性ペースト6を充填して形成されることで、部品などを実装する工程での熱衝撃に対する接続信頼性が向上する。
すなわち、導電性ペースト6(層間接続部)は、貫通穴1内及び露出部20に充填された充填部6aと、表面回路パターン2の上面の位置から突出する突出部6bとを有している。なお、表面回路パターン2の上面の位置とは、表面回路パターン2の上面の他、貫通穴1及び露出部20上の表面回路パターン2が形成されていない、表面回路パターン2の上面の位置を含むものである。
また、導電性ペースト6としては、できるだけ体積抵抗率が小さく、バインダ樹脂や溶剤成分の含有量が少ないものを用いることが好ましい。
導電性ペースト6は、例えば、体積抵抗率が2×10‐5Ω・cm~1.5×10‐4Ω・cm、バインダ樹脂含有量が3質量%~10質量%のものを用いることが好ましい。このような導電性ペースト6であれば、層間接続部の抵抗値がより小さくなり、かつ抵抗値のバラツキもより小さくなる。体積抵抗率は、より好ましくは7.5Ω・cm×10‐5Ω・cm程度であり、バインダ樹脂含有量は、より好ましくは6質量%~7質量%である。また、導電性ペースト6は、例えば、溶剤含有量が0質量%~1質量%のものを用いることが好ましい。
ここで、平坦とは、突出部6bの最薄部と最厚部の厚み差が20μm以下であるものとし、好ましくは10μm以下、より好ましくは5μm以下であるものとする。
突出部6bの厚みは、貫通穴1に充填する際の導電性ペーストの量により制御することができる。また、導電性ペースト6を加圧処理する際の圧力により制御することができる。また、突出部6bを研磨することで制御することができる。
多層基板100の層間接続部は、部品を実装する工程での熱処理や半田付け作業時の熱衝撃に耐える接続信頼性が必要である。従来の多層基板では、めっきによるスルーホール接続が多く用いられている。しかしながら、このような多層基板では、基板厚方向への基板の熱膨張率とめっきの熱膨張率との差により生じる応力で、スルーホールのコーナー部にクラックが生じ接続信頼性を低下させる。そのため、例えば、背景技術で説明した特許文献1に記載のように、めっきによるスルーホール接続に対して、貫通穴に導電性ペーストを充填する接続方法も提案されている。
また、導電性ペースト印刷時のマスクの位置ズレが発生した場合であっても、導電性ペースト6の半円側部分が表面回路パターン2と接触して金属接合が起きる。これにより、層間接続部の抵抗値が低く、安定すると共に、熱衝撃に対する接続信頼性も向上する(図2B参照)。
次に、本実施形態に係る多層基板の製造方法の一例について説明する。
図3は、実施形態に係る多層基板の製造方法のフローチャートである。図4Aは、実施形態に係る多層基板の製造方法における、回路パターンを形成する前の状態を示す断面図である。図4Bは、実施形態に係る多層基板の製造方法における、回路パターンを形成する工程を示す断面図である。図4Cは、実施形態に係る多層基板の製造方法における、貫通穴を形成する工程を示す断面図である。図4Dは、実施形態に係る多層基板の製造方法における、導電性ペーストを充填する工程を示す断面図であり、貫通穴に導電性ペーストを充填すると共に、露出部を導電性ペーストで被覆する工程を示す断面図である。図4Eは、実施形態に係る多層基板の製造方法における、導電性ペーストを充填する工程を示す断面図であり、導電性ペーストを加熱加圧処理する工程を示す断面図である。図4Fは、実施形態に係る多層基板の製造方法における、導電性ペーストを研磨する工程を示す断面図である。図5Aは、実施形態に係る多層基板における、貫通穴を形成する前の露出部を模式的に示す平面図である。図5Bは、実施形態に係る多層基板における、貫通穴を形成した後の露出部を模式的に示す平面図である。図5Cは、実施形態に係る多層基板における、露出部と導電性ペーストの形成位置を模式的に示す平面図である。なお、図5Cでは、便宜上、導電性ペースト6は、外縁のみを記載している。
回路パターン付き絶縁基板を準備する工程S101は、絶縁基板4と、絶縁基板4の表面に設けられる表面回路パターン2と、絶縁基板4の裏面に設けられる裏面回路パターン3と、を持ち、貫通穴1が形成されている回路パターン付き絶縁基板15を準備する工程である。
この工程S101では、絶縁基板4の表面及び裏面に、貫通穴1の周囲において絶縁基板4が露出し、貫通穴1の外周方向へ延出する複数の延出部20bを有する露出部20を形成する。この工程S101では、まず、絶縁基板4の表面及び裏面に、露出基部20aと、延出部20bと、を有する露出部20を形成する(図5A参照)。なお、露出部20については、貫通穴1の周囲に存在するものの他、貫通穴1を形成する前に、貫通穴1が形成される部位及びその周囲において絶縁基板4が露出した部位も露出部20というものとする。貫通穴1を形成する前は、平面視で中央の部分を露出基部20a、露出基部20aの周縁に設けられた部分を延出部20bとする。
なお、市販の両面銅張積層板を用いずに、絶縁基板4の表面に表面銅箔2a及び裏面に裏面銅箔3aを接合してもよい。また、あらかじめ、表面回路パターン2及び裏面回路パターン3、及び露出部20が形成された両面銅張積層板を購入してもよい。
導電性ペーストを充填する工程S102は、貫通穴1に導電性ペースト6を充填する工程である。
この工程S102では、貫通穴1に導電性ペースト6を充填すると共に、露出部20を導電性ペースト6で被覆する。また、露出部20の周囲の表面回路パターン2も導電性ペースト6で被覆される(図5C参照)。また、この工程S102では、貫通穴1付近において、表面回路パターン2の上面の位置から突出した導電性ペースト6を加圧処理する。貫通穴1付近とは、例えば、貫通穴1の周辺における、絶縁基板4上及び表面回路パターン2上の導電性ペースト6が存在する部位である。
導電性ペーストを研磨する工程S103は、表面回路パターン2の上面の位置から突出した導電性ペースト6を平坦に研磨する工程である。すなわち、この工程S103は、導電性ペースト6の表面における突出部6bの上面がより平坦になるように、突出部6bの上面を研磨する工程であり、必要に応じて適宜実施されるものである。
次に、本実施形態に係る部品実装基板について説明する。
図6は、実施形態に係る部品実装基板の構成を模式的に示す断面図である。
次に、本実施形態に係る部品実装基板の製造方法について説明する。
図7Aは、実施形態に係る部品実装基板の製造方法における、レジストを形成する前の多層基板を示す断面図である。図7Bは、実施形態に係る部品実装基板の製造方法における、レジストを形成する工程を示す断面図であり、多層基板の表面にレジストを形成する工程を示す断面図である。図7Cは、実施形態に係る部品実装基板の製造方法における、レジストを形成する工程を示す断面図であり、多層基板の裏面にレジストを形成する工程を示す断面図である。図7Dは、実施形態に係る部品実装基板の製造方法における、部品を実装する工程を示す断面図であり、接着層を形成する工程を示す断面図である。図7Eは、実施形態に係る部品実装基板の製造方法における、部品を実装する工程を示す断面図であり、部品を実装した後の状態を示す断面図である。硬化前の表面レジストは7c、硬化前の裏面レジストは8cとする。
なお、各工程においてスキージやマスクに同一番号を付しているが、物理的同一物を用いている訳ではなく、機能や性状などが共通するだけであり、異なる大きさ、材質などを使用することができる。
レジストを形成する工程は、多層基板100の表面及び裏面に表面レジスト7及び裏面レジスト8を形成する工程である。ここでは多層基板100の表面、裏面の順に表面レジスト7、裏面レジスト8を形成するが、多層基板100の裏面、表面の順に裏面レジスト8、表面レジスト7を形成してもよい。
部品を実装する工程は、表面レジスト7及び裏面レジスト8を形成した多層基板100に部品を実装する工程である。
この工程では、まず、部品の実装部分に開口部を設けたメタルマスク13、スキージ40を用いて半田ペースト9cを印刷し、接着層9を形成する。次に、接着層9上に実装部品10を載せ、接着層9を硬化させて実装部品10を多層基板100と接続し固定させる。
この例では、半田ペースト9cを導電性ペースト6上に直接塗布したが、部品の接合強度の観点から、あらかじめ部品の実装部分にめっき処理や有機防錆処理をしておいてもよい。
また、導電性ペースト6の表面が平坦であるため、導電性ペースト6上への部品実装が容易となる。そのため、多層基板100における部品実装密度を高めることができる。また、特にLED部品の実装において重要な、実装部品10の搭載位置の精度、傾きの精度なども、導電性ペースト6の表面の平坦性により確保できる。また、絶縁層の薄いフレキシブル基板へも適用可能であり、電子機器、ディスプレイの小型化、薄型化、狭額縁化にも貢献できる。
図8Aは、実施例で用いた、導電性ペーストを充填する前の層間接続部評価用基板を示す画像である。図8Bは、図8Aの一部を拡大して示す画像である。図8Cは、実施例で用いた、導電性ペーストを充填した後の層間接続部評価用基板における層間接続部の接続状態を模式的に示す斜視図である。図8Dは、実施例で用いた、導電性ペーストを充填した後の層間接続部評価用基板における、接続抵抗値と、抵抗値バラツキを示すグラフであり、露出部形状が円環状のもの及び十字状のものについてのペースト印刷マスク位置合わせが適切な場合のグラフである。図8Eは、実施例で用いた、導電性ペーストを充填した後の層間接続部評価用基板における、接続抵抗値と、抵抗値バラツキを示すグラフであり、露出部形状が円環状のもの及び十字状のものについてのペースト印刷マスク位置をずらした場合のグラフである。
まず、厚みが400μmの絶縁基板(ガラスエポキシ)の表面及び裏面に、厚みが35μmの銅箔を接合し、層間接続部における多層基板の総厚みを470μmとした。次に、両面の銅箔にエッチングを施して表面回路パターン及び裏面回路パターン、及び、露出部を形成した。次に、絶縁基板の表面側からNC加工機でドリル穴明け加工して、貫通穴径φ0.2mmの貫通穴を形成した。
また、ペースト印刷マスク位置合わせが適切な場合、露出部形状が十字状のものの接続抵抗値は、露出部形状が円環状のものの接続抵抗値よりも低かった。この結果から、本実施形態の多層基板及び部品実装基板は、高い接続信頼性を有するといえる。
図9A、図10A、図11A、図12A、図13A、図14A、図15A、図16A、図17A、図18A、図19Aは、他の実施形態に係る多層基板における、貫通穴を形成する前の露出部を模式的に示す平面図である。図9B、図10B、図11B、図12B、図13B、図14B、図15B、図16B、図17B、図18B、図19Bは、他の実施形態に係る多層基板における、貫通穴を形成した後の露出部を模式的に示す平面図である。図9C、図10C、図11C、図12C、図13C、図14C、図15C、図16C、図17C、図18C、図19Cは、他の実施形態に係る多層基板における、露出部と導電性ペーストの形成位置を模式的に示す平面図である。なお、便宜上、導電性ペースト6は、外縁のみを記載している。
図20A~図23は、他の実施形態に係る多層基板における、露出部と導電性ペーストの形成位置を模式的に示す平面図である。なお、図20A~図22Bは、露出部の延出部が、表面回路パターンの端部まで延出したものであり、図23は、前記した実施形態の露出部について、導電性ペーストが、延出部の一部を被覆する形態を示したものである。
露出部20は、露出基部20aを有さない形状であってもよい(図10A~図11Cなど参照)。すなわち、露出部20は、延出部20bのみからなるものであってもよい。このような形態であれば、露出部20の形成が容易となる。この場合、例えば、回路パターンを形成する工程において、露出部20の形状を調整したり、貫通穴を形成する工程において、露出基部20aがなくなるように貫通穴1を形成したりする。これにより、貫通穴1の外周に延出部20b(露出部20)が形成される。
露出部20は、延出部20bが貫通穴1の外周方向へ向けて、平面視で幅広となるような形状であってもよい(図16A~図17C参照)。また、露出部20は、延出部20bが平面視で楕円の一部を欠いた形状や、円の一部を欠いた形状であってもよい(図18A~図19C参照)。さらに、延出部20bが平面視で、例えば星形や菱形などのその他の形状であってもよい。
また、導電性ペースト6は、露出部20の一部を被覆するものであってもよい(図23参照)。ここでは、導電性ペースト6は、延出部20bの一部を被覆するように、平面視で円状に形成されている。このような形態であれば、露出部20の全てを導電性ペースト6で被覆する必要がなく、導電性ペースト6の形成が容易となる。
さらに、露出部は、貫通穴の寸法や回路パターンの厚み、絶縁基板の厚みなどによって、その他の配置、形状であってもよい。また、貫通穴を形成した後の露出基部は、円環状に限らず、楕円環状、四角環状などのその他の環状や、その他の形状であってもよい。
図24Aは、他の実施形態に係る部品実装基板の構成を模式的に示す断面図である。図24Bは、他の実施形態に係る部品実装基板の構成を模式的に示す断面図である。
これらの形態であっても、接続信頼性に優れる多層基板及び部品実装基板となる。
2 表面回路パターン
2a 表面銅箔
3 裏面回路パターン
3a 裏面銅箔
4 絶縁基板
6a 充填部
6b 突出部
6、6c 導電性ペースト
7、7c 表面レジスト
8、8c 裏面レジスト
9 接着層
9c 半田ペースト
10 実装部品
11 マスク
12 スクリーンマスク
13 メタルマスク
14 工具
15 回路パターン付き絶縁基板
20 露出部
20a 露出基部
20b 延出部
30 セラミックバフ
40 スキージ
50 ロール
51 セパレータ
100、100A、100B 多層基板
101、101A、101B 部品実装基板
Claims (16)
- 絶縁基板(但し、紙基材は除く)と前記絶縁基板の表面及び裏面に設けられる回路パターンとを持ち、貫通穴が形成されている回路パターン付き絶縁基板と、
前記貫通穴に充填され、前記回路パターンと電気的に接続される導電性ペーストと、を備え、
前記絶縁基板の表面及び裏面のうちの少なくとも一方に、前記貫通穴の周囲において前記絶縁基板が露出した露出部を有し、前記露出部は、平面視で、前記貫通穴の外周方向へ延出する複数の延出部を有し、前記延出部の一部が前記回路パターンの端部まで延出しており、前記露出部の少なくとも一部が前記導電性ペーストで被覆されている多層基板。 - 前記延出部は、平面視で前記貫通穴の中心に対して対向する位置に設けられている請求項1に記載の多層基板。
- 前記延出部は、1つの前記貫通穴に対し、少なくとも4つ設けられている請求項1又は請求項2に記載の多層基板。
- 前記延出部は、平面視で前記貫通穴の周縁に等間隔で設けられている請求項1乃至請求項3のいずれか一項に記載の多層基板。
- 前記延出部は、平面視で矩形又は三角形である請求項1乃至請求項4のいずれか一項に記載の多層基板。
- 前記導電性ペーストは、体積抵抗率が2×10‐5Ω・cm~1.5×10‐4Ω・cm、バインダ樹脂含有量が3質量%~10質量%である請求項1乃至請求項5のいずれか一項に記載の多層基板。
- 前記絶縁基板は、厚さが50μm~1000μmのガラスエポキシ、又は、厚さが12μm~50μmのポリイミドであり、前記絶縁基板の表面及び裏面に形成された前記回路パターンの厚みが12μm~70μmである請求項1乃至請求項6のいずれか一項に記載の多層基板。
- 請求項1乃至請求項7のいずれか一項に記載の多層基板に、実装部品が実装された部品実装基板。
- 絶縁基板(但し、紙基材は除く)と前記絶縁基板の表面及び裏面に設けられる回路パターンとを持ち、貫通穴が形成されている回路パターン付き絶縁基板を準備する工程と、
前記貫通穴に導電性ペーストを充填する工程と、を含み、
前記回路パターン付き絶縁基板を準備する工程は、前記絶縁基板の表面及び裏面のうちの少なくとも一方に、前記貫通穴の周囲において前記絶縁基板が露出し、前記貫通穴の外周方向へ延出する複数の延出部を有し、前記延出部の一部が前記回路パターンの端部まで延出している露出部を形成し、
前記導電性ペーストを充填する工程は、前記露出部の少なくとも一部を前記導電性ペーストで被覆する多層基板の製造方法。 - 前記導電性ペーストを充填する工程は、前記貫通穴付近において、前記回路パターンの上面の位置から突出した前記導電性ペーストを加圧処理する請求項9に記載の多層基板の製造方法。
- 前記導電性ペーストを充填する工程の後、前記回路パターンの上面の位置から突出した前記導電性ペーストを平坦に研磨する工程を行う請求項9又は請求項10に記載の多層基板の製造方法。
- 前記回路パターン付き絶縁基板を準備する工程において、前記延出部を、平面視で前記貫通穴の中心に対して対向する位置に形成する請求項9乃至請求項11のいずれか一項に記載の多層基板の製造方法。
- 前記回路パターン付き絶縁基板を準備する工程において、前記延出部を、1つの前記貫通穴に対し、少なくとも4つ形成する請求項9乃至請求項12のいずれか一項に記載の多層基板の製造方法。
- 前記回路パターン付き絶縁基板を準備する工程において、前記延出部を、平面視で前記貫通穴の周縁に等間隔で形成する請求項9乃至請求項13のいずれか一項に記載の多層基板の製造方法。
- 前記回路パターン付き絶縁基板を準備する工程において、前記延出部を、平面視で矩形又は三角形に形成する請求項9乃至請求項14のいずれか一項に記載の多層基板の製造方法。
- 請求項9乃至請求項15のいずれか一項に記載の多層基板の製造方法で製造された多層基板の表面及び裏面にレジストを形成する工程と、
前記レジストを形成した多層基板に部品を実装する工程と、を含む部品実装基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018182433A JP7307303B2 (ja) | 2018-09-27 | 2018-09-27 | 多層基板及び部品実装基板、並びに、それらの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018182433A JP7307303B2 (ja) | 2018-09-27 | 2018-09-27 | 多層基板及び部品実装基板、並びに、それらの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020053587A JP2020053587A (ja) | 2020-04-02 |
JP7307303B2 true JP7307303B2 (ja) | 2023-07-12 |
Family
ID=69997778
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018182433A Active JP7307303B2 (ja) | 2018-09-27 | 2018-09-27 | 多層基板及び部品実装基板、並びに、それらの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7307303B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2021246389A1 (ja) | 2020-06-03 | 2021-12-09 | 日亜化学工業株式会社 | 面状光源及びその製造方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001135903A (ja) | 1999-11-02 | 2001-05-18 | Seiko Epson Corp | フレキシブル配線基板 |
JP2002324958A (ja) | 2001-04-25 | 2002-11-08 | Sony Corp | プリント配線板と、その製造方法 |
JP2003209359A (ja) | 2002-01-11 | 2003-07-25 | Dainippon Printing Co Ltd | コア基板およびその製造方法 |
JP2004014559A (ja) | 2002-06-03 | 2004-01-15 | Fujikura Ltd | 回路基板及び多層回路基板並びにそれらの製造方法 |
JP2006339349A (ja) | 2005-06-01 | 2006-12-14 | Daisho Denshi:Kk | プリント配線板とその製造方法 |
JP2016213196A (ja) | 2014-07-15 | 2016-12-15 | 東洋インキScホールディングス株式会社 | スクリーン印刷用レーザー加工用導電性ペースト |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10190177A (ja) * | 1996-11-11 | 1998-07-21 | Asahi Chem Ind Co Ltd | 印刷回路基板およびその製造方法 |
JP2006013047A (ja) * | 2004-06-24 | 2006-01-12 | Matsushita Electric Works Ltd | 多層プリント配線板用プリプレグ及び多層プリント配線板の製造方法 |
JP2016171051A (ja) * | 2015-03-16 | 2016-09-23 | Dowaエレクトロニクス株式会社 | 導電膜およびその製造方法 |
JP6799762B2 (ja) * | 2016-03-11 | 2020-12-16 | 互応化学工業株式会社 | ソルダーレジスト組成物、被膜、被覆プリント配線板、被膜の製造方法、及び被覆プリント配線板の製造方法 |
-
2018
- 2018-09-27 JP JP2018182433A patent/JP7307303B2/ja active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001135903A (ja) | 1999-11-02 | 2001-05-18 | Seiko Epson Corp | フレキシブル配線基板 |
JP2002324958A (ja) | 2001-04-25 | 2002-11-08 | Sony Corp | プリント配線板と、その製造方法 |
JP2003209359A (ja) | 2002-01-11 | 2003-07-25 | Dainippon Printing Co Ltd | コア基板およびその製造方法 |
JP2004014559A (ja) | 2002-06-03 | 2004-01-15 | Fujikura Ltd | 回路基板及び多層回路基板並びにそれらの製造方法 |
JP2006339349A (ja) | 2005-06-01 | 2006-12-14 | Daisho Denshi:Kk | プリント配線板とその製造方法 |
JP2016213196A (ja) | 2014-07-15 | 2016-12-15 | 東洋インキScホールディングス株式会社 | スクリーン印刷用レーザー加工用導電性ペースト |
Also Published As
Publication number | Publication date |
---|---|
JP2020053587A (ja) | 2020-04-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5012896B2 (ja) | 部品内蔵基板の製造方法 | |
JP5944892B2 (ja) | リジッドフレキシブル基板およびその製造方法 | |
TWI669040B (zh) | 柔性電路板及該柔性電路板的製造方法 | |
US20070114674A1 (en) | Hybrid solder pad | |
US7656677B2 (en) | Multilayer electronic component and structure for mounting multilayer electronic component | |
JP6449111B2 (ja) | シールド材、電子部品及び接着シート | |
US10362672B2 (en) | Resin multilayer substrate and method of manufacturing the same | |
JP6835051B2 (ja) | 回路基板及び部品実装基板、並びに、それらの製造方法 | |
JP7307303B2 (ja) | 多層基板及び部品実装基板、並びに、それらの製造方法 | |
US20130050957A1 (en) | Electronic component incorporating board and composite module | |
JP7425348B2 (ja) | 多層基板、および、部品実装基板 | |
JP6083130B2 (ja) | 補強板付きフレキシブル配線板 | |
JP5287220B2 (ja) | 部品内蔵基板の製造方法 | |
CN110972413B (zh) | 复合电路板及其制作方法 | |
JP4863076B2 (ja) | 配線基板及びその製造方法 | |
JP5945262B2 (ja) | プリント配線板及びその製造方法 | |
JP3945316B2 (ja) | 多層配線基板及びその製造方法 | |
TW200948239A (en) | A printed circuit board having an embedded component and a method thereof | |
JP2007300038A (ja) | 電子部品実装体とその製造方法 | |
JP3829660B2 (ja) | プリント基板の実装構造およびプリント基板実装構造の製造方法 | |
CN113556884B (zh) | 内埋式电路板及其制作方法 | |
JP5323395B2 (ja) | 電子モジュール、電子モジュールの製造方法 | |
JP7430494B2 (ja) | 多層配線板用の接続穴形成方法及びこれを用いた多層配線板の製造方法 | |
KR101154352B1 (ko) | 임베디드 인쇄회로기판용 부재 및 그 제조 방법 및 임베디드 인쇄회로기판용 부재를 이용한 임베디드 인쇄회로기판 제조 방법 | |
WO2019102758A1 (ja) | プリント配線板及び接続体 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210827 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220525 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220621 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220822 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20221220 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230320 |
|
C60 | Trial request (containing other claim documents, opposition documents) |
Free format text: JAPANESE INTERMEDIATE CODE: C60 Effective date: 20230320 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20230329 |
|
C21 | Notice of transfer of a case for reconsideration by examiners before appeal proceedings |
Free format text: JAPANESE INTERMEDIATE CODE: C21 Effective date: 20230404 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230530 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230612 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 7307303 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |