JP2009164166A - プリント基板 - Google Patents
プリント基板 Download PDFInfo
- Publication number
- JP2009164166A JP2009164166A JP2007339208A JP2007339208A JP2009164166A JP 2009164166 A JP2009164166 A JP 2009164166A JP 2007339208 A JP2007339208 A JP 2007339208A JP 2007339208 A JP2007339208 A JP 2007339208A JP 2009164166 A JP2009164166 A JP 2009164166A
- Authority
- JP
- Japan
- Prior art keywords
- mounting
- mounting component
- conductive path
- printed circuit
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
【課題】 高密度実装を可能とするプリント基板を提供する。
【解決手段】 プリント基板1は、第一、第二メモリ3A,3Bが実装用基板2の表裏に偏位させて実装され、さらに各端子配列8A,8Bが当該プリント基板1を平面視した際に鏡像対称となるように設定されてなる。このため、各スルーホールビア4を、両メモリ3A,3B間の基板部分11の略中央に配置すれば、該スルーホールビア4を基準にして導電路9の配線パターンが線対称となって、その導電路長が略等しく設定されるため、ミアンダ配線が大幅に削減できる。
【選択図】 図1
【解決手段】 プリント基板1は、第一、第二メモリ3A,3Bが実装用基板2の表裏に偏位させて実装され、さらに各端子配列8A,8Bが当該プリント基板1を平面視した際に鏡像対称となるように設定されてなる。このため、各スルーホールビア4を、両メモリ3A,3B間の基板部分11の略中央に配置すれば、該スルーホールビア4を基準にして導電路9の配線パターンが線対称となって、その導電路長が略等しく設定されるため、ミアンダ配線が大幅に削減できる。
【選択図】 図1
Description
本発明は、例えばメモリなどの実装部品が実装用基板に実装されてなるプリント基板に関するものである。
従来、例えばメモリ等の実装部品と、該実装部品が実装された実装用基板とからなるプリント基板は、よく知られている(例えば、特許文献1〜3参照)。
具体的に従来のプリント基板Aは、図5に示すように、実装用基板dの表面に、端子bが裏面(実装面)に配された実装部品としてのメモリa1,a2がはんだ付けされて実装され、さらに、各メモリa1,a2の周辺には、前記端子bと導通するスルーホールビアcが配設されている。なお、図5においては、説明を分かり易くするため、メモリa2の一部を切り欠いて示しているが、各メモリa1,a2は互いに同一製品であり、同一の端子配列を有している。
具体的に従来のプリント基板Aは、図5に示すように、実装用基板dの表面に、端子bが裏面(実装面)に配された実装部品としてのメモリa1,a2がはんだ付けされて実装され、さらに、各メモリa1,a2の周辺には、前記端子bと導通するスルーホールビアcが配設されている。なお、図5においては、説明を分かり易くするため、メモリa2の一部を切り欠いて示しているが、各メモリa1,a2は互いに同一製品であり、同一の端子配列を有している。
ここで、前記スルーホールビアcは、実装用基板dの表面に形成された導電路eを介して、隣接する各メモリa1,a2の対応する端子bにそれぞれ導通しているところ、各導電路eの導電路長は互いに等しくなるように設計されている。例えば、メモリa1の端子b1と、メモリa2の端子b2がスルーホールビアcにそれぞれ導通した構成にあって、端子b1に接続する導電路e1の導電路長と、端子b2に接続する導電路e2の導電路長とが等しくされている。さらに、当該導電路長を適宜調整する手段として、当該導電路eをミアンダ配線とすることもよく知られている。図5においては、例えば導電路e2にミアンダ配線が採用されている。
しかしながら、上記構成にあって、実装部品が多数実装された実装用基板上にミアンダ配線が多数配されることとなると、プリント基板の配線領域が増加してしまい、配線スペースを確保するために実装用基板が大型化する問題が生じる。また、実装用基板上において配線パターンが密集する領域とそうでない領域とが混在することとなり、無駄なスペースが生じやすくバランスの悪い配線設計となりやすい。さらに、配線スペースを広く確保するために、実装用基板を多層構造として当該実装用基板内部にも導電路を形成する構成が提案されているものの、基板構造が複雑化してコストが高騰する欠点等がある。
近年、製品機器の小型化に伴い、高密度実装の要請が特に求められているため、これまでに述べた問題は特に解決したい課題となる。
近年、製品機器の小型化に伴い、高密度実装の要請が特に求められているため、これまでに述べた問題は特に解決したい課題となる。
本発明は、上記問題点を解決することができるプリント基板を提供することを目的とする。
本発明は、実装用基板に実装部品が複数実装されたプリント基板であって、前記実装用基板の一方の面に、裏面に複数の端子を備える第一実装部品が実装され、該実装用基板の他方の面であって前記第一実装部品の裏面と対面する部分の外側領域の一部に、該第一実装部品と同じ端子配列の複数の端子を裏面に備える第二実装部品が実装されていると共に、前記第一実装部品及び前記第二実装部品は、前記第一実装部品の表面側から見た該第一実装部品の端子配列と前記第二実装部品の裏面側から見た該第二実装部品の端子配列とが鏡像対称となるようにそれぞれ実装され、さらに、前記第一実装部品及び前記第二実装部品の間の基板部分に、該第一実装部品の端子と、該第一実装部品の端子に対応する前記第二実装部品の端子とにそれぞれ導通するスルーホールビアが複数配設されており、前記複数のスルーホールビアは、前記基板部分に市松状に配されていることを特徴とするプリント基板である。
かかる構成にあっては、上述のように両実装部品の端子配列が鏡像対称となるように配置されているため、第一実装部品の端子と、該第一実装部品の端子に対応する第二実装部品の端子に導電路を介して各々導通するスルーホールビアを、導電路の途中において両実装部品間の中央付近に配置すれば、必然的に当該スルーホールビアから各端子までの離間距離がほぼ等しくなる。換言すれば、該スルーホールビアを通過する仮想軸を基準にして導電路の配線パターンが線対称に配置されることとなる。ここで、このような対称的な導電路の配線パターンの形成が可能となると、従来のように一方の導電路長と他方の導電路長とを等しくするために多用されていたミアンダ配線を大幅に削減できる。このため、前記導電路は、ミアンダ配線で消費する領域(スペース)を最小限に食い止めることができ、配線パターンが簡素化され、実装用基板上においてバランスのとれた無駄のない配線パターンの設計が可能となる。さらに、配線スペースも縮小化できるため、実装用基板を小型化、単層化することができる。
また、かかる構成のように、スルーホールビアを交互に偏位させ、該スルーホールビアが縦横一列状に整列することを避けた配置とすることにより、スルーホールビアが第一実装部品と第二実装部品との間に集中することとなっても、所定のビア径を維持したまま、スルーホールビアの配置領域を全体としてコンパクトなものとすることができる。また、スルーホールビアとスルーホールビアの間にある非導電路部分の面積が十分に確保できるため、十分なリターンパスを確保することも可能となる。ところで、図3bに示すように、スルーホールビアが一直線上に配されると、切欠部位が近接していわゆる内層スリットが生じ、当該実装用基板のリターンパスが遮断され、EMI(Electromagnetic Interference)が悪化するおそれがある。しかし、本発明のようにスルーホールビアの配置を交互に偏位させることにより切欠部位が近接すること回避できるため、いわゆる内層スリットが形成されることが防止されて十分なリターンパスを確保することができる。
なお、前記実装部品として、メモリを実装用基板に実装した場合であっても、スルーホールビアの導電路についてミアンダ配線が大幅に削減となるため、メモリを高密度に実装することができる。
本発明に係るプリント基板は、端子に導通する導電路の配線パターンについてミアンダ配線が大幅に削減となるため、配線パターンが簡素化すると共に、導電路の配線スペースが縮小化でき、小型化が可能となって高密度な実装を実現できる効果がある。
以下、本発明に係るプリント基板1の実施例を説明する。
図1等に示すように、プリント基板1は、実装用基板2と、該実装用基板2に実装されている実装部品としてのメモリ3とを備えている。なお、前記実装用基板2は、図1,2に示すように平面視横長矩形で薄板形状であり、公知品が好適に用いられる。また、前記メモリ3としては、具体的に第一メモリ3A(第一実装部品)及び第二メモリ3B(第二実装部品)が実装されており、該第一、第二メモリ3A,3Bは、それぞれ平面視正方形の薄板形状の半導体記憶装置であって公知品である。また、前記メモリ3の実装面となる裏面31には、複数の導電性の端子10が形成されている。なお、第一メモリ3Aと第二メモリ3Bは、同一製品であって前記端子10の配置が互いに全く同一であり、各々同一の端子配列8を有している。
図1等に示すように、プリント基板1は、実装用基板2と、該実装用基板2に実装されている実装部品としてのメモリ3とを備えている。なお、前記実装用基板2は、図1,2に示すように平面視横長矩形で薄板形状であり、公知品が好適に用いられる。また、前記メモリ3としては、具体的に第一メモリ3A(第一実装部品)及び第二メモリ3B(第二実装部品)が実装されており、該第一、第二メモリ3A,3Bは、それぞれ平面視正方形の薄板形状の半導体記憶装置であって公知品である。また、前記メモリ3の実装面となる裏面31には、複数の導電性の端子10が形成されている。なお、第一メモリ3Aと第二メモリ3Bは、同一製品であって前記端子10の配置が互いに全く同一であり、各々同一の端子配列8を有している。
ここで、図1,2に示すように、本発明に係るプリント基板1にあっては、第一メモリ3Aの端子10が実装用基板2の表面2A(一方の面)に形成されたパドに、第二メモリ3Bの端子10が該実装用基板2の裏面2B(他方の面)に形成されたパッドに、各々はんだ(図示省略)付けされて実装されている。さらに詳述すると、該第二メモリ3Bは、図2に示すように前記第一メモリ3Aの裏面(端子形成面)と対面する基板部分αの外側領域の一部に実装されている。換言すれば、両メモリ3は、実装用基板2の表裏で互いに位置を異ならせて実装されている。
さらに、該第一メモリ3A及び第二メモリ3Bは、図1に示すように、前記第一メモリ3Aの表面側から見た当該第一メモリ3Aの第一端子配列8Aと、前記第二メモリ3Bの裏面側から見た当該第二メモリ3Bの端子配列8Bとが鏡像対称となるようにそれぞれ配向されている。
また、図1,2に示すように、第一メモリ3Aと第二メモリ3Bとの間の基板部分11には、複数のスルーホールビア4が板厚方向へ貫通するようにして配設されている。このスルーホールビア4は、第一メモリ3Aの端子10及び第二メモリ3Bの端子10とそれぞれ個別に、当該実装用基板2の表層に形成される導電路9を介して導通している。例えば、スルーホールビア4Aは、第一メモリ3Aの第一端子10Aと第一導電路9Aを介して導通すると共に、第二メモリ3Bの第二端子10Bと第二導電路9Bを介して導通している。勿論、前記第一導電路9Aは、実装用基板2の表面2Aに形成され、前記第二導電路9Bは、当該実装用基板2の裏面2Bに形成されている。なお、図1において、上記以外の端子10や導電路9は、一部省略して示している。
さらに、前記第一メモリ3Aの端子10とスルーホールビア4とに導通した導電路9の導電路長と、前記第二メモリ3Bの端子10とスルーホールビア4とに導通する導電路9の導電路長とが実質的に等しくなるように設定されている。具体例を示すと、スルーホールビア4Aと導通する第一導電路9Aの導電路長と、同じくスルーホールビア4Aと導通する第二導電路9Bの導電路長とが、実質的に等しい。なお、本発明において実質的に導電路長が等しいとは、厳密にその路長が等しいことは要求されず、信号を伝送する上で問題を生じることない程度に等しく設定されていればよい。
これまで述べたように、本発明に係るプリント基板1にあっては、上述のように第一、第二メモリ3A,3Bが表裏で偏位させて実装されていると共に、かかる実装状態で各端子配列8A,8Bが当該プリント基板1を平面視した際に鏡像対称となるように設定されているため、各スルーホールビア4を、両メモリ3A,3B間の基板部分11の略中央に配置すれば、必然的に該スルーホールビア4と導通する各端子10までの離間距離がほぼ等しくなる。換言すれば、スルーホールビア4と各端子10とをほぼ最短距離で結線すると、該スルーホールビア4を基準にして定められる仮想軸を中心に導電路9の配線パターンが線対称となる。ここで、このような対称的な導電路9の配線パターンが形成されると、従来のように一方の導電路長と他方の導電路長とを等しくするために採用されていたミアンダ配線が大幅に削減される。このため、ミアンダ配線で消費する領域を最小限に食い止めることができ、図1に示すように、プリント基板1上の配線パターンが簡素化され、無駄のない配線設計が可能となる。
ところで、本プリント基板1における複数のスルーホールビア4は、第一メモリ3Aと第二メモリ3Bとの間の基板部分11において、平面視市松状に配置され、縦横で一直線状に整列しない態様としている。
かかる構成とすることにより、隣り合うスルーホールビア4同士の干渉が防止され、第一メモリ3Aと第二メモリ3Bとの間にコンパクトに多数スルーホールビア4を配置することができる。また、スルーホールビア4の間隔を十分に確保できるため、非導電路部分の面積が十分に確保されて図3aに示すように、十分なリターンパス(図3において矢印参照)を得ることが可能となる。
ところで、本発明のプリント基板1は、スルーホールビア4を市松状に配置することに限定されるものではなく、図4に示すように第一メモリ3Aと第二メモリ3Bとの間で整一に配置される構成を積極的に排除するものではない。
上記した端子10又は導電路9は、公知の導電性材料により構成され、公知のスクリーン印刷等の公知技術によって形成される。また、本発明のプリント基板1は、これまでに述べた実施例に限定されるものではなく、本発明の要旨を逸脱しない限り適宜変更することは勿論可能である。
1 プリント基板
2 実装用基板
3 メモリ(実装部品)
3A 第一メモリ
3B 第二メモリ
4 スルーホールビア
8 端子配列
8A 第一端子配列
8B 第二端子配列
10 端子
10A 第一端子
10B 第二端子
11 基板部分
2 実装用基板
3 メモリ(実装部品)
3A 第一メモリ
3B 第二メモリ
4 スルーホールビア
8 端子配列
8A 第一端子配列
8B 第二端子配列
10 端子
10A 第一端子
10B 第二端子
11 基板部分
Claims (1)
- 実装用基板に実装部品が複数実装されたプリント基板であって、
前記実装用基板の一方の面に、裏面に複数の端子を備える第一実装部品が実装され、該実装用基板の他方の面であって前記第一実装部品の裏面と対面する部分の外側領域の一部に、該第一実装部品と同じ端子配列の複数の端子を裏面に備える第二実装部品が実装されていると共に、
前記第一実装部品及び前記第二実装部品は、前記第一実装部品の表面側から見た該第一実装部品の端子配列と前記第二実装部品の裏面側から見た該第二実装部品の端子配列とが鏡像対称となるようにそれぞれ実装され、さらに、前記第一実装部品及び前記第二実装部品の間の基板部分に、該第一実装部品の端子と、該第一実装部品の端子に対応する前記第二実装部品の端子とにそれぞれ導通するスルーホールビアが複数配設されており、前記複数のスルーホールビアは、前記基板部分に市松状に配されていることを特徴とするプリント基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007339208A JP2009164166A (ja) | 2007-12-28 | 2007-12-28 | プリント基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007339208A JP2009164166A (ja) | 2007-12-28 | 2007-12-28 | プリント基板 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009164166A true JP2009164166A (ja) | 2009-07-23 |
Family
ID=40966500
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007339208A Pending JP2009164166A (ja) | 2007-12-28 | 2007-12-28 | プリント基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009164166A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104968150A (zh) * | 2015-06-30 | 2015-10-07 | 开平依利安达电子第三有限公司 | 一种应用镜像对称制作的高层线路板及其制作方法 |
WO2018154640A1 (ja) * | 2017-02-22 | 2018-08-30 | 株式会社日立製作所 | M.2に準拠するssdを搭載した拡張カード用の中継基板 |
-
2007
- 2007-12-28 JP JP2007339208A patent/JP2009164166A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104968150A (zh) * | 2015-06-30 | 2015-10-07 | 开平依利安达电子第三有限公司 | 一种应用镜像对称制作的高层线路板及其制作方法 |
WO2018154640A1 (ja) * | 2017-02-22 | 2018-08-30 | 株式会社日立製作所 | M.2に準拠するssdを搭載した拡張カード用の中継基板 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20150342038A1 (en) | Printed circuit board for mobile platforms | |
US20090183899A1 (en) | Printed wiring board | |
JP2009218544A (ja) | 回路基板およびこれを利用した半導体パッケージ | |
JP2008153542A (ja) | 多層配線基板 | |
US10334727B2 (en) | Electronic apparatus, and circuit board and control device thereof | |
JP2009164166A (ja) | プリント基板 | |
JP2010153831A (ja) | 配線基板、半導体装置、及び半導体素子 | |
JP2005123520A (ja) | プリント配線板 | |
JP4775233B2 (ja) | アンテナ装置及びそれを用いたアンテナ実装基板 | |
KR20150021342A (ko) | 다층인쇄회로기판 | |
JP2006303252A (ja) | 回路基板 | |
JP2008034672A (ja) | チップ部品の実装方法および電子モジュール | |
JP6871752B2 (ja) | プリント回路基板及びプリント回路装置 | |
WO2012153835A1 (ja) | プリント配線基板 | |
JP2007281004A (ja) | 多層配線構造体および多層プリント基板 | |
JP2005268544A (ja) | 基板間接続基板および基板間接続構造 | |
JP2009044029A (ja) | 複数マイコン実装回路装置 | |
JPH0750476A (ja) | 多層印刷配線板 | |
JP2013089853A (ja) | プリント配線板 | |
JP6858345B2 (ja) | プリント配線基板 | |
JP2007227780A (ja) | 半導体部品の配線構造 | |
JP2007116040A (ja) | 回路基板 | |
JP2009182065A (ja) | プリント配線基板 | |
TW202027593A (zh) | 印刷基板 | |
JP2006032513A (ja) | 回路基板および電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Effective date: 20100630 Free format text: JAPANESE INTERMEDIATE CODE: A712 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20101007 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20101007 |