JP2007281004A - 多層配線構造体および多層プリント基板 - Google Patents
多層配線構造体および多層プリント基板 Download PDFInfo
- Publication number
- JP2007281004A JP2007281004A JP2006101918A JP2006101918A JP2007281004A JP 2007281004 A JP2007281004 A JP 2007281004A JP 2006101918 A JP2006101918 A JP 2006101918A JP 2006101918 A JP2006101918 A JP 2006101918A JP 2007281004 A JP2007281004 A JP 2007281004A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- layer
- multilayer
- multilayer printed
- wiring layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】ノイズ発生源となる回路と電源回路とを高周波的に分離するためのインピーダンス付加パターンを少ない占有面積により構成する。
【解決手段】第1層において接続ターミナル61、62間を接続する場合、スルーホール51、52、53を経由して第2層、第3層に配線を設ける。スルーホール51、52の位置を接続ターミナル61、62を直接接続したライン上からずらすことにより、ほぼ配線1本分の占有面積のままで、4層以上の多層配線プリント基板において同一透視面上に1つの平面上の長さの2倍以上の長さのパターンを配線することが可能となる。よって、平面的な配線によりインピーダンス付加パターンを構成する場合と比較して占有面積を削減することが可能となる。
【選択図】図2
【解決手段】第1層において接続ターミナル61、62間を接続する場合、スルーホール51、52、53を経由して第2層、第3層に配線を設ける。スルーホール51、52の位置を接続ターミナル61、62を直接接続したライン上からずらすことにより、ほぼ配線1本分の占有面積のままで、4層以上の多層配線プリント基板において同一透視面上に1つの平面上の長さの2倍以上の長さのパターンを配線することが可能となる。よって、平面的な配線によりインピーダンス付加パターンを構成する場合と比較して占有面積を削減することが可能となる。
【選択図】図2
Description
本発明は、少なくとも2層以上の配線層が絶縁層を介して構成された多層プリント基板等の多層配線構造体に関する。
近年、電子機器の小型化、高密度化が進んでいることにより、これらの電子機器に搭載される多層プリント基板の実装密度も高くなってきている。そのため、ある回路により発生した高周波ノイズにより他の回路が誤動作してしまう等の問題が発生する場合がある。このように、多層プリント基板に実装される電子回路は各種の高周波ノイズを発生するため、このような高周波ノイズの発生をできるだけ抑制することが求められる。
このようなノイズ対策の1つとして、多層プリント基板内の各素子に電源を供給する電源配線とノイズ源となる回路との間を高周波的に分離することにより、ある回路で発生したノイズが電源配線を介して他の回路に回り込まないようにすることが行われている。
従来では、電源配線とノイズ源となる配線とを高周波的に分離するためのインダクタンス素子が用いられる場合もあったが、部品点数を削減して基板占有面積を抑制するために配線パターンにより高周波インピーダンスを高くするためのインピーダンス付加パターン(回路)を構成する方法が各種提案されている。
具体的な方法としては、電源配線とノイズ源となる回路との間に、つづら折り状と交差状の線路パターンにより構成されたインピーダンス付加パターンを設けることが従来技術として提案されている(例えば、特許文献1参照。)。
また、別な方法としては、電源層にスパイラル状の配線を設けることによりインダクタ素子を形成して高周波電流ループを抑制する方法が開示されている(例えば、特許文献2参照。)。
しかし、これらのいずれの従来技術においても、インピーダンス付加パターンを構成するための配線により基板内の面積を多大に占有してしまうため、部品の高密度化を阻害してしまうという問題がある。
特開平9−139573号公報
特開2000−323844号公報
上述した従来の技術では、インピーダンス付加パターンを構成するための配線により基板内の面積を多大に占有してしまい、部品の高密度化を阻害してしまうという問題点があった。
本発明の目的は、ノイズ発生源となる回路と電源回路とを高周波的に分離するためのインピーダンス付加パターンを少ない占有面積で構成することを可能にする多層配線構造体を提供することである。
[多層配線構造体]
上記目的を達成するために、本発明の多層配線構造体は、少なくとも2層以上の配線層が絶縁層を介して構成された多層配線構造体であって、
第1の配線層に形成された第1の配線と、
第2の配線層に形成された第2の配線と、
前記第1の配線と前記第2の配線とを接続する第1のスルーホールと、
前記第2の配線層とは異なる配線層に形成された第3の配線と、
前記第2の配線と前記第3の配線とを接続する第2のスルーホールとを有する。
上記目的を達成するために、本発明の多層配線構造体は、少なくとも2層以上の配線層が絶縁層を介して構成された多層配線構造体であって、
第1の配線層に形成された第1の配線と、
第2の配線層に形成された第2の配線と、
前記第1の配線と前記第2の配線とを接続する第1のスルーホールと、
前記第2の配線層とは異なる配線層に形成された第3の配線と、
前記第2の配線と前記第3の配線とを接続する第2のスルーホールとを有する。
本発明によれば、ある配線層において素子への接続を行う場合にその配線層のみで接続を行うのではなく、第1の配線層、第2の配線層を介して接続することにより立体的な配線によりインピーダンス付加パターンを構成するようにしているので、平面的にインピーダンス付加パターンを構成した場合と比較して占有面積を少なく抑えることができるという効果を得ることができる。
好ましくは、前記第3の配線が形成された配線層が、第1の配線層である。
好ましくは、前記第1、第2および第3の配線が、透視面上において直線状に形成されている。
また、上記目的を達成するために本発明の他の多層配線構造体は、少なくとも2層以上の配線層が絶縁層を介して構成された多層配線構造体であって、
第1の配線層に形成された第1の配線と、
第2の配線層に形成された第2の配線と、
前記第1の配線と前記第2の配線とを接続する第1のスルーホールと、
第3の配線層に形成された第3の配線と、
前記第2の配線と前記第3の配線とを接続する第2のスルーホールと、
前記第3の配線層とは異なる配線層に形成された第4の配線と、
前記第3の配線と前記第4の配線とを接続する第3のスルーホールと、を有する。
第1の配線層に形成された第1の配線と、
第2の配線層に形成された第2の配線と、
前記第1の配線と前記第2の配線とを接続する第1のスルーホールと、
第3の配線層に形成された第3の配線と、
前記第2の配線と前記第3の配線とを接続する第2のスルーホールと、
前記第3の配線層とは異なる配線層に形成された第4の配線と、
前記第3の配線と前記第4の配線とを接続する第3のスルーホールと、を有する。
[多層プリント基板]
また、上記目的を達成するために本実施形態の多層プリント基板は、少なくとも2層以上の配線層が絶縁層を介して構成された多層プリント基板であって、
第1の配線層に形成された第1の配線と、
第2の配線層に形成された第2の配線と、
前記第1の配線と前記第2の配線とを接続する第1のスルーホールと、
接続しようとする素子と、
前記第2の配線層とは異なる配線層に形成され、前記素子と接続された第3の配線と、
前記第2の配線と前記第3の配線とを接続する第2のスルーホールとを有する。
また、上記目的を達成するために本実施形態の多層プリント基板は、少なくとも2層以上の配線層が絶縁層を介して構成された多層プリント基板であって、
第1の配線層に形成された第1の配線と、
第2の配線層に形成された第2の配線と、
前記第1の配線と前記第2の配線とを接続する第1のスルーホールと、
接続しようとする素子と、
前記第2の配線層とは異なる配線層に形成され、前記素子と接続された第3の配線と、
前記第2の配線と前記第3の配線とを接続する第2のスルーホールとを有する。
好ましくは、前記第1の配線は、接続しようとする素子の方向とは異なる方向に設けられている。
また、上記目的を達成するために本発明の他の多層プリント基板は、少なくとも2層以上の配線層が絶縁層を介して構成された多層プリント基板であって、
第1の配線層に形成された第1の配線と、
第2の配線層に形成された第2の配線と、
前記第1の配線と前記第2の配線とを接続する第1のスルーホールと、
第3の配線層に形成された第3の配線と、
前記第2の配線と前記第3の配線とを接続する第2のスルーホールと、
接続しようとする素子と、
前記第3の配線層とは異なる配線層に形成され、前記素子に接続された第4の配線と、
前記第3の配線と前記第4の配線とを接続する第3のスルーホールとを有する。
第1の配線層に形成された第1の配線と、
第2の配線層に形成された第2の配線と、
前記第1の配線と前記第2の配線とを接続する第1のスルーホールと、
第3の配線層に形成された第3の配線と、
前記第2の配線と前記第3の配線とを接続する第2のスルーホールと、
接続しようとする素子と、
前記第3の配線層とは異なる配線層に形成され、前記素子に接続された第4の配線と、
前記第3の配線と前記第4の配線とを接続する第3のスルーホールとを有する。
好ましくは、前記第1の配線は、電源配線に接続されている。
以上説明したように、本発明によれば、立体的な配線によりインピーダンス付加パターンを構成するようにしているので、平面的にインピーダンス付加パターンを構成した場合と比較して占有面積を少なく抑えることができるという効果を得ることができる。
次に、本発明の実施の形態について図面を参照して詳細に説明する。
[第1の実施形態]
図1は本発明の第1の実施形態の多層配線構造体の構成を示す図である。図1(a)は本実施形態の多層配線構造体の上面図であり、図1(b)は断面図である。本実施形態では多層配線構造体として、2層のプリント配線基板を用いた場合について説明する。
図1は本発明の第1の実施形態の多層配線構造体の構成を示す図である。図1(a)は本実施形態の多層配線構造体の上面図であり、図1(b)は断面図である。本実施形態では多層配線構造体として、2層のプリント配線基板を用いた場合について説明する。
本実施形態の多層配線構造体では、電源ライン(電源配線)7とLSI10との間にインピーダンス付加パターンを構成することを目的としている。
本実施形態では、電源ライン7からの配線は、先ず、接続しようとする素子であるLSI10の方向とは別の方向に設けられた配線と接続される。そして、この配線は、スルーホール3を経由して裏面の配線層に接続され、裏面の配線層ではスルーホール3とスルーホール2との間が接続される。そして、スルーホール2を経由して表面の配線層に接続され、LSI10の電源端子までの配線が構成されている。
本実施形態の多層配線構造体では、配線パターンを基板厚み方向に折り返して立体的に配線することによりノイズ対策用のインピーダンス付加パターンを構成するようにしている。そして、表面と裏面に形成された配線は、透視面上においてほぼ直線状に形成されているため、電源ライン7とLSI10の電源端子との間に、平面的な配線によりインピーダンス付加パターンを構成する場合と比較して占有面積を削減することが可能となる。つまり、図1(a)を参照するとわかるように、本実施形態によるインピーダンス付加パターンの基板占有面積は、電源ライン7とLSI10の電源端子との間を直線的に接続した場合と比較して大幅に大きくはなっていない。
よって、本実施形態によるインピーダンス付加パターンは、平面上でつづら折状の配線パターンやスパイラル状の配線を構成する場合と比較して、少ない占有面積となっていることが分かる。
[第2の実施形態]
図2は本発明の第2の実施形態の多層配線構造体の構成を示す図である。図2(a)は本実施形態の多層配線構造体の上面図であり、図2(b)は斜視図であり、図3(c)は断面図である。本実施形態では多層配線構造体として、4層のプリント配線基板を用いた場合について説明する。
図2は本発明の第2の実施形態の多層配線構造体の構成を示す図である。図2(a)は本実施形態の多層配線構造体の上面図であり、図2(b)は斜視図であり、図3(c)は断面図である。本実施形態では多層配線構造体として、4層のプリント配線基板を用いた場合について説明する。
本実施形態の多層配線構造体では、接続ターミナル61と接続ターミナル62との間にインピーダンス付加パターンを構成することを目的としている。この接続ターミナル61、62には、各種の回路素子は電源配線が接続されるものであるが、ここでは説明を簡単にするために示していない。
本実施形態では、第1層の配線層において接続ターミナル61からの配線はスルーホール52を経由して第2層の配線に接続される。そして、第2層では、スルーホール52とスルーホール51との間が接続される。この第2層の配線は、接続ターミナル1に電源配線を接続し、接続ターミナル62に電源配線と接続しようとする素子を接続した場合、接続しようとする素子の方向とは別の方向に設けられていることになる。
そして、この第2層の配線は、スルーホール51を経由して第3層の配線に接続され、第3層ではスルーホール51とスルーホール53との間が接続される。そして、この配線はスルーホール53を経由して、第1層において接続ターミナル53と接続されることになる。
本実施形態では、スルーホール51、52の位置を接続ターミナル61、62を直接接続したライン上からずらすことにより、4層以上の多層配線プリント基板において同一透視面上に1つの平面上の長さの2倍以上の長さのパターンを配線することが可能となっている。
そして、本実施形態の多層配線構造体では、第1層、第2層および第3層に形成された配線は、接続ターミナル61、62間において透視面上においてほぼ直線状に配置されている。そのため、本実施形態における基板上の占有面積は、接続ターミナル間61、62間を第1層上で直接接続した場合の1本分の占有面積とほぼ同じであり、平面的な配線によりインピーダンス付加パターンを構成する場合と比較して占有面積を削減することが可能となる。
よって、本実施形態によるインピーダンス付加パターンは、平面上でつづら折状の配線パターンやスパイラル状の配線を構成する場合と比較して、少ない占有面積となっていることが分かる。
[第3の実施形態]
図3は本発明の第3の実施形態の多層配線構造体の構成を示す図である。図3(a)は本実施形態の多層配線構造体の上面図であり、図3(b)は断面図である。本実施形態では多層配線構造体として、4層のプリント配線基板を用いた場合について説明する。
図3は本発明の第3の実施形態の多層配線構造体の構成を示す図である。図3(a)は本実施形態の多層配線構造体の上面図であり、図3(b)は断面図である。本実施形態では多層配線構造体として、4層のプリント配線基板を用いた場合について説明する。
本実施形態の多層配線構造体では、電源ライン7とLSI10との間にインピーダンス付加パターンを構成することを目的としている。
本実施形態では、電源ライン7からの配線は先ずスルーホール46を経由して第4層に接続され、第4層ではスルーホール46とスルーホール45との間が接続される。そして、スルーホール45を経由して第1層に接続され、第1層ではスルーホール45とスルーホール44との間が接続される。このようにして、後は同様にして、スルーホール43、42、41を経由することにより、第1層と第4層との間を往復して接続し、最終的には第1層においてLSI10の電源端子に接続される。
本実施形態では、スルーホール41〜46を使用して、4層基板の第1層と第4層を経由することにより、第1層において電源ライン7とLSI10の電源端子との間を直線的に接続する場合よりも配線長を長くすることが可能となる。しかし、図3(a)を参照するとわかるように、本実施形態によるインピーダンス付加パターンの基板占有面積は、電源ライン7とLSI10の電源端子との間を直線的に接続した場合と同じである。
よって、本実施形態によるインピーダンス付加パターンは、平面上でつづら折状の配線パターンやスパイラル状の配線を構成する場合と比較して、少ない占有面積となっていることが分かる。
なお、本実施形態では、4層プリント配線基板のうちの第1層と第4層のみを用いてインピーダンス付加パターンを構成するようにしているが、任意の2層を用いて同様のインピーダンス付加パターンを構成することが可能である。
[変形例]
上記実施形態では、電源ラインとノイズ源となる回路との間にインピーダンス付加パターンを設ける場合を用いて説明したが、本発明はこれに限定されるものではなく、グランドラインとノイズ源となる回路との間、または信号ラインとノイズ源となる回路との間にインピーダンス付加パターンを設けるような場合でも同様に本発明を適用することができるものである。
上記実施形態では、電源ラインとノイズ源となる回路との間にインピーダンス付加パターンを設ける場合を用いて説明したが、本発明はこれに限定されるものではなく、グランドラインとノイズ源となる回路との間、または信号ラインとノイズ源となる回路との間にインピーダンス付加パターンを設けるような場合でも同様に本発明を適用することができるものである。
また、上記実施形態では、ノイズ対策を目的として配線パターンによりインダクタンス成分を形成してインピーダンス付加パターンを構成する場合を用いて説明しているが、本発明は、少ない占有面積で必要な長さの配線を設ける場合であれば同様に適用することができるものである。例えば、2つの信号ラインの長さを同じにして信号遅延量を等しくするために一方の信号ラインの長さを他方の信号ラインの長さと等しくするために等長配線を構成するような場合にも、本発明は同様に適用することができるものである。
このような場合でも、本発明を適用することにより少ない占有面積で必要な長さの迂回配線を構成することが可能となり、高実装密度化を阻害することなく等長配線を実現することが可能となる。
2、3 スルーホール
7 電源ライン
10 LSI
41〜46 スルーホール
51〜53 スルーホール
61、62 接続ターミナル
7 電源ライン
10 LSI
41〜46 スルーホール
51〜53 スルーホール
61、62 接続ターミナル
Claims (15)
- 少なくとも2層以上の配線層が絶縁層を介して構成された多層配線構造体であって、
第1の配線層に形成された第1の配線と、
第2の配線層に形成された第2の配線と、
前記第1の配線と前記第2の配線とを接続する第1のスルーホールと、
前記第2の配線層とは異なる配線層に形成された第3の配線と、
前記第2の配線と前記第3の配線とを接続する第2のスルーホールと、を有する多層配線構造体。 - 前記第3の配線が形成された配線層が、第1の配線層である請求項1記載の多層配線構造体。
- 前記第1、第2および第3の配線が、透視面上において直線状に形成されている請求項1または2記載の多層配線構造体
- 少なくとも2層以上の配線層が絶縁層を介して構成された多層配線構造体であって、
第1の配線層に形成された第1の配線と、
第2の配線層に形成された第2の配線と、
前記第1の配線と前記第2の配線とを接続する第1のスルーホールと、
第3の配線層に形成された第3の配線と、
前記第2の配線と前記第3の配線とを接続する第2のスルーホールと、
前記第3の配線層とは異なる配線層に形成され、接続しようとする素子に接続された第4の配線と、
前記第3の配線と前記第4の配線とを接続する第3のスルーホールと、を有する多層配線構造体。 - 前記第4の配線が形成された配線層が、第1の配線層である請求項4記載の多層配線構造体。
- 前記第1、第2、第3および第4の配線が、透視面上において直線状に形成されている請求項4または5記載の多層配線構造体。
- 少なくとも2層以上の配線層が絶縁層を介して構成された多層プリント基板であって、
第1の配線層に形成された第1の配線と、
第2の配線層に形成された第2の配線と、
前記第1の配線と前記第2の配線とを接続する第1のスルーホールと、
接続しようとする素子と、
前記第2の配線層とは異なる配線層に形成され、前記素子と接続された第3の配線と、
前記第2の配線と前記第3の配線とを接続する第2のスルーホールと、を有する多層プリント基板。 - 前記第3の配線が形成された配線層が、第1の配線層である請求項7記載の多層プリント基板。
- 前記第1の配線は、接続しようとする素子の方向とは別の方向に設けられている請求項7または8記載の多層プリント基板。
- 前記第1、第2および第3の配線が、透視面上において直線状に形成されている請求項7から9のいずれか1項記載の多層プリント基板。
- 少なくとも2層以上の配線層が絶縁層を介して構成された多層プリント基板であって、
第1の配線層に形成された第1の配線と、
第2の配線層に形成された第2の配線と、
前記第1の配線と前記第2の配線とを接続する第1のスルーホールと、
第3の配線層に形成された第3の配線と、
前記第2の配線と前記第3の配線とを接続する第2のスルーホールと、
接続しようとする素子と、
前記第3の配線層とは異なる配線層に形成され、前記素子に接続された第4の配線と、
前記第3の配線と前記第4の配線とを接続する第3のスルーホールと、を有する多層プリント基板。 - 前記第4の配線が形成された配線層が、第1の配線層である請求項11記載の多層プリント基板。
- 前記第2の配線は、接続しようとする素子の方向とは別の方向に設けられている請求項11または12記載の多層プリント基板。
- 前記第1、第2、第3および第4の配線が、透視面上において直線状に形成されている請求項11から13のいずれか1項記載の多層プリント基板。
- 前記第1の配線は、電源配線に接続されている請求項7から14のいずれか1項記載の多層プリント基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006101918A JP2007281004A (ja) | 2006-04-03 | 2006-04-03 | 多層配線構造体および多層プリント基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006101918A JP2007281004A (ja) | 2006-04-03 | 2006-04-03 | 多層配線構造体および多層プリント基板 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007281004A true JP2007281004A (ja) | 2007-10-25 |
Family
ID=38682182
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006101918A Pending JP2007281004A (ja) | 2006-04-03 | 2006-04-03 | 多層配線構造体および多層プリント基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007281004A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010251486A (ja) * | 2009-04-15 | 2010-11-04 | Mitsubishi Electric Corp | 多層プリント配線板 |
US9179539B2 (en) | 2013-01-22 | 2015-11-03 | Fujitsu Limited | Wiring board and design method for wiring board |
JP2016189418A (ja) * | 2015-03-30 | 2016-11-04 | 三菱電機株式会社 | 高周波整合回路基板及びマイクロ波半導体装置 |
-
2006
- 2006-04-03 JP JP2006101918A patent/JP2007281004A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010251486A (ja) * | 2009-04-15 | 2010-11-04 | Mitsubishi Electric Corp | 多層プリント配線板 |
US9179539B2 (en) | 2013-01-22 | 2015-11-03 | Fujitsu Limited | Wiring board and design method for wiring board |
JP2016189418A (ja) * | 2015-03-30 | 2016-11-04 | 三菱電機株式会社 | 高周波整合回路基板及びマイクロ波半導体装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4047351B2 (ja) | 多層プリント回路板 | |
KR101420543B1 (ko) | 다층기판 | |
JP2009027140A (ja) | プリント回路板 | |
JP2007173665A (ja) | プリント基板 | |
JP2008010621A (ja) | 回路基板ユニット | |
JP2008153542A (ja) | 多層配線基板 | |
JP6671551B1 (ja) | 多層プリント基板 | |
JPH11233951A (ja) | プリント配線板 | |
JP4660738B2 (ja) | プリント配線板及び電子機器 | |
JP2009283771A (ja) | 積層プリント基板 | |
JP2007281004A (ja) | 多層配線構造体および多層プリント基板 | |
JP2007073956A (ja) | 印刷回路基板アセンブリー及び該印刷回路基板アセンブリーを使用する電子装置 | |
JP2002344092A (ja) | プリント基板 | |
JP2005123520A (ja) | プリント配線板 | |
KR100843220B1 (ko) | 동일 평면상 엘.씨 벨런싱이 달성된 인쇄회로기판 | |
JP2003152290A (ja) | プリント配線基板 | |
JP2010062180A (ja) | 多層プリント配線板 | |
JP2007158243A (ja) | 多層プリント回路基板 | |
WO2012153835A1 (ja) | プリント配線基板 | |
JP2008034672A (ja) | チップ部品の実装方法および電子モジュール | |
JP2007059645A (ja) | 複合配線基板 | |
JP2010114738A (ja) | プリント基板実装部品 | |
JP4280141B2 (ja) | 多層プリント配線板 | |
JP2000286512A (ja) | プリント基板 | |
JP2011066099A (ja) | 多層プリント基板 |