JP2007158243A - 多層プリント回路基板 - Google Patents

Abstract

【課題】各プレーンから発生する電磁波ノイズを遮蔽し、回路から発生する電磁波ノイズの影響を低減してノイズによる誤動作を低減すると共に、外部への放射ノイズを抑制した多層プリント回路基板を提供する。
【解決手段】電源層パターン１１０は、電源層が異なるプレーンにより分離されている場合、各プレーン間のスリット２０にグランドパターン９を形成するものである。電源層の電源プレーンＡ〜Ｆ間のスリット２０にグランドパターン９を全てのスリット２０に這いまわすように形成している。これにより、信号層１、７の集積回路素子の高速スイッチング動作に伴って流れる高周波電源電流ノイズが、電源プレーンに流れ込んで発生する電磁放射ノイズを抑制し、且つ電源層５、グランド層３および搭載される集積回路素子から形成されるＬＣ回路の共振ノイズをシールドすることで、多層プリント配線基板１１０から発生する電磁放射ノイズを抑制することができる。
【選択図】図２

Description

本発明は、多層プリント回路基板に関し、さらに詳しくは、多層プリント回路基板に発生する電磁放射ノイズの影響を軽減するパターン形成方法に関するものである。

近年の電子装置に使用される多層プリント回路基板は、信号の高速化と搭載部品の高密度実装化に伴い、外部からの電磁波ノイズの影響を受けやすくなってきている。また、逆に、搭載された部品や信号配線パターンから発生した電磁波ノイズが、外部へ与える影響も無視できなくなってきている。このようなプリント回路基板から放射される電磁波ノイズを抑える手法として、信号配線パターンや電源配線パターンの回路インピーダンスを下げる方法が知られている。具体的には、回路パターン層に対してはグランド層を挿入することでインピーダンスを下げ、外層にはグランド層に接続したべた銅箔領域を設けることにより、回路パターン層から放射される電磁波ノイズをシールドする方法などが採られていた。
このような電磁波ノイズや放射ノイズを低減する方法として特許文献１には、プリント配線基板は、電源層、グランド層を備えており、グランド層は、電源層を挟んでグランド面とビアホールを介して接続されて、電源層は、２つの電源面に分かれ、且つグランド面の幅は、２つの電源面の境界部分であるスリットの幅よりも十分大きい幅を有するプリント配線基板について開示されている。
また特許文献２には、回路パターンが形成された多層プリント配線基板に、電源電位に設定される電源層と、アース電位に設定されるグランド層が設けられ、多層プリント配線基板の周端部に、プリント配線基板の周面を覆って導電層が形成され、グランド層の周端部が導電層に接続された構成の多層プリント配線基板について開示されている。
特開２００１−１２７３８７公報 特開平７−２３５７７６号公報

しかしながら、ＩＣやＬＳＩなどの集積回路素子が搭載されたプリント回路基板を備えた電子機器では、搭載されている集積回路素子の高速スイッチング動作に伴って、高周波電流が回路に流れ、その高周波電流が原因となって回路パターン層のエッジから電磁波ノイズが発生する。また、グランド層と電源層および搭載される集積回路素子から形成されるＬＣ回路の共振周波数により、放射ノイズが発生するといった問題がある。
また、特許文献１に開示されている従来技術は、スリットから放射されるノイズに対してはそれなりの効果はあるが、スリットを遮蔽するグランド面をビアホールにより立体的に構成しなければならず、構成が複雑となりコスト面でも高くなるといった問題がある。
また、特許文献２に開示されている従来技術は、基板の側面部に導電層を形成するため、基本基板から複数の基板を分割する場合、その境界で分割することが不可能となるため、経済寸法により基板を分割することが困難となるといった問題がある。
本発明は、かかる課題に鑑み、異なるプレーンにより分離された電源層のスリット間にグランドパターンを形成することにより、各プレーンから発生する電磁波ノイズを遮蔽し、回路から発生する電磁波ノイズの影響を低減してノイズによる誤動作を低減すると共に、外部への放射ノイズを抑制した多層プリント回路基板を提供することを目的とする。

本発明はかかる課題を解決するために、請求項１は、少なくとも回路パターン層、グランド層及び電源層が夫々絶縁層を介して分離して積層された多層プリント回路基板において、前記電源層がスリットによって複数の異なるプレーンに分離されている場合、各プレーン間のスリットにグランドパターンを形成することを特徴とする。
複数の電源電圧を必要とする場合、各電源電圧ごとにプレーンを分離する必要がある。また、同じ電圧でも供給する回路毎に電源を分離する場合がある。このときもプレーンを分離する必要がある。そしてこれらの電源は回路に供給されるため、回路から発生する高周波ノイズが電源にも重畳する。それらの高周波ノイズは、各プレーンのエッジから外部に放射される。そのノイズは別の電源パターンから他の回路或いは外部に放射される。そこで本発明では、各プレーン間のスリットにグランドパターンを形成して、エッジから発生したノイズをグランドパターンに逃がすものである。
請求項２は、少なくとも回路パターン層、グランド層及び電源層が夫々絶縁層を介して分離して積層された多層プリント回路基板において、前記電源層がスリットによって複数の異なるプレーンに分離されている場合、各プレーン間のスリットにグランドパターンを形成すると共に、該電源層の全てのプレーンを包囲するように前記グランドパターンを這いまわすことを特徴とする。
隣接する各プレーン間にグランドパターンを形成しても、プレーンの外周側から外部に対してノイズが放射される可能性がある。そこで本発明では、プレーンの外周側を包囲するようにグランドパターンを形成するものである。

請求項３は、少なくとも回路パターン層、グランド層及び電源層が夫々絶縁層を介して分離して積層された多層プリント回路基板において、前記電源層がスリットによって複数の異なるプレーンに分離されている場合、各プレーン間のスリットにグランドパターンを形成すると共に、隣接する前記プレーン間の少なくとも１箇所以上を容量素子により接続することを特徴とする。
各プレーン間にグランドパターンを形成することにより、ノイズを低減する効果は大きい。しかし、プレーンから発生するノイズそのものを抑制することはできない。そこで高周波的に低いインピーダンスを呈するコンデンサを各プレーン間に接続することにより、プレーンから発生するノイズそのものを抑制するものである。
請求項４は、前記グランドパターンは、前記グランド層と所定の間隔でスルーホールにより接続されていることを特徴とする。
グランドパターンはプレーンのスリットに形成するため、必然的にパターン幅が狭くなってしまう。パターン幅が狭くなるとパターンのインピーダンスが高くなり、ノイズを遮蔽する効果が低下する。そこで本発明では、インピーダンスを極力低下させるため、所定間隔でグランド層と接続するようにした。
請求項５は、前記プレーン間のスリットに形成するグランドパターンのパターン幅は、該電源層に隣接する上下何れかの層との最小層間距離より広くなるように形成されていることを特徴とする。
他の層へのノイズ放射を防いだり、基板外に出ようとする放射ノイズを防ぐためには、最小層間距離ｄとグランドパターン幅Ｄとの関係は、ｄ＜Ｄであることが必要である。

本発明によれば、少なくとも回路パターン層、グランド層及び電源層が夫々絶縁層により分離されて積層された多層プリント回路基板において、電源層が異なるプレーンにより分離されている場合、各プレーン間のスリットにグランドパターンを形成するので、各プレーンのエッジから放射されるノイズをグランドに逃がすことができると共に、基板外に放射されるノイズを低減することができる。

以下、本発明を図に示した実施形態を用いて詳細に説明する。但し、この実施形態に記載される構成要素、種類、組み合わせ、形状、その相対配置などは特定的な記載がない限り、この発明の範囲をそれのみに限定する主旨ではなく単なる説明例に過ぎない。
図１は本発明の一実施形態に係る多層プリント基板の一部分の構成を表す断面図である。図１（ａ）は各層の構成例を示す断面図である。この多層プリント基板１００は上層から第１の信号層１と、第１の絶縁層２と、グランド層３と、第２の絶縁層４と、電源層５と、第３の絶縁層６と、最下層にある第２の信号層７により構成されている。即ち、表裏に信号層を有し、内層にグランド層３と電源層５を備えた多層プリント基板である。また図示を省略するが、第１の信号層１と第２の信号層７には複数の回路素子が接続され、夫々の電源はスルーホールにより電源層５とグランド層３に接続されている。また、第１の信号層１と第２の信号層７間もスルーホールにより接続される。
図１（ｂ）は、スルーホールを有する各層の構成例を示す断面図である。グランド層３とスルーホールにより接続されたグランドパターン９が、電源層を分離するプレーン５ａ、５ｂ間に形成され、各プレーン５ａ、５ｂがスルーホール１０ａ、１０ｂにより信号層７にランドを形成し、そのランド間にコンデンサ８が接続されている（詳細は後述する）。

図２は本発明の第１の実施形態に係る多層プリント基板の電源層パターン図である。同じ構成要素には図１と同じ参照番号を付して説明する。この多層プリント基板１１０は、電源層がスリット２０によって複数のプレーンに分離されている場合、各プレーン間のスリット２０にグランドパターン９を形成するものである。即ち、図２では、電源層の電源プレーンＡ〜Ｆ間のスリット２０にグランドパターン９を全てのスリット２０に這いまわすように形成している。これにより、信号層１、７の集積回路素子の高速スイッチング動作に伴って流れる高周波電源電流ノイズが、電源プレーンに流れ込んで発生する電磁放射ノイズを抑制し、且つ電源層５、グランド層３および搭載される集積回路素子から形成されるＬＣ回路の共振ノイズをシールドすることで、多層プリント配線基板１１０から発生する電磁放射ノイズを抑制することができる。
また図１（ｂ）に示すように、電源プレーン間５ａ、５ｂのスリット２０に形成するグランドパターン幅Ｄについては、隣接する上下の層のどちらかの最小層間厚ｄよりも必ず広いものとする。これは、他の層へのノイズ放射を防ぐためと、基板外へ出ようとする電磁放射ノイズを防ぐためである。即ち、最小層間厚をｄ、グランドパターン幅をＤとすると、ｄ＜Ｄの式が成り立つようにする。また、グランドパターン９は必ず、一定間隔で内層のグランド層３とスルーホールで接続するものとする。

図３は本発明の第２の実施形態に係る多層プリント基板の電源層パターン図である。同じ構成要素には図２と同じ参照番号を付して説明する。この多層プリント基板１２０は、電源層がスリット２０によって複数のプレーンに分離されている場合、各プレーン間のスリット２０にグランドパターン９を形成すると共に、電源層の全てのプレーンを包囲するようにグランドパターン２１を這いまわすものである。即ち、図３では、電源層の周囲にグランドパターン２１によって包囲している。このため、信号層１、７の集積回路素子の高速スイッチング動作に伴って流れる高周波電源電流ノイズが、電源プレーンに流れ込んで発生する電磁放射ノイズを抑制し、且つ電源層５、グランド層および搭載される集積回路素子から形成されるＬＣ回路の共振ノイズをシールドすることで、多層プリント配線基板１２０から発生する電磁放射ノイズを抑制することができる。

図４は本発明の第３の実施形態に係る多層プリント基板の電源層パターン図である。同じ構成要素には図２と同じ参照番号を付して説明する。この多層プリント基板１３０は、電源層がスリット２０によって複数のプレーンに分離されている場合、各プレーン間のスリット２０にグランドパターン９を形成すると共に、隣接するプレーン間の少なくとも１箇所以上をバイパスコンデンサ（容量素子）２２により接続するものである。即ち、図４では、電源プレーンのスリット２０にグランドパターン９を形成し、電源プレーン同士をバイパスコンデンサ２２で接続している。このため、信号層１、７の集積回路素子の高速スイッチング動作に伴って流れる高周波電源電流ノイズが、電源プレーンに流れ込んで発生する電磁放射ノイズをバイパスコンデンサ２２により抑制し、かつ、信号パターンのリターン電流を確保することが可能となり、更に電磁放射ノイズを抑制する効果が高まる。また、電源層５、グランド層３および搭載される集積回路素子から形成されるＬＣ回路の共振ノイズをシールドすることで、多層プリント配線基板１３０から発生する電磁放射ノイズを抑制することができる。
尚、バイパスコンデンサ２２は実際には、図１（ｂ）のようにスルーホール１０ａ、１０ｂにより信号層１又は７にランド２３、２４を形成して接続される。従って、図４は信号層から電源層を透視してみた図として表している。

図５は本発明の第４の実施形態に係る多層プリント基板の電源層パターン図である。同じ構成要素には図４と同じ参照番号を付して説明する。この多層プリント基板１４０は、電源層がスリット２０によって複数のプレーンに分離されている場合、各プレーン間のスリット２０にグランドパターン９を形成すると共に、電源層の全てのプレーンを包囲するようにグランドパターン２１を這いまわし、隣接するプレーン間の少なくとも１箇所以上をバイパスコンデンサ（容量素子）２２により接続するものである。即ち、図５では、電源プレーンのスリット２０にグランドパターン９を形成し、電源プレーン同士をバイパスコンデンサ２２で接続している。また、周囲にグランドパターン２１が這いまわされており、このため、信号層の集積回路素子の高速スイッチング動作に伴って流れる高周波電源電流ノイズが、電源プレーンに流れ込んで発生する電磁放射ノイズをバイパスコンデンサ２２により抑制し、かつ、信号パターンのリターン電流を確保することが可能となり、更に電磁放射ノイズを抑制することができる。また、電源層５、グランド層３および搭載される集積回路素子から形成されるＬＣ回路の共振ノイズをシールドすることで、多層プリント配線基板１４０から発生する電磁放射ノイズを抑制することができる。
尚、バイパスコンデンサ２２は実際には、図１（ｂ）のようにスルーホール１０ａ、１０ｂにより信号層１又は７にランド２３、２４を形成して接続される。従って、図５は信号層から電源層を透視してみた図として表している。

以上に説明したとおり、本発明によれば、少なくとも信号層１、７、グランド層３及び電源層５が夫々絶縁層２、４、６により分離されて積層された多層プリント回路基板１１０において、電源層がスリット２０によって複数のプレーンに分離されている場合、各プレーン間のスリット２０にグランドパターン９を形成するので、各プレーンのエッジから放射されるノイズをグランドに逃がすことができると共に、基板外に放射されるノイズを低減することができる。
また、少なくとも信号層１、７、グランド層３及び電源層５が夫々絶縁層２、４、６により分離されて積層された多層プリント回路基板１２０において、電源層がスリット２０によって複数のプレーンに分離されている場合、各プレーン間のスリット２０にグランドパターン９を形成すると共に、電源層の全てのプレーンを包囲するようにグランドパターン２１を這いまわすので、外側のプレーンから放射されるノイズを低減することができる。

また、少なくとも信号層１、７、グランド層３及び電源層５が夫々絶縁層２、４、６により分離されて積層された多層プリント回路基板１３０において、電源層がスリット２０によって複数のプレーンに分離されている場合、各プレーン間のスリット２０にグランドパターン９を形成すると共に、隣接するプレーン間の少なくとも１箇所以上をバイパスコンデンサ２２により接続するので、プレーンのエッジから放射されるノイズを抑制することができる。
また、グランドパターン９は、グランド層３と所定の間隔でスルーホールにより接続されているので、グランドパターン９のインピーダンスを低くすることができる。
また、プレーン間のスリットに形成するグランドパターン９のパターン幅は、電源層５に隣接する上下何れかの層との最小層間距離より広くなるように形成されているので、他の層へのノイズ放射を防いだり、基板外に出ようとする放射ノイズを効果的に防ぐことができる。

本発明の一実施形態に係る多層プリント基板の一部分の構成を表す断面図である。 本発明の第１の実施形態に係る多層プリント基板の電源層パターン図である。 本発明の第２の実施形態に係る多層プリント基板の電源層パターン図である。 本発明の第３の実施形態に係る多層プリント基板の電源層パターン図である。 本発明の第４の実施形態に係る多層プリント基板の電源層パターン図である。

符号の説明

１ 第１の信号層、２ 第１の絶縁層、３ グランド層、４ 第２の絶縁層、５ 電源層、６ 第３の絶縁層、７ 第２の信号層、８ バイパスコンデンサ、９ グランドパターン、１０ スルーホール、２０ スリット、１１０ 多層プリント基板

Claims (5)

1. 少なくとも回路パターン層、グランド層及び電源層が夫々絶縁層を介して分離して積層された多層プリント回路基板において、
   前記電源層がスリットによって複数の異なるプレーンに分離されている場合、各プレーン間のスリットにグランドパターンを形成することを特徴とする多層プリント回路基板。
2. 少なくとも回路パターン層、グランド層及び電源層が夫々絶縁層を介して分離して積層された多層プリント回路基板において、
   前記電源層がスリットによって複数の異なるプレーンに分離されている場合、各プレーン間のスリットにグランドパターンを形成すると共に、該電源層の全てのプレーンを包囲するように前記グランドパターンを這いまわすことを特徴とする多層プリント回路基板。
3. 少なくとも回路パターン層、グランド層及び電源層が夫々絶縁層を介して分離して積層された多層プリント回路基板において、
   前記電源層がスリットによって複数の異なるプレーンに分離されている場合、各プレーン間のスリットにグランドパターンを形成すると共に、隣接する前記プレーン間の少なくとも１箇所以上を容量素子により接続することを特徴とする請求項１又は２に記載の多層プリント回路基板。
4. 前記グランドパターンは、前記グランド層と所定の間隔でスルーホールにより接続されていることを特徴とする請求項１乃至３の何れか一項に記載の多層プリント回路基板。
5. 前記プレーン間のスリットに形成するグランドパターンのパターン幅は、該電源層に隣接する上下何れかの層との最小層間距離より広くなるように形成されていることを特徴とする請求項１乃至４の何れか一項に記載の多層プリント回路基板。

Images