JP6422395B2 - 回路基板 - Google Patents
回路基板 Download PDFInfo
- Publication number
- JP6422395B2 JP6422395B2 JP2015101404A JP2015101404A JP6422395B2 JP 6422395 B2 JP6422395 B2 JP 6422395B2 JP 2015101404 A JP2015101404 A JP 2015101404A JP 2015101404 A JP2015101404 A JP 2015101404A JP 6422395 B2 JP6422395 B2 JP 6422395B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring layer
- layer
- wiring
- circuit board
- slit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004020 conductor Substances 0.000 claims description 35
- 239000003990 capacitor Substances 0.000 claims description 8
- 239000007787 solid Substances 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 213
- 239000000758 substrate Substances 0.000 description 19
- 230000007257 malfunction Effects 0.000 description 8
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 7
- 239000011889 copper foil Substances 0.000 description 7
- 239000002184 metal Substances 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 230000008878 coupling Effects 0.000 description 4
- 238000010168 coupling process Methods 0.000 description 4
- 238000005859 coupling reaction Methods 0.000 description 4
- 238000000059 patterning Methods 0.000 description 4
- 230000000644 propagated effect Effects 0.000 description 4
- 239000002344 surface layer Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 230000001902 propagating effect Effects 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- 230000002238 attenuated effect Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 230000015654 memory Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000002040 relaxant effect Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
- Structure Of Printed Boards (AREA)
Description
図1は、実施の形態1における回路基板を示す上面図、図2は図1のA−A断面図、図3は、実施の形態1の回路基板の内部グラウンド層を示す図である。実施の形態1の回路基板1は、4層構造の多層配線基板からなり、表層部を構成する第1層基板部10の銅箔からなる第1層配線部12が、周縁部の2辺にわたり配設されたフレームグラウンド部12FGと、主回路部12MCとを有する。フレームグラウンド部12FGには、外部インターフェース60が搭載される。主回路部12MCには、信号配線51によって外部インターフェース60と接続された回路部品である制御用IC50が搭載される制御用IC搭載領域50Rを有する。そして主回路部12MCとフレームグラウンド部12FGとの間に、第1のスリットS1および第2のスリットS2とを介してシグナルグラウンド部12SGが、介在している。主回路部12MCと、シグナルグラウンド部12SGと、フレームグラウンド部12FGは、少なくとも1か所で、被接続部であるシグナルグラウンド部12SGおよびフレームグラウンド部12FGとは形状または材質の異なる接続部材を介して、接続される。主回路部12MCとフレームグラウンド部12FGとの間に、シグナルグラウンド部12SGが、介在しているとは、主回路部12MCとフレームグラウンド部12FGと、シグナルグラウンド部12SGとのレイアウトが、空間的に介在する配置となっていることをいうものとする。
図4は、実施の形態2における回路基板を示す断面図、図5は、実施の形態2の回路基板の第3層導体部30を構成する内部グラウンド層を示す図である。実施の形態2の回路基板1は、実施の形態1の回路基板1と同様、4層構造の多層配線基板からなり、実施の形態1と異なるのは、第3層導体部30が、主回路領域MCとシグナルグラウンド領域SGとの間に相当する部分でスリットS0を有している点である。他部については、実施の形態1の回路基板1と同様であるため、ここでは説明を省略する。同一部位には同一符号を付した。
図6は、実施の形態3における回路基板を示す断面図、図7は、実施の形態3の回路基板の第3層導体部30を構成する内部グラウンド層を示す図である。実施の形態3の回路基板1は、実施の形態1の回路基板1と同様、4層構造の多層配線基板からなる。実施の形態1の回路基板1と異なるのは、シグナルグラウンド部12SG直下の領域で、最表層同士をつなぐ貫通孔に形成されたビアV1234で接続されており、内層のすべての導体層において、回路基板1の厚さ方向に配列されたシグナルグラウンド内層22SG,30SGを形成したことを特徴とする。また第3層導体部30は、シグナルグラウンド部SGに対応する領域が内層スリットS01を介して分離された形状をとる。
図8は、実施の形態4における回路基板を示す上面図、図9は、図8のC−C断面を示す図である。実施の形態4の回路基板1は、実施の形態1の回路基板1と同様、4層構造の多層配線基板からなる。実施の形態1の回路基板1と異なるのは、シグナルグラウンド部12SGが、第1層配線部12には存在せず、第2層配線部に形成され、第2層シグナルグラウンド部であるシグナルグラウンド内層22SGを構成した点である。つまり、シグナルグラウンド領域SGは、最表層である第1層配線部12の主回路部12MCと対向する領域を有し、最表層である第1層配線部12に隣接する第2層配線部22に形成されている。そして第2層配線部22の第2層シグナルグラウンド部であるシグナルグラウンド内層22SGと第3層導体部30とがビアV23で接続されている。また、最表層のフレームグラウンド部12FGおよび42FG同士は、最表層同士をつなぐビアV14で接続されている。
図10は、実施の形態5における回路基板を示す断面図である。実施の形態5の回路基板1は、実施の形態1の回路基板1と同様、4層構造の多層配線基板からなる。実施の形態1の回路基板1と異なるのは、シグナルグラウンド部12SGが、第3層導体部30と接続されず、最表層にのみ形成されている点である。つまり、シグナルグラウンド領域SGは、最表層である第1層配線部12と第4層配線部42にのみ形成されており、内層とは電気的に接続されていない。第1層配線部12と第4層配線部42のシグナルグラウンド部12SG、42SGは、ビアV14で接続されている。他の部分については実施の形態1と同様であり、同一部位には同一符号を付した。
図11は、実施の形態6における回路基板を示す上面図である。実施の形態6の回路基板1は、実施の形態1の回路基板1と同様、4層構造の多層配線基板からなる。実施の形態1の回路基板と異なるのは、シグナルグラウンド部12SGの形状が主回路部12MCの周囲を囲むように配置されている構成となっている。
図12は、実施の形態7における回路基板を示す上面図である。実施の形態7の回路基板1は、実施の形態1の回路基板1と同様、4層構造の多層配線基板からなる。実施の形態1の回路基板1と異なるのは、シグナルグラウンド部12SGを分断する第6のスリットS6を有し、キャパシタを接続部材73として接続したものである。なお、第6のスリットS6は、外部インターフェース60に比較的近い位置に配設されている。
図13は、実施の形態8における回路基板を示す上面図である。実施の形態8の回路基板1は、実施の形態1の回路基板1と同様、4層構造の多層配線基板からなる。実施の形態1の回路基板1と異なるのは、シグナルグラウンド部12SGを長手方向に分断する第4のスリットS4を形成し、第1および第2のシグナルグラウンド部12SG1,12SG2を形成したものである。実施の形態8の回路基板の構成においても第4のスリットS4をまたぐ接続部材75a,75bを配設している。
図14は、実施の形態9における回路基板を用いた回路装置を示す斜視図である。実施の形態9の回路基板1を用いた回路装置は、実施の形態1の回路基板1と同様、4層構造の多層配線基板を1つのユニットとし、第1のユニットU1、第2のユニットU2、第3のユニットU3を積層し、相互接続したものである。
Claims (8)
- 第1の主面に形成され、外部インターフェースが搭載された第1の配線層と、前記第1の主面に対向する第2の主面に形成され、前記第1の配線層に対向する第2の配線層と、前記第1の配線層と前記第2の配線層とを繋ぐ第1のビアとを有するフレームグラウンド部と、
前記第1の主面に形成され、信号配線によって前記外部インターフェースと接続された回路部品が搭載された第3の配線層と、前記第2の主面に形成され、前記第3の配線層に対向する第4の配線層と、前記第3の配線層と前記第4の配線層とを繋ぐ第2のビアとを有する第1のシグナルグラウンド部と、
前記第1の主面に形成され、第1の配線層と前記第3の配線層との間に介在する第5の配線層と、前記第2の主面に形成され、第2の配線層と前記第4の配線層との間に介在する第6の配線層と、前記第5の配線層と前記第6の配線層とを繋ぐ第3のビアとを有する第2のシグナルグラウンド部と、
前記第3の配線層と前記第5の配線層とを、または前記第4の配線層と前記第6の配線層とを接続する第1の接続部材と、
前記第5の配線層と前記第1の配線層とを、または前記第6の配線層と前記第2の配線層とを接続する第2の接続部材と、
を備え、
前記第1のシグナルグラウンド部は、前記第3の配線層または前記第4の配線層に第1の誘電体層を挟んで対向し、かつ前記第5の配線層または前記第6の配線層に第2の誘電体層を挟んで対向するべたの導体である第1の内層の配線層と、前記第1の内層の配線層と前記第3の配線層または前記第4の配線層とを繋ぐ第4のビアとを有し、
前記第1の内層の配線層は、前記第5の配線層および前記第6の配線層とビアで接続されていない
ことを特徴とする回路基板。 - 前記第3の配線層と前記第5の配線層とは、第1のスリットを介して分離されていることを特徴とする請求項1に記載の回路基板。
- 前記第1の配線層と前記第5の配線層とは、第2のスリットを介して分離されていることを特徴とする請求項2に記載の回路基板。
- 前記第1のスリットおよび前記第2のスリットは、互いに平行であることを特徴とする請求項3に記載の回路基板。
- 前記第5の配線層は、四方から前記第3の配線層を囲むことを特徴とする請求項1から4のいずれか1項に記載の回路基板。
- 前記第2のシグナルグラウンド部は、第3のスリットを介して分離されており、前記第3のスリットをまたぐキャパシタが配置されたことを特徴とする請求項1から5のいずれか1項に記載の回路基板。
- 前記第2のシグナルグラウンド部は、長手方向に沿った第4のスリットを介して、分離されており、前記第4のスリットをまたぐ、少なくとも一つの接続部材を有することを特徴とする請求項3に記載の回路基板。
- 前記第1のスリット、前記第2のスリットおよび前記第4のスリットが互いに平行であることを特徴とする請求項7に記載の回路基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015101404A JP6422395B2 (ja) | 2015-05-18 | 2015-05-18 | 回路基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015101404A JP6422395B2 (ja) | 2015-05-18 | 2015-05-18 | 回路基板 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2016219553A JP2016219553A (ja) | 2016-12-22 |
JP2016219553A5 JP2016219553A5 (ja) | 2017-12-21 |
JP6422395B2 true JP6422395B2 (ja) | 2018-11-14 |
Family
ID=57581496
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015101404A Active JP6422395B2 (ja) | 2015-05-18 | 2015-05-18 | 回路基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6422395B2 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2018173263A1 (ja) * | 2017-03-24 | 2018-09-27 | 三菱電機株式会社 | 回路基板 |
KR102350154B1 (ko) | 2017-06-09 | 2022-01-11 | 미쓰비시덴키 가부시키가이샤 | 프린트 기판 |
JP6999447B2 (ja) * | 2018-02-27 | 2022-01-18 | Hoya株式会社 | 内視鏡システム、及びプロセッサ |
JP6867036B2 (ja) * | 2018-03-26 | 2021-04-28 | Necプラットフォームズ株式会社 | 無線通信装置およびノイズ抑制方法 |
JP7058563B2 (ja) * | 2018-06-14 | 2022-04-22 | 三菱電機株式会社 | 回路基板ユニット |
KR102326231B1 (ko) * | 2019-04-23 | 2021-11-16 | 미쓰비시덴키 가부시키가이샤 | 전자 기기 |
JP7547036B2 (ja) * | 2019-08-09 | 2024-09-09 | キヤノン株式会社 | プリント基板 |
WO2021192073A1 (ja) * | 2020-03-25 | 2021-09-30 | 三菱電機株式会社 | 回路基板及び電子機器 |
US12057414B2 (en) | 2021-04-06 | 2024-08-06 | Mitsubishi Electric Corporation | Printed circuit board |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5063529B2 (ja) * | 2008-08-22 | 2012-10-31 | キヤノン株式会社 | プリント回路板 |
JP5868285B2 (ja) * | 2012-08-09 | 2016-02-24 | 三菱電機株式会社 | プリント基板 |
JP5740427B2 (ja) * | 2013-03-29 | 2015-06-24 | 本田技研工業株式会社 | 回路基板を備える制御装置 |
JP6076174B2 (ja) * | 2013-03-29 | 2017-02-08 | 本田技研工業株式会社 | 雑音耐性の高い制御装置 |
-
2015
- 2015-05-18 JP JP2015101404A patent/JP6422395B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2016219553A (ja) | 2016-12-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6422395B2 (ja) | 回路基板 | |
JP4047351B2 (ja) | 多層プリント回路板 | |
US9326370B2 (en) | Printed circuit board | |
US7271348B1 (en) | Providing decoupling capacitors in a circuit board | |
JP5063529B2 (ja) | プリント回路板 | |
KR102447839B1 (ko) | 회로 기판 및 이를 포함하는 전자 기기 | |
JP5868285B2 (ja) | プリント基板 | |
JP2015061258A (ja) | Ebg構造体、半導体デバイスおよび回路基板 | |
US7791896B1 (en) | Providing an embedded capacitor in a circuit board | |
JP5084153B2 (ja) | プリント基板 | |
JP6504960B2 (ja) | プリント基板 | |
WO2012039120A4 (en) | Printed circuit board | |
JP2013012528A (ja) | プリント基板 | |
US20070062726A1 (en) | Embedded capacitor device having a common coupling area | |
JP6425632B2 (ja) | プリント基板 | |
US20070228578A1 (en) | Circuit substrate | |
US8125794B2 (en) | Multilayer printed wiring board and electronic device using the same | |
JPWO2020174941A1 (ja) | 電子機器及び基板 | |
JP5556162B2 (ja) | 電子装置及びノイズ抑制方法 | |
JP2007335618A (ja) | プリント回路基板 | |
JP2007150212A (ja) | 回路基板 | |
JP2000183533A (ja) | 低emi多層回路基板及び電気・電子機器 | |
JP6399969B2 (ja) | プリント基板 | |
JP2007158243A (ja) | 多層プリント回路基板 | |
JP2010062180A (ja) | 多層プリント配線板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170712 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20171102 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180328 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180403 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180531 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180918 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20181016 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6422395 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |