JP2016219553A5 - - Google Patents

Download PDF

Info

Publication number
JP2016219553A5
JP2016219553A5 JP2015101404A JP2015101404A JP2016219553A5 JP 2016219553 A5 JP2016219553 A5 JP 2016219553A5 JP 2015101404 A JP2015101404 A JP 2015101404A JP 2015101404 A JP2015101404 A JP 2015101404A JP 2016219553 A5 JP2016219553 A5 JP 2016219553A5
Authority
JP
Japan
Prior art keywords
circuit board
slit
signal ground
board according
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015101404A
Other languages
English (en)
Other versions
JP6422395B2 (ja
JP2016219553A (ja
Filing date
Publication date
Application filed filed Critical
Priority to JP2015101404A priority Critical patent/JP6422395B2/ja
Priority claimed from JP2015101404A external-priority patent/JP6422395B2/ja
Publication of JP2016219553A publication Critical patent/JP2016219553A/ja
Publication of JP2016219553A5 publication Critical patent/JP2016219553A5/ja
Application granted granted Critical
Publication of JP6422395B2 publication Critical patent/JP6422395B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Description

上述した課題を解決し、目的を達成するために、本発明は、外部インターフェースが搭載されたフレームグラウンド部と、信号配線によって外部インターフェースと接続された回路部品が搭載された主回路部とを構成する、最表層の配線層と内層の配線層とを備えた多層基板を有する。主回路部とフレームグラウンド部との間に、シグナルグラウンド部が介在しており、主回路部と、シグナルグラウンド部と、フレームグラウンド部は、少なくとも1か所で、被接続部とは形状または材質の異なる接続部材からなる接続部を介して、接続される。

Claims (15)

  1. 外部インターフェースが搭載されたフレームグラウンド部と、
    信号配線によって前記外部インターフェースと接続された回路部品が搭載された主回路部と、を構成する、最表層の配線層と内層の配線層とを備えた多層基板であって、
    前記主回路部と前記フレームグラウンド部との間に、シグナルグラウンド部が介在しており、
    前記主回路部と、前記シグナルグラウンド部と、前記フレームグラウンド部は、少なくとも1か所で、被接続部とは形状または材質の異なる接続部材からなる接続部を介して、接続されたことを特徴とする回路基板。
  2. 前記主回路部と、前記シグナルグラウンド部と、前記フレームグラウンド部とは、前記最表層の配線層で形成されたことを特徴とする請求項1に記載の回路基板。
  3. 前記シグナルグラウンド部は、前記最表層同士をつなぐ貫通孔で接続されており、前記内層の少なくとも1層がシグナルグラウンド内層を構成したことを特徴とする請求項2に記載の回路基板。
  4. 前記シグナルグラウンド部は、前記最表層同士をつなぐ貫通孔で接続され、前記内層のすべての導体層において、前記回路基板の厚さ方向に配列されたシグナルグラウンド内層を構成したことを特徴とする請求項2に記載の回路基板。
  5. 前記シグナルグラウンド部は、前記内層に形成され、前記最表層の前記主回路部と対向する領域を有することを特徴とする請求項1に記載の回路基板。
  6. 前記主回路部と前記シグナルグラウンド部とは、第1のスリットを介して分離されており、前記接続部は、前記第1のスリットをまたぐように配された第1の接続部であることを特徴とする請求項2から4のいずれか1項に記載の回路基板。
  7. 前記シグナルグラウンド部と前記フレームグラウンド部とは、第2のスリットを介して分離されており、前記接続部は、前記第2のスリットをまたぐように配された第2の接続部であることを特徴とする請求項に記載の回路基板。
  8. 前記第1のスリットおよび前記第2のスリットは、互いに平行であることを特徴とする請求項7に記載の回路基板。
  9. 前記シグナルグラウンド部は、前記回路基板上で、四方から前記主回路部を囲むことを特徴とする請求項1から8のいずれか1項に記載の回路基板。
  10. 前記シグナルグラウンド部は、第3のスリットを介して分離されており、前記第3のスリットをまたぐキャパシタが配置されたことを特徴とする請求項1から9のいずれか1項に記載の回路基板。
  11. 前記シグナルグラウンド部は、長手方向に沿った第4のスリットを介して、分離されており、前記第4のスリットをまたぐ、少なくとも一つの接続部材を有することを特徴とする請求項に記載の回路基板。
  12. 前記第1のスリット前記第2のスリットおよび前記第4のスリットが互いに平行であることを特徴とする請求項11に記載の回路基板。
  13. 前記シグナルグラウンド部が、貫通孔を介してシグナルグラウンド内層に接続されており、
    前記シグナルグラウンド内層領域間に内層スリットを有することを特徴とする請求項1に記載の回路基板。
  14. 前記シグナルグラウンド部と前記フレームグラウンド部とは、第2のスリットを介して分離されており、前記接続部は、前記第2のスリットをまたぐように配された第2の接続部であることを特徴とする請求項2から4のいずれか1項に記載の回路基板。
  15. 前記シグナルグラウンド部は、長手方向に沿った第4のスリットを介して、分離されており、前記第4のスリットをまたぐ、少なくとも一つの接続部材を有することを特徴とする請求項1から6,8から10のいずれか1項に記載の回路基板。
JP2015101404A 2015-05-18 2015-05-18 回路基板 Active JP6422395B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015101404A JP6422395B2 (ja) 2015-05-18 2015-05-18 回路基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015101404A JP6422395B2 (ja) 2015-05-18 2015-05-18 回路基板

Publications (3)

Publication Number Publication Date
JP2016219553A JP2016219553A (ja) 2016-12-22
JP2016219553A5 true JP2016219553A5 (ja) 2017-12-21
JP6422395B2 JP6422395B2 (ja) 2018-11-14

Family

ID=57581496

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015101404A Active JP6422395B2 (ja) 2015-05-18 2015-05-18 回路基板

Country Status (1)

Country Link
JP (1) JP6422395B2 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018173263A1 (ja) * 2017-03-24 2018-09-27 三菱電機株式会社 回路基板
US10912187B2 (en) 2017-06-09 2021-02-02 Mitsubishi Electric Corporation Printed board
JP6999447B2 (ja) * 2018-02-27 2022-01-18 Hoya株式会社 内視鏡システム、及びプロセッサ
JP6867036B2 (ja) * 2018-03-26 2021-04-28 Necプラットフォームズ株式会社 無線通信装置およびノイズ抑制方法
JP7058563B2 (ja) * 2018-06-14 2022-04-22 三菱電機株式会社 回路基板ユニット
KR102326231B1 (ko) * 2019-04-23 2021-11-16 미쓰비시덴키 가부시키가이샤 전자 기기
JP7547036B2 (ja) * 2019-08-09 2024-09-09 キヤノン株式会社 プリント基板
JP6843312B1 (ja) * 2020-03-25 2021-03-17 三菱電機株式会社 回路基板及び電子機器
DE112021007463T5 (de) * 2021-04-06 2024-01-25 Mitsubishi Electric Corporation Leiterplatte

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5063529B2 (ja) * 2008-08-22 2012-10-31 キヤノン株式会社 プリント回路板
JP5868285B2 (ja) * 2012-08-09 2016-02-24 三菱電機株式会社 プリント基板
JP6076174B2 (ja) * 2013-03-29 2017-02-08 本田技研工業株式会社 雑音耐性の高い制御装置
JP5740427B2 (ja) * 2013-03-29 2015-06-24 本田技研工業株式会社 回路基板を備える制御装置

Similar Documents

Publication Publication Date Title
JP2016219553A5 (ja)
JP2016134615A5 (ja)
TW201613053A (en) Dual side solder resist layers for coreless packages and packages with an embedded interconnect bridge and their methods of fabrication
JP2016207958A5 (ja)
JP2017212377A5 (ja)
JP2013225610A5 (ja)
WO2016118210A3 (en) Interconnect structures for assembly of multi-layer semiconductor devices
GB2557101A (en) Tamper-respondent sensors with formed flexible layer(s)
JP2014082455A5 (ja) フレキシブル基板、基板接続構造及び光モジュール
WO2015015319A3 (en) Architecture of spare wiring structures for improved engineering change orders
JP2014197522A5 (ja) 発光装置
JP2017098020A5 (ja)
JP2016063046A5 (ja)
JP2016207957A5 (ja)
EP2770409A3 (en) Touch panel and manufacturing method thereof
JP2018174302A5 (ja)
JP2017101982A5 (ja)
JP2013219191A5 (ja)
JP2011134957A5 (ja)
JP2013247225A5 (ja)
JP2015153816A5 (ja)
JP2016207959A5 (ja)
JP2010050298A5 (ja)
JP2014110390A5 (ja)
JP2016086043A5 (ja)