JP2011134957A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2011134957A5 JP2011134957A5 JP2009294435A JP2009294435A JP2011134957A5 JP 2011134957 A5 JP2011134957 A5 JP 2011134957A5 JP 2009294435 A JP2009294435 A JP 2009294435A JP 2009294435 A JP2009294435 A JP 2009294435A JP 2011134957 A5 JP2011134957 A5 JP 2011134957A5
- Authority
- JP
- Japan
- Prior art keywords
- land
- multilayer wiring
- wiring board
- diameter side
- wiring layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Description
上記の従来技術の課題を解決するため、本発明によれば、内層の配線層に対してその両面に対向する方向からビアが形成され、前記配線層においてそれぞれ当該ビアと接続される箇所に画定されるランドが、その側面がテーパ状となるように形成された構造を有する多層配線基板であって、前記ランドは、小径側の面にビアが接続される第1のランドと、大径側の面にのみビアが接続される第2のランドからなり、前記第1のランドと前記第2のランドとは同層に形成されており、前記第2のランドの大径側の面の面積が、前記第1のランドの小径側の面の面積と同じになることを特徴とする多層配線基板が提供される。
Claims (5)
- 内層の配線層に対してその両面に対向する方向からビアが形成され、前記配線層においてそれぞれ当該ビアと接続される箇所に画定されるランドが、その側面がテーパ状となるように形成された構造を有する多層配線基板であって、
前記ランドは、小径側の面にビアが接続される第1のランドと、大径側の面にのみビアが接続される第2のランドからなり、前記第1のランドと前記第2のランドとは同層に形成されており、前記第2のランドの大径側の面の面積が、前記第1のランドの小径側の面の面積と同じになることを特徴とする多層配線基板。 - 内層の配線層に対してその両面に対向する方向からビアが形成され、前記配線層においてそれぞれ当該ビアと接続される箇所に画定されるランドが、その側面がテーパ状となるように形成された構造を有する多層配線基板であって、
前記ランドは、小径側の面にビアが接続される第1のランドと、大径側の面にのみビアが接続される第2のランドからなり、前記第1のランドと前記第2のランドとは同層に形成されており、前記第1のランドの大径側の面の面積の方が、前記第2のランドの大径側の面の面積よりも広いことを特徴とする多層配線基板。 - 前記内層の配線層を挟んで上下に設けられる各絶縁層は、その材料としてプリプレグが使用されていることを特徴とする請求項1又は2に記載の多層配線基板。
- 前記内層の配線層は、前記各絶縁層に設けられる配線に比べて厚く形成されていることを特徴とする請求項3に記載の多層配線基板。
- 前記多層配線基板は、前記ランドの小径側に形成された一面側と、前記ランドの大径側に形成された他面側を有しており、半導体素子搭載面が前記他面側に設けられていることを特徴とする請求項1乃至4のいずれか一項に記載の多層配線基板。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009294435A JP5355380B2 (ja) | 2009-12-25 | 2009-12-25 | 多層配線基板 |
US12/975,703 US8952270B2 (en) | 2009-12-25 | 2010-12-22 | Multilayer wiring board having lands with tapered side surfaces |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009294435A JP5355380B2 (ja) | 2009-12-25 | 2009-12-25 | 多層配線基板 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2011134957A JP2011134957A (ja) | 2011-07-07 |
JP2011134957A5 true JP2011134957A5 (ja) | 2012-12-13 |
JP5355380B2 JP5355380B2 (ja) | 2013-11-27 |
Family
ID=44186077
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009294435A Active JP5355380B2 (ja) | 2009-12-25 | 2009-12-25 | 多層配線基板 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8952270B2 (ja) |
JP (1) | JP5355380B2 (ja) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014075515A (ja) * | 2012-10-05 | 2014-04-24 | Shinko Electric Ind Co Ltd | 配線基板及び配線基板の製造方法 |
JP2014120651A (ja) * | 2012-12-18 | 2014-06-30 | Toppan Printing Co Ltd | 積層配線板及びその製造方法 |
JP2014127623A (ja) | 2012-12-27 | 2014-07-07 | Shinko Electric Ind Co Ltd | 配線基板及び配線基板の製造方法 |
US9275925B2 (en) * | 2013-03-12 | 2016-03-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | System and method for an improved interconnect structure |
JP2015082524A (ja) * | 2013-10-21 | 2015-04-27 | ソニー株式会社 | 配線基板、半導体装置 |
KR102472945B1 (ko) * | 2015-04-23 | 2022-12-01 | 삼성전기주식회사 | 인쇄회로기판, 반도체 패키지 및 그 제조방법 |
US9659853B2 (en) * | 2015-04-24 | 2017-05-23 | Advanced Semiconductor Engineering, Inc. | Double side via last method for double embedded patterned substrate |
JP6816964B2 (ja) | 2016-03-10 | 2021-01-20 | 新光電気工業株式会社 | 配線基板、半導体装置及び配線基板の製造方法 |
JP6615701B2 (ja) | 2016-06-24 | 2019-12-04 | 新光電気工業株式会社 | 配線基板、半導体装置及び配線基板の製造方法 |
KR102530322B1 (ko) * | 2018-12-18 | 2023-05-10 | 삼성전자주식회사 | 반도체 패키지 |
TWI766342B (zh) * | 2020-08-10 | 2022-06-01 | 大陸商鵬鼎控股(深圳)股份有限公司 | 電路板及其製備方法 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5199163A (en) * | 1992-06-01 | 1993-04-06 | International Business Machines Corporation | Metal transfer layers for parallel processing |
JPH08116174A (ja) * | 1994-08-25 | 1996-05-07 | Matsushita Electric Ind Co Ltd | 回路形成基板およびその製造方法 |
JP3112059B2 (ja) * | 1995-07-05 | 2000-11-27 | 株式会社日立製作所 | 薄膜多層配線基板及びその製法 |
EP0948247B1 (en) * | 1998-04-01 | 2005-08-31 | Mitsui Mining & Smelting Co., Ltd. | Method For Making A Multi-Layer Printed Wiring Board |
US6810583B2 (en) * | 2001-08-07 | 2004-11-02 | International Business Machines Corporation | Coupling of conductive vias to complex power-signal substructures |
JP2003158379A (ja) | 2001-11-19 | 2003-05-30 | Kyocera Corp | 多層配線基板 |
JP2003298240A (ja) * | 2002-04-05 | 2003-10-17 | Sohwa Corporation | 多層回路基板 |
JP2005072328A (ja) | 2003-08-26 | 2005-03-17 | Kyocera Corp | 多層配線基板 |
JP4551730B2 (ja) * | 2004-10-15 | 2010-09-29 | イビデン株式会社 | 多層コア基板及びその製造方法 |
JP5407667B2 (ja) * | 2008-11-05 | 2014-02-05 | 株式会社村田製作所 | 半導体装置 |
-
2009
- 2009-12-25 JP JP2009294435A patent/JP5355380B2/ja active Active
-
2010
- 2010-12-22 US US12/975,703 patent/US8952270B2/en active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2011134957A5 (ja) | ||
JP2016192568A5 (ja) | ||
ATE557577T1 (de) | Flexibel-starre leiterplatte | |
JP2010171377A5 (ja) | ||
JP2013062474A5 (ja) | 配線基板及び配線基板の製造方法と半導体装置及び半導体装置の製造方法 | |
WO2008143099A1 (ja) | 積層配線基板及びその製造方法 | |
JP2008160160A5 (ja) | ||
JP2010219210A5 (ja) | 半導体装置 | |
JP2009141121A5 (ja) | ||
JP2016207957A5 (ja) | ||
JP2016063046A5 (ja) | ||
JP2009207142A5 (ja) | ||
WO2015015319A3 (en) | Architecture of spare wiring structures for improved engineering change orders | |
JP2010103502A5 (ja) | 半導体装置 | |
JP2010170647A5 (ja) | ||
JP2013140952A5 (ja) | プリント回路板、プリント配線板及び電子機器 | |
JP2013219191A5 (ja) | ||
JP2008153542A5 (ja) | ||
JP2016219553A5 (ja) | ||
JP2014239187A5 (ja) | ||
JP2014150102A5 (ja) | ||
JP2007149810A5 (ja) | ||
JP2009004648A5 (ja) | ||
JP2008016776A5 (ja) | ||
TW201521123A (zh) | 半導體封裝件及其製法 |