JP2003298240A - 多層回路基板 - Google Patents
多層回路基板Info
- Publication number
- JP2003298240A JP2003298240A JP2002103492A JP2002103492A JP2003298240A JP 2003298240 A JP2003298240 A JP 2003298240A JP 2002103492 A JP2002103492 A JP 2002103492A JP 2002103492 A JP2002103492 A JP 2002103492A JP 2003298240 A JP2003298240 A JP 2003298240A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- land
- insulating layer
- multilayer circuit
- anchor portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
高める。 【解決手段】 多層回路基板1が絶縁層2と配線層3と
が交互に積層されてなり、絶縁層2からなる表面1aに
電子部品EPを実装するためのランド10を有する。こ
のランド10が、電子部品EPと接合する実装面MPが
表面1aから露出するように絶縁層2に埋め込まれてお
り、ランド10の絶縁層2に埋め込まれた部位の少なく
とも一部に、実装面MP下の領域から外方に張り出した
アンカー部13が設けられている。
Description
って、複数の絶縁層および導電層が交互に積層された構
造を有する多層回路基板に関するものである。
求に応じて、半導体素子を実装する回路基板の高集積化
が要求されている。同様に、電子機器を構成する半導体
素子等の電子部品の小型化・高密度化も進められてお
り、半導体素子のピン数が増加しているとともに、半導
体素子のピンピッチも狭くなる傾向にある。
キシ樹脂からなる絶縁基材上に導電体からなる複数の配
線パターンが形成されて、その絶縁基材が複数積層され
た構造を有する。この絶縁基材上に形成された配線パタ
ーン同士を接続する際に、絶縁基板にビアホール(Vi
a hole)もしくはスルーホールと呼ばれる層間接
続部が形成されて、ビアホールを介して複数の配線パタ
ーン同士がそれぞれ電気的に接続されるようになる。
回路基板として、パラップ(商標:Patterned
Prepreg Lay Up Process)と
呼ばれる熱可塑性樹脂からなる基材を絶縁層に用いた多
層回路基板が検討されている。この樹脂多層回路基板
は、配線層を形成した基材を重ねて一括プレスすること
により、3次元的な電気的接続と封止とを一度に実現す
る技術である。
製造される。まず、熱可塑性樹脂からなる絶縁基材に銅
箔等の導電体を貼り付けた熱可塑性樹脂フィルムが用意
される。その後、熱可塑性樹脂フィルムの導電体をエッ
チングすることにより配線パターンが形成される。その
後、導電体の反対側の面からレーザーを照射することに
より、配線層同士を層間接続するためのビアホールが形
成される。そして、このビアホールに金属ペーストが充
填された基材を複数重ねて一括でプレスすることで、多
層回路基板が作製される。
部品を実装するためのランドが形成されている。このラ
ンドは配線層の作製工程と同様に熱可塑性樹脂フィルム
の銅箔面をエッチングすることにより形成される。
内の配線層は絶縁層に挟まれた構造を有するため、絶縁
層と配線層(絶縁基材と銅箔面)とのピール強度(銅箔
引き剥がし強度)を考慮する必要はない。一方、多層回
路基板の表面に設けられたランドには電子部品が実装さ
れるため、多層回路基板と電子部品との熱膨張率の違い
により、ストレスが集中する。ランドが絶縁層から剥が
れてしまうと、接続不良不良が発生してしまうため、ラ
ンドのピール強度は大きくする必要がある。
高めることができる多層回路基板を提供することを目的
とする。
は、絶縁層と配線層とが交互に積層されてなり、前記絶
縁層からなる表面に電子部品を実装するためのランドを
設けた多層回路基板において、前記ランドが、前記電子
部品と接合する実装面が前記表面から露出するように前
記絶縁層に埋め込まれており、前記ランドの前記絶縁層
に埋め込まれた部位の少なくとも一部に、前記実装面下
の領域から外方に張り出したアンカー部が設けられてい
ることを特徴とする。
出す」とは、実装面下の領域を絶縁層の表面上方から見
たとき、実装面より外へ延びるように張り出すことを意
味する。
の一部のみから張り出すように設けられていてもよい
し、実装面下の領域全体から張り出すように設けられて
いてもよい。
の一部から張り出すように設けられていればよく、絶縁
層に埋め込まれたランドの側面を傾斜させることにより
形成されていてもよいし、側面に肩部、すなわち段階的
に外へ張り出すような形状の張り出し部を設けることに
より形成されていてもよい。
るものとすることができる。
の絶縁層に埋め込まれた部位の少なくとも一部に、実装
面下の領域から外方に張り出したアンカー部を設けるこ
とにより、絶縁層がアンカー部を押さえ込む構造となる
ため、ランドの耐剥離性および接続信頼性を高めること
ができる。
ら張り出すように設けた場合、実装面の全体がアンカー
部により接続信頼性が高められるため、実装面の全領域
にわたりランドの接続強度を高めることができる。
ランドの側面を傾斜させることにより形成した場合、ラ
ンド形状をパターニングする際にパターン形成と同時に
側面を傾斜させれば、アンカー部を別途パターニングす
る必要がなくなるため、製造効率の向上を図ることがで
きる。
とにより形成した場合、肩部が絶縁層により係止される
ことになるため、ランドの接続信頼性を高めることがで
きる。
合、多層回路基板の厚さを薄くできるとともに、その製
造工程上、製造時間の短縮、コストの削減を図ることが
できる。
ましい実施の形態を示す模式図であり、図1を参照して
多層回路基板1について説明する。図1(a)に示すよ
うに、多層回路基板1の表面1aに複数のランドが形成
されており、このランドにCSP(チップサイズパッケ
ージ)やBGA(ボールグリッドアレイ)等の電子部品
EPが表面実装もしくはCOB(Chip On Bo
ard)実装等される。
は絶縁層2と配線層3が交互に積層した構造を有してい
る。絶縁層2はたとえばはんだ耐熱性に優れ、かつ低温
での熱成形性(熱融着性)に優れた熱可塑性樹脂フィル
ムからなっている。この熱可塑性樹脂として、たとえば
特定組成のポリアリールケトン樹脂と非結晶性ポリエー
テルイミド樹脂とからなる特定の熱特性を付与したも
の、ポリエーテルエーテルケトン(PEEK)、ポリフ
ェニレンサルファイド、液晶ポリマー、熱可塑ポリイミ
ド等が挙げられる。このように、絶縁層2に熱可塑性樹
脂を用いることで、高周波特性の向上および設計自由度
の向上を図るとともに、多層回路基の厚さの薄型化、製
造時間の短縮、コストの削減を図ることができる。
有しており、各配線層3はそれぞれ絶縁層2のビアホー
ルに充填された層間接続部4を介して電気的に接続され
ている。また、多層回路基板1の表面1aは絶縁層2か
らなっており、この絶縁層2に電子部品EPを実装する
ためのランド10が設けられている。
びランド形状を示す図であり、図2を参照してランド1
0について説明する。なお、図2(a)は、ランド10
の上面図、図2(b)はランドの断面形状を示す図、図
2(c)はアンカー部の拡大断面図をそれぞれ示してい
る。
に設けられており、層間接続部4を介して配線層3と接
続されている。ランド10は電子部品EPと接合する実
装面MPが表面1aから露出しており、側面12が絶縁
層2内に埋め込まれた構造を有する。
の少なくとも一部に、実装面MP下の領域から外方に張
り出したアンカー部13が設けられている。具体的に
は、図2(b)において、ランド10の側面12を傾斜
して形成することにより、アンカー部13が実装面MP
下から外方に張り出すように形成されている。よって、
ランド10の断面は略台形状に形成されていることにな
る。
を設けることにより、ランド10の矢印Z1方向の移動
を制限することができる。よって、ランド10のピール
強度を高めることができ、絶縁層2からランド10が剥
離するのを防止することができる。
装された場合に、電子部品EPと多層回路基板1との熱
膨張率の違いによりストレスが加わる場合がある。この
とき、従来のランドにおいては、ランド10の側面12
が表面1aに対して略垂直(略85度〜90度)にした
構造を有する場合、ランド10のピール強度は絶縁層2
との接合面積に依存した接合強度になる。
P下よりも張り出したアンカー部13を設けることによ
り、絶縁層2とランド10の接合強度は、接合面積に依
存する接合強度の他にアンカー部13による接合強度が
加わることになる。すなわち、ランド10に矢印Z1方
向の力が加わった場合、絶縁層2がアンカー部13を押
さえる構造になっている。よって、ランド10のピール
強度を高めることができ、ランド10の接続信頼性を高
めることができる。すると、この多層回路基板1を用い
た電子機器の信頼性を高めることができる。
すべての側面12が傾斜しており、アンカー部13が実
装面MP下の領域全体から張り出すように設けられてい
る。これによりランド10の実装面MP全体の接続強度
を高めることができる。
領域)が大きい程、ピール強度が大きくなるが、大きく
し過ぎるとランド10の集積度が低くなってしまう。よ
って、アンカー部13の大きさは上述したストレスに耐
えられる大きさと集積度の整合性を取ることで決定され
る。
0と略同一形状に形成されているが、ランド10のみア
ンカー部13を有するようにして、配線層3の側面は断
面が略矩形状になるように形成してもよい。
示す工程図であり、図1から図3を参照して多層回路基
板の製造方法について説明する。まず、図3(a)に示
すように、熱可塑性樹脂フィルムからなる絶縁層2を構
成する基材21に銅箔等からなる導電層22を貼り付け
た熱可塑性樹脂フィルム20が用意される。
可塑性樹脂フィルム20の導電層22をエッチングする
ことにより所定の配線パターンの配線層3が基材21の
上に形成される。このとき、導電層22は異方性エッチ
ングにより、側面が傾斜するようにエッチングされる。
すると、断面が略台形状の配線層3およびランド10が
形成されることになる。
上を図るため、配線層3およびランド10を形成する際
に同一のエッチング条件でエッチングを行うことで、配
線層3にもアンカー部13を設ける場合について言及し
ているが、ランド10を形成する場合のみ側面12を傾
斜するようにエッチングするようにしてもよい。さら
に、配線層3をエッチングにより形成する場合について
言及しているが、基材21に所定の配線パターンの配線
溝を形成し、配線溝に金属ペーストを塗布して配線層3
が形成されるようにしてもよい。
工により熱可塑性樹脂フィルム20にビアホールが形成
されて、このビアホールに金属ペーストが充填される。
これにより、配線層3と接続した層間接続部4を備えた
ビア充填シート30が形成される。
続部4がそれぞれ互いに接続するように複数のビア充填
シート30が積層されて一括でプレス加工される。する
と、図3(d)に示すように、ランド10および配線層
3が絶縁層2内に埋め込まれて多層回路基板1が完成す
る。
予めアンカー部13をエッチング等により作製してお
き、プレス加工によりアンカー部13を絶縁層2内に埋
め込むことにより、ピーク強度の高いランドを有する多
層回路基板1を効率よく作製することができる。
の形態を示す図であり、図4を参照して多層回路基板5
0について説明する。なお、図4の多層回路基板50に
おいて図1の多層回路基板1と同一の構成を有する部位
には同一の符号を付してその説明を省略する。図4の多
層回路基板50が図1の多層回路基板1と異なる点はア
ンカー部の形状である。
42と肩部41が側面に設けられた構造を有する。この
肩部41および傾斜42、42が実装面MPから張り出
したアンカー部43を形成している。このように、肩部
41を設けることにより絶縁層2がランド40を押さえ
つける力を強くすることができ、ランド40の接続信頼
性の向上を図ることができる。
び図5に示す形状に限定されない。たとえば、図5
(a)のランド60が、略垂直に形成した側面から肩部
61の長さだけ張り出すような構造を有していてもよ
い。このランド60においては肩部61がアンカー部6
3を形成している。
部73がランド70の埋め込まれる部位の一部、すなわ
ち側面12の一部に肩部(もしくは傾斜面)71を設け
ることでアンカー部73を形成してもよい。これによ
り、ランド70間の間隔を狭くすることができ、ランド
70の集積度を高めつつ、ランド70の接続信頼性を高
めることができる。
80の側面から突出させた略棒状の部材によりアンカー
部83を形成するようにしてもよい。また、図5(c)
のように隣り合うアンカー部83同士の幅が左右で異な
る棒状のアンカー部83を絶縁層2に埋め込むようにに
してもよい。これにより、隣り合うアンカー部83同士
が緩衝することなく、ランド80の接続強度を高めなが
ら、集積度を高めることができる。
に限定されない。たとえば、上記各実施の形態におい
て、ランド10が表面1aと略同一平面上に形成されて
いるが、表面1aよりも突出して形成するようにしても
よい。この場合であっても、アンカー部13が表面1a
の絶縁層2内に配置されるような構造を有していれば、
ランド10の接続信頼性を高めることができる。
す模式図
す模式図
工程図
す模式図
状を示す図
Claims (5)
- 【請求項1】 絶縁層と配線層とが交互に積層されてな
り、前記絶縁層からなる表面に電子部品を実装するため
のランドを設けた多層回路基板において、 前記ランドが、前記電子部品と接合する実装面が前記表
面から露出するように前記絶縁層に埋め込まれており、 前記ランドの前記絶縁層に埋め込まれた部位の少なくと
も一部に、前記実装面下の領域から外方に張り出したア
ンカー部が設けられていることを特徴とする多層回路基
板。 - 【請求項2】 前記アンカー部が、前記実装面下の領域
全体から張り出すように設けられていることを特徴とす
る請求項1に記載の多層回路基板。 - 【請求項3】 前記アンカー部が、前記絶縁層に埋め込
まれた前記ランドの側面を傾斜させることにより形成さ
れていることを特徴とする請求項1または請求項2に記
載の多層回路基板。 - 【請求項4】 前記アンカー部が、前記絶縁層に埋め込
まれた前記ランドの側面に肩部を設けることにより形成
されていることを特徴とする請求項1または請求項2に
記載の多層回路基板。 - 【請求項5】 前記絶縁層が、熱可塑性樹脂からなるこ
とを特徴とする請求項1から請求項3のいずれかに記載
の多層回路基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002103492A JP2003298240A (ja) | 2002-04-05 | 2002-04-05 | 多層回路基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002103492A JP2003298240A (ja) | 2002-04-05 | 2002-04-05 | 多層回路基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003298240A true JP2003298240A (ja) | 2003-10-17 |
JP2003298240A5 JP2003298240A5 (ja) | 2005-09-15 |
Family
ID=29389289
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002103492A Pending JP2003298240A (ja) | 2002-04-05 | 2002-04-05 | 多層回路基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2003298240A (ja) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006173597A (ja) * | 2004-11-22 | 2006-06-29 | Mitsubishi Paper Mills Ltd | レジストパターンの形成方法、回路基板の製造方法及び回路基板 |
JP2011134957A (ja) * | 2009-12-25 | 2011-07-07 | Shinko Electric Ind Co Ltd | 多層配線基板 |
JP2013507777A (ja) * | 2009-10-19 | 2013-03-04 | 巨擘科技股▲ふん▼有限公司 | フレキシブル多層基板の金属層構造及びその製造方法 |
JP2014049589A (ja) * | 2012-08-31 | 2014-03-17 | Kyocera Corp | 多層配線基板およびそれを用いたプローブカード |
JP2014086679A (ja) * | 2012-10-26 | 2014-05-12 | Kyocera Corp | 薄膜配線板、多層配線基板およびプローブカード用基板 |
JP2015103817A (ja) * | 2013-11-26 | 2015-06-04 | サムソン エレクトロ−メカニックス カンパニーリミテッド. | 電子部品及び電子部品実装回路基板 |
WO2019026695A1 (ja) * | 2017-08-02 | 2019-02-07 | 株式会社村田製作所 | 多層基板および多層基板の製造方法 |
WO2019044706A1 (ja) * | 2017-08-29 | 2019-03-07 | 京セラ株式会社 | 電子部品搭載用基板、電子装置および電子モジュール |
-
2002
- 2002-04-05 JP JP2002103492A patent/JP2003298240A/ja active Pending
Cited By (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006173597A (ja) * | 2004-11-22 | 2006-06-29 | Mitsubishi Paper Mills Ltd | レジストパターンの形成方法、回路基板の製造方法及び回路基板 |
JP4676317B2 (ja) * | 2004-11-22 | 2011-04-27 | 三菱製紙株式会社 | レジストパターンの形成方法、回路基板の製造方法及び回路基板 |
JP2013507777A (ja) * | 2009-10-19 | 2013-03-04 | 巨擘科技股▲ふん▼有限公司 | フレキシブル多層基板の金属層構造及びその製造方法 |
JP2011134957A (ja) * | 2009-12-25 | 2011-07-07 | Shinko Electric Ind Co Ltd | 多層配線基板 |
JP2014049589A (ja) * | 2012-08-31 | 2014-03-17 | Kyocera Corp | 多層配線基板およびそれを用いたプローブカード |
JP2014086679A (ja) * | 2012-10-26 | 2014-05-12 | Kyocera Corp | 薄膜配線板、多層配線基板およびプローブカード用基板 |
JP2015103817A (ja) * | 2013-11-26 | 2015-06-04 | サムソン エレクトロ−メカニックス カンパニーリミテッド. | 電子部品及び電子部品実装回路基板 |
US10062493B2 (en) | 2013-11-26 | 2018-08-28 | Samsung Electro-Mechanics Co., Ltd. | Electronic component and circuit board having the same mounted thereon |
WO2019026695A1 (ja) * | 2017-08-02 | 2019-02-07 | 株式会社村田製作所 | 多層基板および多層基板の製造方法 |
WO2019044706A1 (ja) * | 2017-08-29 | 2019-03-07 | 京セラ株式会社 | 電子部品搭載用基板、電子装置および電子モジュール |
CN111033771A (zh) * | 2017-08-29 | 2020-04-17 | 京瓷株式会社 | 电子部件搭载用基板、电子装置及电子模块 |
JPWO2019044706A1 (ja) * | 2017-08-29 | 2020-09-24 | 京セラ株式会社 | 電子部品搭載用基板、電子装置および電子モジュール |
US11004781B2 (en) | 2017-08-29 | 2021-05-11 | Kyocera Corporation | Electronic component mounting substrate, electronic device, and electronic module |
EP3678196A4 (en) * | 2017-08-29 | 2021-05-19 | KYOCERA Corporation | SUBSTRATE FOR ASSEMBLY OF ELECTRONIC COMPONENTS, ELECTRONIC DEVICE, AND ELECTRONIC MODULE |
CN111033771B (zh) * | 2017-08-29 | 2023-10-20 | 京瓷株式会社 | 电子部件搭载用基板、电子装置及电子模块 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100650614B1 (ko) | 다층기판 제조방법 | |
US9331011B2 (en) | Electronic component built-in substrate and method of manufacturing the same | |
EP0851724B1 (en) | Printed circuit board and electric components | |
TWI373992B (en) | Circuitized substrate with split conductive layer, method of making same, electrical assembly utilizing same, and information handling system utilizing same | |
JP2009194322A (ja) | 半導体装置の製造方法、半導体装置及び配線基板 | |
US20080128911A1 (en) | Semiconductor package and method for manufacturing the same | |
JP2001015929A (ja) | 多層基板 | |
JP4798237B2 (ja) | Ic搭載基板、及び多層プリント配線板 | |
US11672076B2 (en) | Component carrier with protruding thermally conductive tongue and corresponding method of manufacturing | |
JP2003298240A (ja) | 多層回路基板 | |
JP2000216514A (ja) | 配線基板とその製造方法 | |
JP2005011883A (ja) | 配線基板、半導体装置および配線基板の製造方法 | |
US6657295B2 (en) | Multilayer interconnect board and multilayer semiconductor device | |
JP2002151853A (ja) | 多層配線基板とその製造方法 | |
JPH11112150A (ja) | 多層基板とその製造方法 | |
JP2005123332A (ja) | 回路基板及びその製造方法 | |
JP2009289789A (ja) | 部品内蔵プリント配線板及び部品内蔵プリント配線板の製造方法 | |
JP3107535B2 (ja) | 配線基板、回路部品実装体、および配線基板の製造方法 | |
JP2005340355A (ja) | 配線基板 | |
JP2008311508A (ja) | 電子部品パッケージおよびその製造方法 | |
JP2006041238A (ja) | 配線基板及び配線基板の製造方法 | |
JP3247888B2 (ja) | 電子部品パッケージ及び、電子部品のパッケージの製造方法 | |
JP2004342631A (ja) | 多層プリント配線板の製造方法 | |
CN113498257A (zh) | 部分刚性且部分挠性的部件承载件及其制造方法 | |
KR980013550A (ko) | 회로 기판 및 그 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050405 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050405 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070823 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070911 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080205 |