JPWO2019044706A1 - 電子部品搭載用基板、電子装置および電子モジュール - Google Patents

電子部品搭載用基板、電子装置および電子モジュール Download PDF

Info

Publication number
JPWO2019044706A1
JPWO2019044706A1 JP2019539454A JP2019539454A JPWO2019044706A1 JP WO2019044706 A1 JPWO2019044706 A1 JP WO2019044706A1 JP 2019539454 A JP2019539454 A JP 2019539454A JP 2019539454 A JP2019539454 A JP 2019539454A JP WO2019044706 A1 JPWO2019044706 A1 JP WO2019044706A1
Authority
JP
Japan
Prior art keywords
conductor
substrate
insulating substrate
electronic component
via conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019539454A
Other languages
English (en)
Other versions
JP6933716B2 (ja
Inventor
茂義 福薗
茂義 福薗
祐貴 馬場
祐貴 馬場
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Publication of JPWO2019044706A1 publication Critical patent/JPWO2019044706A1/ja
Application granted granted Critical
Publication of JP6933716B2 publication Critical patent/JP6933716B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4867—Applying pastes or inks, e.g. screen printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Led Device Packages (AREA)

Abstract

電子部品搭載用基板は、電子部品を搭載する絶縁基板と、絶縁基板の内部で、厚み方向に位置したビア導体と、絶縁基板の内部に位置し、ビア導体に接続され、外縁部から内側に向かって厚みが漸次大きくなっており、ビア導体の幅方向において、ビア導体から突出した突出部を含んでいるビアパッド導体とを有している。

Description

本発明は、電子部品搭載用基板、電子装置および電子モジュールに関するものである。
従来、セラミックスからなる絶縁基板の主面に電子部品を搭載する電子部品搭載用基板および電子装置が知られている。
このような電子部品搭載用基板において、絶縁基板は、上面に電子部品をそれぞれ収納して搭載する凹部を有しており、凹部底面設けられた導体層と、下面にモジュール用基板と接続するための導体層と、導体層間に設けられたビア導体とを有している（例えば、特開2015-159245号公報参照。）。
本開示の電子部品搭載用基板は、電子部品を搭載する絶縁基板と、該絶縁基板の内部で、厚み方向に設けられたビア導体と、前記絶縁基板の内部に設けられ、前記ビア導体に接続され、外縁部から内側に向かって厚みが漸次大きくなっており、前記ビア導体の幅方向において、前記ビア導体から突出した突出部を含んでいるビアパッド導体とを有している。
本開示の電子装置は、上記構成の電子部品搭載用基板と、前記凹部に搭載された電子部品とを有する。
本開示の電子モジュールは、接続パッドを有するモジュール用基板と、前記接続パッドにはんだを介して接続された上記記載の電子装置とを有する。
（ａ）は第１の実施形態における電子装置を示す上面図であり、（ｂ）は（ａ）の下面図である。 （ａ）および（ｂ）は、図１に示した電子装置の内部上面図である。 （ａ）は、図１（ａ）に示した電子装置のＡ−Ａ線における縦断面図であり、（ｂ）は、Ｂ−Ｂ線における縦断面図である。 図３（ｂ）に示した電子装置のＡ部における要部拡大断面図である。 図１における電子装置を用いたモジュール用基板に実装した電子モジュールを示す縦断面図である。 第１の実施形態における電子装置の他の例における要部拡大断面図である。 （ａ）は第２の実施形態における電子装置を示す上面図であり、（ｂ）は（ａ）の下面図である。 （ａ）および（ｂ）は、図７に示した電子装置の内部上面図である。 （ａ）は、図７（ａ）に示した電子装置のＡ−Ａ線における縦断面図であり、（ｂ）は、Ｂ−Ｂ線における縦断面図である。 図９（ｂ）に示した電子装置のＡ部における要部拡大断面図である。 （ａ）は、第２の実施形態における電子装置の他の例における断面図であり、（ｂ）は、（ａ）のＡ部における要部拡大断面図である。 第３の実施形態における電子装置における要部拡大断面図である。
本開示のいくつかの例示的な実施形態について、添付の図面を参照しつつ説明する。
（第１の実施形態）
第１の実施形態における電子装置は、図１〜図５に示すように、電子部品搭載用基板１と、電子部品搭載用基板１の凹部14に搭載された電子部品２とを含んでいる。電子装置は、図５に示すように、例えば電子モジュールを構成するモジュール用基板４上にはんだ５を用いて接続される。
第１の実施形態における電子部品搭載用基板１は、電子部品２を搭載する絶縁基板11と、絶縁基板11の内部で、厚み方向に位置したビア導体12と、絶縁基板11の内部に位置し、ビア導体12に接続され、外縁部から内側に向かって厚みが漸次大きくなっており、ビア導体12の幅方向において、ビア導体12から突出した突出部13ａを含んでいるビアパッド導体13とを有している。絶縁基板11は、一方主面に電子部品２を搭載する凹部14を有しており、凹部14の表面および内部に導体層15が位置している。図１〜図４において、上方向とは、仮想のｚ軸の正方向のことをいう。なお、以下の説明における上下の区別は便宜的なものであり、実際に電子部品搭載用基板１等が使用される際の上下を限定するものではない。
図１に示す例において、平面透視において、導体層15を網掛けにて示しており、ビア導体12の側面と重なる部分を点線にて示している。また、図２に示す例において、平面透視にて、ビア導体パッド13および導体層15を網掛けにて示しており、ビア導体12の側面と重なる部分および凹部14の内側壁と重なる部分を点線にて示している。
絶縁基板11は、一方主面（図１〜図４では上面）および主面に相対する他方主面（図１〜図４では下面）と、側面とを有している。絶縁基板11は、複数の絶縁層11ａからなり、主面に開口し、電子部品２を搭載する凹部14を有している。絶縁基板11は、平面視すなわち主面に垂直な方向から見ると矩形の板状の形状を有している。絶縁基板11は電子部品２を支持するための支持体として機能し、凹部14の底面の搭載部上に、電子部品２がはんだバンプ、金バンプまたは導電性樹脂（異方性導電樹脂等）、樹脂等の接続部材３を介して接着されて固定される。
絶縁基板11は、例えば、酸化アルミニウム質焼結体（アルミナセラミックス），窒化アルミニウム質焼結体，窒化珪素質焼結体、ムライト質焼結体またはガラスセラミックス焼結体等のセラミックスを用いることができる。絶縁基板11は、例えば酸化アルミニウム質焼結体である場合であれば、酸化アルミニウム（Ａｌ2Ｏ3），酸化珪素（ＳｉＯ2），酸化マグネシウム（ＭｇＯ），酸化カルシウム（ＣａＯ）等の原料粉末に適当な有機バインダーおよび溶剤等を添加混合して泥漿物を作製する。この泥漿物を、従来周知のドクターブレード法またはカレンダーロール法等を採用してシート状に成形することによってセラミックグリーンシートを作製する。次に、このセラミックグリーンシートに適当な打ち抜き加工を施すとともに、セラミックグリーンシートを複数枚積層して生成形体を形成し、この生成形体を高温（約1600℃）で焼成することによって絶縁基板11が製作される。
凹部14は、図１および図２に示す例において、絶縁基板11の主面に位置している。凹部14は、底面に電子部品２を搭載するためのものである。凹部14は、図１に示す例において、平面視において、角部が円弧状の矩形状であり、絶縁基板11の中央部に位置している。図1〜図３に示す例において、絶縁基板11は、４層の絶縁層11ａから形成されており、凹部14は、一方主面側の１番目および２番目の絶縁層11ａに位置している。凹部14の底面と絶縁基板11の他方主面との間は、２層の絶縁層11ａから形成されている。図２（ａ）に示す例は、平面透視において、凹部14の底面、すなわち、一方主面側の３番目の絶縁層11ａにおける内部上面図である。図２（ｂ）に示す例は、平面透視において、凹部14の凹部14の底面と絶縁基板11の他方主面との間、すなわち、一方主面側の４番目の絶縁層11ａにおける内部上面図である。
凹部14は、例えば、絶縁基板11用のセラミックグリーンシートのいくつかにレーザー加工または金型による打ち抜き加工等によって、凹部14となる貫通孔をそれぞれのセラミックグリーンシートに形成し、このセラミックグリーンシートを、貫通孔を形成していない他のセラミックグリーンシートに積層することで形成できる。
絶縁基板11の表面および内部には、ビア導体12、ビアパッド導体13および導体層15が位置している。ビア導体12、ビアパッド導体13および導体層15は、電子部品２とモジュール用基板４とを電気的に接続するためのものである。導体層15は、図１〜図３に示す例のように、凹部14の底面および絶縁基板11の他方主面に位置している。ビア導体12は、絶縁基板11の内部の厚み方向（図１〜図３ではｚ方向）に位置しており、端部が導体層15に接続されている。ビアパッド導体13は、絶縁基板11の内部に位置し、凹部14の底面側のビア導体12と絶縁基板11の他方主面側のビア導体12との間に位置しており、ビアパッド導体の上面および下面がそれぞれビア導体12に接続されている。
ビア導体12は、図１〜図３に示す例のように、平面透視において、凹部14と重なるように位置している。ビア導体12は、図３および図４に示す例のように、凹部14の底面と絶縁基板11の他方主面との間の少なくとも２つの絶縁層11ａに、絶縁基板11の厚み方向にそれぞれ位置している。凹部14の底面側のビア導体12と絶縁基板11の他方主面側のビア導体12とは、平面透視で重なる、すなわち、縦断面視において凹部14の底面から絶縁基板11の他方主面にかけて厚み方向に垂直に位置している。
ビアパッド導体13は、図３および図４に示す例のように、外縁部から中央部に向って厚みが漸次大きくなっており、ビア導体12の幅方向において、ビア導体12から延出した突出部13ａを有している。ビアパッド導体13の突出部13ａは、図１〜図３に示す例のように、ビア導体12の幅方向において、ビアパッド導体13の上面側に接続されたビア導体12および下面側に接続されたビア導体12のそれぞれから延出している。なお、ビア導体12の幅方向とは、平面透視した際に、平面方向におけるビア導体12の幅（径）の任意の一方向である。ビア導体12の幅方向において、ビア導体12から延出した突出部13ａを有しているとは、平面透視において、ビアパッド導体13の突出部13ａがビア導体12の側面よりも外側にまで延出していることを示している。図１〜図３に示す例において、ビアパッド導体13は、ビア導体12の側面全周にわたって、ビア導体12から延出した突出部13ａを有している。
ビア導体12、ビアパッド導体13および導体層15は、例えばタングステン（Ｗ），モリブデン（Ｍｏ），マンガン（Ｍｎ），銀（Ａｇ）または銅（Ｃｕ）等を主成分とする金属粉末メタライズである。例えば、絶縁基板11が酸化アルミニウム質焼結体から成る場合であれば、Ｗ，ＭｏまたはＭｎ等の高融点金属粉末に適当な有機バインダーおよび溶媒等を添加混合して得たメタライズペーストを、絶縁基板11用のセラミックグリーンシートに予めスクリーン印刷法によって所定のパターンに印刷塗布して、絶縁基板11用のセラミックグリーンシートと同時に焼成することによって、絶縁基板11の所定位置に被着形成される。ビアパッド導体13および導体層15は、例えば、絶縁基板11用のセラミックグリーンシートにビアパッド導体13および導体層15用のメタライズペーストをスクリーン印刷法等の印刷手段によって印刷塗布し、絶縁基板11用のセラミックグリーンシートとともに焼成することによって形成される。ビア導体12は、例えば、絶縁基板11用のセラミックグリーンシートに金型またはパンチングによる打ち抜き加工またはレーザー加工等の加工方法によってビア導体12用の貫通孔を形成し、この貫通孔にビア導体12用のメタライズペーストを上記印刷手段によって充填しておき、絶縁基板11用のセラミックグリーンシートとともに焼成することによって形成される。メタライズペーストは、上述の金属粉末に適当な溶剤およびバインダーを加えて混練することによって、適度な粘度に調整して作製される。なお、絶縁基板11との接合強度を高めるために、ガラス粉末、セラミック粉末を含んでいても構わない。
ビアパッド導体13は、図３および図４に示す例のように、外縁部から内側に向かって厚みが漸次大きくなっている。ビアパッド導体13は、例えば、絶縁基板11用のセラミックグリーンシートに形成されたビア導体12用の貫通孔に充填されたビア導体12用のメタライズペースト上にビアパッド導体13用のメタライズペーストをセラミックグリーンシートの表面に印刷する際に、内側の厚みが外縁部側の厚みよりも大きくなるようにしておくことにより形成することができる。
導体層15の絶縁基板11から露出する表面には、電気めっき法または無電解めっき法によって金属めっき層が被着される。金属めっき層は、ニッケル，銅，金または銀等の耐食性および接続部材接続性に優れる金属から成るものであり、例えば厚さ0.5〜５μｍ程度のニッケルめっき層と0.1〜３μｍ程度の金めっき層とが順次被着される。これによって、導体層15が腐食することを効果的に抑制できるとともに、導体層15とボンディングワイヤ等の接続部材３との接合、ならびに導体層15とモジュール用基板４に位置した接続用の接続パッド41との接合を強固にできる。
また、金属めっき層は、ニッケルめっき層／金めっき層に限られるものではなく、ニッケルめっき層／パラジウムめっき層／金めっき層等を含むその他の金属めっき層であっても構わない。
電子部品搭載用基板１の凹部14の底面に電子部品２を搭載し、電子装置を作製できる。電子部品搭載用基板１に搭載される電子部品２は、ＩＣチップまたはＬＳＩチップ等の半導体素子，発光素子，水晶振動子または圧電振動子等の圧電素子および各種センサ等である。例えば、電子部品２がワイヤボンディング型の半導体素子である場合には、半導体素子は、低融点ろう材または導電性樹脂等の接合部材によって、凹部14の底面に固定された後、ボンディングワイヤ等の接続部材３を介して半導体素子の電極と導体層15とが電気的に接続されることによって電子部品搭載用基板１に搭載される。これにより、電子部品２は導体層15に電気的に接続される。また、例えば電子部品２がフリップチップ型の半導体素子である場合には、半導体素子は、はんだバンプ、金バンプまたは導電性樹脂（異方性導電樹脂等）等の接続部材３を介して、半導体素子の電極と導体層15とが電気的および機械的に接続されることによって電子部品搭載用基板１に搭載される。また、電子部品搭載用基板１の凹部14の底面には、複数の電子部品２を搭載してもよいし、必要に応じて、抵抗素子または容量素子等の小型の電子部品を搭載してもよい。また、電子部品２は必要に応じて、樹脂またはガラス等からなる封止材を用いて、あるいは、樹脂、ガラス、セラミックスまたは金属等からなる蓋体等により封止される。
本実施形態の電子装置の導体層15が、例えば、図４に示すように、モジュール用基板４の接続パッド41にはんだ５を介して接続されて、電子モジュールとなる。電子装置は、例えば、図４に示すように、電子部品搭載用基板１の他の主面に位置した導体層15が、モジュール用基板４の接続パッド41に接続されている。
本実施形態の電子部品搭載用基板１は、電子部品２を搭載する絶縁基板11と、絶縁基板11の内部で、厚み方向に位置したビア導体12と、絶縁基板11の内部に位置し、ビア導体12に接続され、外縁部から内側に向かって厚みが漸次大きくなっており、ビア導体12の幅方向において、ビア導体12から突出した突出部13ａを含んでいるビアパッド導体13とを有している。上記構成により、例えば取扱時の外力によって、電子部品搭載用基板１を含む電子装置に平面方向の応力が加わり、応力がビア導体12に加わったとしても、外縁部から内側に向かって厚みが漸次大きくなっているビアパッド導体13で分散され、絶縁基板11とビア導体12との間に隙間が発生するのを抑制し、凹部14と絶縁基板11の下面側との間の気密性が低下するのを抑制することができる。
また、図４に示す例のように、突出部13ａの端部が尖っていると、例えば取扱時の外力によって、電子部品搭載用基板１を含む電子装置に平面方向の応力が加わり、応力がビア導体12に加わったとしても、外縁部から内側に向かって傾斜面がより大きくなっているビアパッド導体13でより分散され、絶縁基板11とビア導体12との間に隙間が発生するのをより抑制し、凹部14と絶縁基板11の下面側との間の気密性が低下するのを抑制することができる。なお、尖っているとは、縦断面視において、ビアパッド導体13の厚みが小さくなっていることを示している。
また、上面側および下面側に接続されたビア導体12の側面全周の幅方向にわたって、ビアパッド導体13の突出部13ａがビア導体12から突出していると、ビア導体12の側面全周の幅方向にわたってビアパッド導体13で分散され、絶縁基板11とビア導体12との間に隙間が発生するのを抑制し、凹部14と絶縁基板11の下面側との間の気密性が低下するのを抑制することができる。
また、図３および図４に示す例のように、縦断面視にて、ビアパッド導体13は中央部の厚みが外縁部の厚みより大きくなっていると、例えば取扱時の外力によって、電子部品搭載用基板１を含む電子装置に平面方向の応力が加わり、応力がビア導体12に加わったとしても、中央部の厚みが外縁部の厚みより大きくなっているビアパッド導体13で分散され、さらに絶縁基板11における、ビアパッド導体13の中央部から外縁部にかけて接している部分で効果的に分散され、絶縁基板11とビア導体12との間に隙間が発生するのをより抑制し、凹部14と絶縁基板11の下面側との間の気密性が低下するのを抑制することができる。
図４に示すように、ビアパッド導体13を挟んで、ビア導体12が位置するそれぞれの絶縁層11ａの厚みＨ11、Ｈ12は、一方の絶縁層11ａの±10％以内（0.9Ｈ12≦Ｈ11≦1.1Ｈ12）であってもよい。この場合、凹部14の底面側と絶縁基板11の下面側とでそれぞれのビア導体12にかかる応力が均等に分散されやすいので、絶縁基板11と凹部14の底面側のビア導体12および絶縁基板11の下面側のビア導体12との間に隙間が発生するのをより抑制され、凹部14と絶縁基板11の下面側との間の気密性が低下するのを抑制することができる。
また、上述の場合（0.9Ｈ12≦Ｈ11≦1.1Ｈ12）において、ビアパッド導体13の最大厚みＨ２は、ビアパッド導体13を挟んで、ビア導体12が位置するそれぞれの絶縁層11ａの厚みＨ11、Ｈ12の厚みの差以上（Ｈ２≧｜Ｈ11−Ｈ12｜）であると、凹部14の底面側と絶縁基板11の下面側とに外縁部から内側に向かって厚みが漸次大きく良好に位置し、凹部14の底面側と絶縁基板11の下面側とでそれぞれのビア導体12にかかる応力が均等に分散されやすいので、絶縁基板11と凹部14の底面側のビア導体12および絶縁基板11の下面側のビア導体12との間に隙間が発生するのをより抑制され、凹部14と絶縁基板11の下面側との間の気密性が低下するのを抑制することができる。
ビア導体12の幅方向における一端部と突出部13ａとが接していると、例えば取扱時の外力によって、電子部品搭載用基板１を含む電子装置に平面方向の応力が加わり、応力がビア導体12に加わって絶縁基板11とビア導体12との間に隙間が発生しやすいものとなったとしても、ビア導体12の幅方向における一端部と突出部13ａとが接した部分、および突出部13ａ、および突出部13ａと絶縁基板11とが接した部分で気密性を保持しやすいものとなり、凹部14と絶縁基板11の下面側との間の気密性が低下するのを抑制することができる。
ビア導体12の幅方向における両端部と突出部13ａとが接していると、例えば取扱時の外力によって、電子部品搭載用基板１を含む電子装置に平面方向の応力が加わり、応力がビア導体12に加わって絶縁基板11とビア導体12の幅方向における両端部との間に隙間が発生しやすいものとなったとしても、ビア導体12の幅方向における両端部と突出部13ａとが接した部分、および突出部13ａ、および突出部13ａと絶縁基板11とが接した部分で気密性をより保持しやすいものとなり、凹部14と絶縁基板11の下面側との間の気密性が低下するのを抑制することができる。さらに、ビア導体12の幅方向における全周外縁および突出部13ａが接続してもよい。
また、図６に示す例のように、ビア導体12とビアパッド導体13との接触面の傾きが絶縁層11ａとビアパッド導体13との接触面の傾きよりも大きくしておくと、例えば取扱時の外力によって、電子部品搭載用基板を含む電子装置に平面方向の応力が加わって、応力がビア導体に加わったとしても、ビア導体12とビアパッド導体13との接触面の傾きが大きいビアパッド導体でより効果的に分散され、絶縁基板とビア導体との間に隙間が発生するのを効果的に抑制し、凹部14と絶縁基板11の下面側との間の気密性が低下するのを抑制することができる。さらに、ビア導体12の幅方向における全周外縁において、ビア導体12とビアパッド導体13との接触面の傾きが絶縁層11ａとビアパッド導体13との接触面の傾きよりも大きくおよび突出部13ａが接続してもよい。
このようなビア導体12とビアパッド導体13とは、例えば、以下のようにして形成することができる。絶縁基板11用のセラミックグリーンシートに形成されたビア導体12用の貫通孔にビア導体12用のメタライズペーストを充填する際に、ビア導体12用の貫通孔の開口部において、断面視にて凹曲面状（開口部の外縁部側よりも開口部の中央部側凹んだ形状）になるようにビア導体12用のメタライズペーストを充填し、ビア導体12用のメタライズペースト上にビアパッド導体13用のメタライズペーストをビア導体12用の貫通孔内に充填されるようにしてセラミックグリーンシートの表面に印刷することにより形成することができる。
また、ビア導体12およびビアパッド導体13が、絶縁基板11と同じセラミックを含んでいる場合、ビアパッド導体13に含まれるセラミックの含有率をビア導体12に含まれるセラミックの含有率よりも大きくしても構わない。例えば、ビアパッド導体13に含まれるセラミックの含有率がビア導体12に含まれるセラミックの含有率の1.2倍〜2倍程度に大きく含有するようにしても構わない。これにより、平面視においてビアパッド導体13と比較して面積の小さいビア導体12との抵抗差を小さくし、ビア導体12とビアパッド導体13との接触を良好なものとし、ビア導体12とビアパッド導体13とがずれることが抑制されるので、凹部14と絶縁基板11の下面側との間の気密性が低下するのを抑制することができる。
本実施形態の電子装置は、上記構成の電子部品搭載用基板１と、電子部品搭載用基板１に搭載された電子部品２を有していることによって、長期信頼性に優れた電子装置とすることができる。
本実施形態の電子モジュールは、接続パッド41を有するモジュール用基板４と、接続パッド41にはんだ５を介して接続された上記構成の電子装置とを有していることによって、長期信頼性に優れたものとすることができる。
本実施形態における電子部品搭載用基板１は、薄型で高出力の電子装置において好適に使用することができる。特に、ビア導体12の径が、ビア導体12の高さよりも小さい場合に、好適に使用することができる。例えば、電子部品２として、ＬＥＤ等の発光素子を凹部14の底面に搭載する場合、凹部14の気密性を良好なものとし、薄型で高輝度の発光装置用の電子部品搭載用基板１として好適に用いることができる。
（第２の実施形態）
次に、第２の実施形態による電子装置について、図７〜図10を参照しつつ説明する。
第２の実施形態における電子装置において、上記した実施形態の電子装置と異なる点は、１つのビアパッド導体13の上面側および下面側にそれぞれ複数のビア導体12が接続されている点である。図７〜図10に示す例において、１つのビアパッド導体13の上面側に２つのビア導体12が接続されており、１つのビアパッド導体13の下面側に２つのビア導体12が接続されている。
図７に示す例において、平面透視において、導体層15を網掛けにて示しており、ビア導体12の側面と重なる部分を点線にて示している。また、図８に示す例において、ビア導体パッド13および導体層15を網掛けにて示しており、ビア導体12の側面と重なる部分および凹部14の内側壁と重なる部分を点線にて示している。
第２の実施形態の電子部品搭載用基板１によれば、第１の実施形態の電子部品搭載用基板１と同様に、例えば取扱時の外力によって、電子部品搭載用基板１を含む電子装置に平面方向の応力が加わって、応力が個々のビア導体12に加わったとしても、外縁部から内側に向かって厚みが漸次大きくなっているビアパッド導体で分散され、絶縁基板11と個々のビア導体12との間に隙間が発生するのを抑制し、凹部14と絶縁基板11の下面側との間の気密性が低下するのを抑制することができる。
第２の実施形態の電子部品搭載用基板１は、図10に示す例において、縦断面視において、複数のビア導体12間におけるビアパッド導体13の厚みが、平面透視にてビア導体12と重なる領域におけるビアパッド導体13の厚みよりも小さくなっている。 第２の実施形態の電子部品搭載用基板１は、複数のビア導体12に接続されたビアパッド導体13は、ビア導体12の幅方向において、複数のビア導体12から突出した突出部13ａを含んでいる。ビアパッド導体13の突出部13ａは、図７〜図10に示す例のように、ビア導体12の幅方向において、ビアパッド導体13の上面側に接続された複数のビア導体12および下面側に接続された複数のビア導体12のそれぞれから延出している。
なお、上面側および下面側に接続された複数のビア導体12の側面全周の幅方向にわたって、ビアパッド導体13の突出部13ａがビア導体12から突出していると、ビア導体12の側面全周の幅方向にわたってビアパッド導体13で分散され、絶縁基板11とビア導体12との間に隙間が発生するのを抑制し、凹部14と絶縁基板11の下面側との間の気密性が低下するのを抑制することができる。
また、図11に示す例のように、断面視において、複数のビア導体12間のビアパッド導体13の厚みが、平面透視にてビア導体12と重なる領域におけるビアパッド導体13の厚みよりも大きくなるようにしていても構わない。
第２の実施形態の電子部品搭載用基板１は、上述の実施形態の電子部品搭載用基板１と同様の製造方法を用いて製作することができる。
第２の実施形態の電子部品搭載用基板１は、第１の実施形態の電子部品搭載用基板１と同様に、薄型で高出力の電子装置において好適に使用することができる。特に、ビア導体12の径が、ビア導体12の高さよりも小さい場合に、好適に使用することができる。例えば、電子部品２として、ＬＥＤ等の発光素子を凹部14の底面に搭載する場合、凹部14の気密性を良好なものとし、薄型で高輝度の発光装置用の電子部品搭載用基板１として好適に用いることができる。
（第３の実施形態）
次に、第３の実施形態による電子装置について、図12を参照しつつ説明する。
第３の実施態における電子装置において、上記した実施形態の電子装置と異なる点は、１つのビアパッド導体13の上面側に接続されるビア導体12と１つのビアパッド13の下面側にそれぞれ接続されるビア導体12の数とが異なる点である。図12に示す例において、１つのビアパッド導体13の上面側に２つのビア導体12が接続されており、１つのビアパッド導体13の下面側に１つのビア導体12が接続されている。
第３の実施形態の電子部品搭載用基板１によれば、第１の実施形態の電子部品搭載用基板１と同様に、例えば取扱時の外力によって、電子部品搭載用基板１を含む電子装置に平面方向の応力が加わり、応力がビア導体12に加わったとしても、外縁部から内側に向かって厚みが漸次大きくなっているビアパッド導体13で分散され、絶縁基板11とビア導体12との間に隙間が発生するのを抑制し、また、ビアパッド導体13を挟んで、凹部14の底面側のビア導体12と絶縁基板11の下面側のビア導体12とが平面透視にて重ならないようにずれて位置するので、ビアパッド導体13にかかる応力が、平面方向に分散され凹部14と絶縁基板11の下面側との間の気密性が低下するのを効果的に抑制することができる。
１つのビアパッド13の下面側にそれぞれ接続されるビア導体12は、図12に示す例のように、縦断面視にて、１つのビアパッド導体13の上面側に接続されるビア導体12の間に位置している。１つのビアパッド導体13の上面側に接続されるビア導体12と、１つのビアパッド13の下面側にそれぞれ接続されるビア導体12とは、平面透視において、それぞれが重ならないように位置している。
第３の実施形態の電子部品搭載用基板１は、複数のビア導体12に接続されたビアパッド導体13は、ビア導体12の幅方向において、複数のビア導体12から突出した突出部13ａを含んでいる。ビアパッド導体13の突出部13ａは、図12に示す例のように、ビア導体12の幅方向において、ビアパッド導体13の上面側に接続された複数のビア導体12および下面側に接続されたビア導体12のそれぞれから延出している。
なお、上面側および下面側に接続された複数のビア導体12の側面全周の幅方向にわたって、ビアパッド導体13の突出部13ａがビア導体12から突出していると、ビア導体12の側面全周の幅方向にわたってビアパッド導体13で分散され、絶縁基板11とビア導体12との間に隙間が発生するのを抑制し、凹部14と絶縁基板11の下面側との間の気密性が低下するのを抑制することができる。
第３の実施形態の電子部品搭載用基板１は、上述の実施形態の電子部品搭載用基板１と同様の製造方法を用いて製作することができる。
第３の実施形態の電子部品搭載用基板１は、第１の実施形態の電子部品搭載用基板１と同様に、薄型で高出力の電子装置において好適に使用することができる。特に、ビア導体12の径が、ビア導体12の高さよりも小さい場合に、好適に使用することができる。例えば、電子部品２として、ＬＥＤ等の発光素子を凹部14の底面に搭載する場合、凹部14の気密性を良好なものとし、薄型で高輝度の発光装置用の電子部品搭載用基板１として好適に用いることができる。
本開示は、上述の実施の形態の例に限定されるものではなく、種々の変更は可能である。例えば、絶縁基板11は、平面視において側面または角部に、切欠き部または面取り部を有している矩形状であっても構わない。また、絶縁基板11の側面から他の主面にかけて切欠きが位置しており、導体層15に接続され、切欠きの内面に位置する導体、いわゆるキャスタレーション導体を有していてもよい。
第１〜第３の実施形態の電子部品搭載用基板１は、断面視において、凹部14の内側壁面が凹部14の底面に対して垂直に位置しているが、凹部14の内側壁面が凹部14の開口側が凹部14の底面側よりも広くなるように、凹部14の内側壁面が傾斜面であっても構わない。また、凹部14の内側壁面に金属層が位置しても構わない。例えば、電子部品２として発光素子を用いる場合、凹部14の内側壁面に反射率に優れた金属層を位置しておくことで、発光輝度に優れた発光装置用の電子部品搭載用基板１として好適に用いることができる。
また、第１〜第３の実施形態の電子部品搭載用基板１において、それぞれの実施形態を組みあわせても構わない。例えば、第２の実施形態の電子部品搭載用基板１または第３の実施形態の電子部品搭載用基板１において、第１の実施形態の電子部品搭載用基板１に示す例のように、ビア導体12とビアパッド導体13との接触面の傾きが絶縁層11ａとビアパッド導体13との接触面の傾きよりも大きくしていても構わない。
また、第１〜第３の実施形態の電子部品搭載用基板１において、凹部14は、平面視にて略矩形状であるが、平面視にて円形状等、他の形状であっても構わない。
上述の実施形態において、絶縁基板11は、４層の絶縁層11ａにより構成している例を示しているが、絶縁基板11は、２層、３層、もしくは５層以上の絶縁層11ａにより構成していても構わない。また、凹部14は、縦断面視にて、内側壁面が階段状とした凹部14であっても構わない。
第１〜第３の実施形態の電子部品搭載用基板１は、一方主面に凹部14が位置しているが、凹部を有しない、すなわち、平板状の絶縁基板11を有する電子部品搭載用基板１であっても構わない。この場合、電子部品搭載用基板１の一方主面に枠状体、枠状部を有する蓋体を貼り合わせた際に、絶縁基板11の一方主面と絶縁基板11の他方主面との間の気密性を良好なものとすることができる。
また、電子部品搭載用基板１は、多数個取り基板の形態で製作されていてもよい。

Claims (7)

  1. 電子部品を搭載する絶縁基板と、
    該絶縁基板の内部で、厚み方向に位置したビア導体と、
    前記絶縁基板の内部に位置し、前記ビア導体に接続され、
    外縁部から内側に向かって厚みが漸次大きくなっており、前記ビア導体の幅方向において、前記ビア導体から突出した突出部を含んでいるビアパッド導体とを有していることを特徴とする電子部品搭載用基板。
  2. 前記突出部の端部が尖っていることを特徴とする請求項１に記載の電子部品搭載用基板。
  3. 前記ビアパッド導体は中央部の厚みが外縁部の厚みより大きいことを特徴とする請求項１または請求項２に記載の電子部品搭載用基板。
  4. 前記ビア導体の幅方向における一端部と前記突出部とが接していることを特徴とする請求項１乃至請求項３のいずれかに記載の電子部品搭載用基板。
  5. 前記ビア導体の幅方向における両端部と前記突出部とが接していることを特徴とする請求項１乃至請求項３のいずれかに記載の電子部品搭載用基板。
  6. 請求項１乃至請求項５のいずれかに記載の電子部品搭載用基板と、
    該電子部品搭載用基板に搭載された電子部品とを有することを特徴とする電子装置。
  7. 接続パッドを有するモジュール用基板と、
    前記接続パッドにはんだを介して前記外部電極に接続された請求項６に記載の電子装置とを有することを特徴とする電子モジュール。
JP2019539454A 2017-08-29 2018-08-24 電子部品搭載用基板、電子装置および電子モジュール Active JP6933716B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017164453 2017-08-29
JP2017164453 2017-08-29
PCT/JP2018/031376 WO2019044706A1 (ja) 2017-08-29 2018-08-24 電子部品搭載用基板、電子装置および電子モジュール

Publications (2)

Publication Number Publication Date
JPWO2019044706A1 true JPWO2019044706A1 (ja) 2020-09-24
JP6933716B2 JP6933716B2 (ja) 2021-09-08

Family

ID=65527339

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019539454A Active JP6933716B2 (ja) 2017-08-29 2018-08-24 電子部品搭載用基板、電子装置および電子モジュール

Country Status (5)

Country Link
US (1) US11004781B2 (ja)
EP (1) EP3678196B1 (ja)
JP (1) JP6933716B2 (ja)
CN (1) CN111033771B (ja)
WO (1) WO2019044706A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022101851A (ja) * 2020-12-25 2022-07-07 田中貴金属工業株式会社 インターポーザ基板及び該インターポーザ基板を用いたデバイスの製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003298240A (ja) * 2002-04-05 2003-10-17 Sohwa Corporation 多層回路基板
JP2003332716A (ja) * 2002-03-04 2003-11-21 Ngk Spark Plug Co Ltd 配線基板及び配線基板の製造方法
JP2005011883A (ja) * 2003-06-17 2005-01-13 Shinko Electric Ind Co Ltd 配線基板、半導体装置および配線基板の製造方法
JP2014086679A (ja) * 2012-10-26 2014-05-12 Kyocera Corp 薄膜配線板、多層配線基板およびプローブカード用基板
JP2016166855A (ja) * 2015-03-09 2016-09-15 サムソン エレクトロ−メカニックス カンパニーリミテッド． 半導体装置及びその製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7402758B2 (en) * 2003-10-09 2008-07-22 Qualcomm Incorporated Telescoping blind via in three-layer core
US7759582B2 (en) * 2005-07-07 2010-07-20 Ibiden Co., Ltd. Multilayer printed wiring board
JP2006191146A (ja) * 2006-03-20 2006-07-20 Kyocera Corp 多層配線基板の製造方法
US20070236895A1 (en) * 2006-03-30 2007-10-11 Bartley Gerald K Via resistor structure and method for trimming resistance value
JP6385075B2 (ja) * 2013-04-15 2018-09-05 キヤノン株式会社 プリント配線板、プリント回路板及び電子機器
JP2015159245A (ja) 2014-02-25 2015-09-03 京セラ株式会社 発光素子搭載用パッケージおよび発光装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003332716A (ja) * 2002-03-04 2003-11-21 Ngk Spark Plug Co Ltd 配線基板及び配線基板の製造方法
JP2003298240A (ja) * 2002-04-05 2003-10-17 Sohwa Corporation 多層回路基板
JP2005011883A (ja) * 2003-06-17 2005-01-13 Shinko Electric Ind Co Ltd 配線基板、半導体装置および配線基板の製造方法
JP2014086679A (ja) * 2012-10-26 2014-05-12 Kyocera Corp 薄膜配線板、多層配線基板およびプローブカード用基板
JP2016166855A (ja) * 2015-03-09 2016-09-15 サムソン エレクトロ−メカニックス カンパニーリミテッド． 半導体装置及びその製造方法

Also Published As

Publication number Publication date
EP3678196A4 (en) 2021-05-19
EP3678196B1 (en) 2023-07-05
WO2019044706A1 (ja) 2019-03-07
JP6933716B2 (ja) 2021-09-08
CN111033771A (zh) 2020-04-17
US20210066180A1 (en) 2021-03-04
US11004781B2 (en) 2021-05-11
EP3678196A1 (en) 2020-07-08
CN111033771B (zh) 2023-10-20

Similar Documents

Publication Publication Date Title
US11145587B2 (en) Electronic component mounting substrate, electronic device, and electronic module
US10249564B2 (en) Electronic component mounting substrate, electronic device, and electronic module
JP2018073905A (ja) 電子部品搭載用基板、電子装置および電子モジュール
US10699993B2 (en) Wiring board, electronic device, and electronic module
JP6698826B2 (ja) 電子部品搭載用基板、電子装置および電子モジュール
JP6933716B2 (ja) 電子部品搭載用基板、電子装置および電子モジュール
JP6780996B2 (ja) 配線基板、電子装置および電子モジュール
JP2017152433A (ja) 電子部品搭載用基板、電子装置および電子モジュール
JP2023071984A (ja) 配線基板、電子装置および電子モジュール
JP6698301B2 (ja) 配線基板、電子装置および電子モジュール
JP6878562B2 (ja) 配線基板、電子装置および電子モジュール
US10937707B2 (en) Wiring substrate, electronic device, and electronic module
JP6737646B2 (ja) 配線基板、電子装置および電子モジュール
JP6687435B2 (ja) 配線基板、電子装置および電子モジュール
JP6595308B2 (ja) 電子部品搭載用基板、電子装置および電子モジュール
JP6514036B2 (ja) 電子部品搭載用基板、電子装置および電子モジュール

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200210

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210309

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210508

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210720

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210819

R150 Certificate of patent or registration of utility model

Ref document number: 6933716

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150