WO2019044706A1 - 電子部品搭載用基板、電子装置および電子モジュール - Google Patents

電子部品搭載用基板、電子装置および電子モジュール Download PDF

Info

Publication number
WO2019044706A1
WO2019044706A1 PCT/JP2018/031376 JP2018031376W WO2019044706A1 WO 2019044706 A1 WO2019044706 A1 WO 2019044706A1 JP 2018031376 W JP2018031376 W JP 2018031376W WO 2019044706 A1 WO2019044706 A1 WO 2019044706A1
Authority
WO
WIPO (PCT)
Prior art keywords
conductor
electronic component
substrate
insulating substrate
via conductor
Prior art date
Application number
PCT/JP2018/031376
Other languages
English (en)
French (fr)
Inventor
茂義 福薗
祐貴 馬場
Original Assignee
京セラ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 京セラ株式会社 filed Critical 京セラ株式会社
Priority to JP2019539454A priority Critical patent/JP6933716B2/ja
Priority to CN201880054090.9A priority patent/CN111033771B/zh
Priority to EP18851332.9A priority patent/EP3678196B1/en
Priority to US16/642,040 priority patent/US11004781B2/en
Publication of WO2019044706A1 publication Critical patent/WO2019044706A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4867—Applying pastes or inks, e.g. screen printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Definitions

  • the present invention relates to an electronic component mounting substrate, an electronic device, and an electronic module.
  • the insulating substrate has a recess for housing and mounting the electronic component on the upper surface, and for connecting the conductor layer provided with the recess bottom surface and the module substrate on the lower surface And a via conductor provided between the conductor layers (see, for example, JP-A-2015-159245).
  • the electronic component mounting substrate of the present disclosure is provided on an insulating substrate on which an electronic component is mounted, a via conductor provided in the thickness direction inside the insulating substrate, and the inside of the insulating substrate, and is connected to the via conductor. And a via pad conductor having a thickness gradually increasing from the outer edge toward the inside, and including a protrusion projecting from the via conductor in the width direction of the via conductor.
  • An electronic device includes the electronic component mounting substrate configured as described above, and an electronic component mounted in the recess.
  • An electronic module of the present disclosure includes a module substrate having a connection pad, and the above-described electronic device connected to the connection pad via a solder.
  • FIG. 1A is a longitudinal cross-sectional view taken along the line AA of the electronic device shown in FIG. 1A
  • FIG. 1B is a longitudinal cross-sectional view taken along the line BB.
  • FIG. 7A is a longitudinal sectional view taken along the line AA of the electronic device shown in FIG. 7A
  • FIG. 7B is a longitudinal sectional view taken along the line BB.
  • (A) is sectional drawing in the other example of the electronic device in 2nd Embodiment
  • (b) is a principal part expanded sectional view in the A section of (a). It is a principal part expanded sectional view in the electronic device in a 3rd embodiment.
  • the electronic device in the first embodiment includes, as shown in FIGS. 1 to 5, an electronic component mounting board 1 and an electronic component 2 mounted in a recess 14 of the electronic component mounting board 1. As shown in FIG. 5, the electronic device is connected, for example, using a solder 5 on a module substrate 4 constituting an electronic module.
  • the electronic component mounting substrate 1 in the first embodiment is located in the insulating substrate 11 on which the electronic component 2 is mounted, the via conductor 12 located in the thickness direction inside the insulating substrate 11, and the inside of the insulating substrate 11.
  • a via pad conductor 13 connected to the via conductor 12 and having a thickness gradually increasing inward from the outer edge, and including a protrusion 13 a protruding from the via conductor 12 in the width direction of the via conductor 12 doing.
  • the insulating substrate 11 has a recess 14 for mounting the electronic component 2 on one main surface, and the conductor layer 15 is located on the surface and inside of the recess 14.
  • the upward direction means the positive direction of the virtual z axis.
  • the distinction between the upper and lower sides in the following description is for convenience, and does not limit the upper and lower sides when the electronic component mounting board 1 or the like is actually used.
  • the conductor layer 15 is indicated by hatching, and a portion overlapping the side surface of the via conductor 12 is indicated by a dotted line.
  • the via conductor pad 13 and the conductor layer 15 are hatched in plan view, and a portion overlapping the side surface of the via conductor 12 and a portion overlapping the inner sidewall of the recess 14 are dotted lines. It shows by.
  • the insulating substrate 11 has one main surface (upper surface in FIGS. 1 to 4) and the other main surface (lower surface in FIGS. 1 to 4) opposite to the main surface, and side surfaces.
  • the insulating substrate 11 is composed of a plurality of insulating layers 11 a and has a recess 14 which is opened on the main surface and on which the electronic component 2 is mounted.
  • the insulating substrate 11 has a rectangular plate shape when viewed in a plan view, that is, in a direction perpendicular to the main surface.
  • the insulating substrate 11 functions as a support for supporting the electronic component 2, and the electronic component 2 is a solder bump, a gold bump or a conductive resin (anisotropic conductive resin, etc.) on the mounting portion at the bottom of the recess 14. It adheres and is fixed via the connection members 3, such as resin.
  • the insulating substrate 11 for example, ceramics such as aluminum oxide sintered body (alumina ceramics), aluminum nitride sintered body, silicon nitride sintered body, mullite sintered body or glass ceramic sintered body may be used. it can.
  • the insulating substrate 11 is, for example, an aluminum oxide sintered body, raw material powders of aluminum oxide (Al 2 O 3 ), silicon oxide (SiO 2 ), magnesium oxide (MgO), calcium oxide (CaO), etc.
  • a slurry is prepared by adding and mixing an appropriate organic binder, solvent and the like. The slurry is formed into a sheet by employing a conventionally known doctor blade method, calendar roll method or the like to produce a ceramic green sheet. Next, the ceramic green sheet is appropriately punched, and a plurality of ceramic green sheets are laminated to form a formed body, and the formed body is fired at a high temperature (about 1600 ° C.) to form the insulating substrate 11. Made.
  • the recess 14 is located on the main surface of the insulating substrate 11 in the example shown in FIGS. 1 and 2.
  • the recess 14 is for mounting the electronic component 2 on the bottom surface.
  • the recess 14 has a rectangular shape whose corner portion has an arc shape in plan view, and is located at the central portion of the insulating substrate 11.
  • the insulating substrate 11 is formed of four insulating layers 11a, and the recess 14 is located in the first and second insulating layers 11a on the one main surface side. . Between the bottom surface of the recess 14 and the other main surface of the insulating substrate 11, two insulating layers 11a are formed.
  • Fig.2 (a) is an inner top view in the bottom face of the recessed part 14, ie, the 3rd insulating layer 11a by the side of one principal surface, in plane fluoroscopy.
  • FIG. 2B in plan view, the internal top view of the fourth insulating layer 11a between the bottom surface of the recess 14 of the recess 14 and the other main surface of the insulating substrate 11, ie, the one main surface side. It is.
  • Recesses 14 are formed, for example, by forming through holes to be recesses 14 in the respective ceramic green sheets by laser processing or punching with a die on some of the ceramic green sheets for insulating substrate 11. It can form by laminating
  • via pad conductor 13 and conductor layer 15 are located on the surface and inside of insulating substrate 11.
  • the via conductor 12, the via pad conductor 13 and the conductor layer 15 are for electrically connecting the electronic component 2 and the module substrate 4.
  • the conductor layer 15 is located on the bottom of the recess 14 and the other main surface of the insulating substrate 11 as in the example shown in FIGS. 1 to 3.
  • the via conductor 12 is located in the thickness direction (z direction in FIGS. 1 to 3) inside the insulating substrate 11, and the end is connected to the conductor layer 15.
  • the via pad conductor 13 is located inside the insulating substrate 11, is located between the via conductor 12 on the bottom surface side of the recess 14 and the via conductor 12 on the other main surface side of the insulating substrate 11, and the upper surface of the via pad conductor The lower surfaces are respectively connected to the via conductors 12.
  • the via conductor 12 is positioned so as to overlap the recess 14 in plan view, as in the example shown in FIGS. 1 to 3.
  • the via conductor 12 is positioned in the thickness direction of the insulating substrate 11 in at least two insulating layers 11 a between the bottom surface of the recess 14 and the other main surface of the insulating substrate 11 as in the example shown in FIGS. 3 and 4. doing.
  • the via conductor 12 on the bottom surface side of the recess 14 and the via conductor 12 on the other main surface side of the insulating substrate 11 overlap in plan view, that is, the thickness from the bottom surface of the recess 14 to the other main surface of the insulating substrate 11 in vertical cross section Located perpendicular to the direction.
  • the via pad conductor 13 has a thickness gradually increasing from the outer edge toward the center as in the example shown in FIGS. 3 and 4, and a protrusion extending from the via conductor 12 in the width direction of the via conductor 12. It has 13a.
  • the protruding portion 13a of the via pad conductor 13 is, as in the example shown in FIGS. 1 to 3, the via conductor 12 connected to the upper surface side of the via pad conductor 13 and the via connected to the lower surface side in the width direction of the via conductor 12. It extends from each of the conductors 12.
  • the width direction of the via conductor 12 is an arbitrary one direction of the width (diameter) of the via conductor 12 in the planar direction when seen through the plane.
  • the via pad conductor 13 has a protrusion 13a extending from the via conductor 12 over the entire side surface of the via conductor 12.
  • the via conductor 12, the via pad conductor 13 and the conductor layer 15 are metal powder metallized mainly composed of tungsten (W), molybdenum (Mo), manganese (Mn), silver (Ag) or copper (Cu), for example.
  • W tungsten
  • Mo molybdenum
  • Mn manganese
  • Ag silver
  • Cu copper
  • the insulating substrate 11 is made of an aluminum oxide sintered body, a metallized paste obtained by adding and mixing a suitable organic binder, a solvent, and the like to a high melting point metal powder such as W, Mo or Mn is isolated
  • the ceramic green sheet for the substrate 11 is coated with a predetermined pattern by screen printing in advance, and fired simultaneously with the ceramic green sheet for the insulating substrate 11 to be deposited on a predetermined position of the insulating substrate 11.
  • the via pad conductor 13 and the conductor layer 15 are formed, for example, by printing and applying a metallizing paste for the via pad conductor 13 and the conductor layer 15 to a ceramic green sheet for the insulating substrate 11 by printing such as screen printing. It is formed by firing with a green sheet.
  • the via conductor 12 has a through hole for the via conductor 12 formed in the ceramic green sheet for the insulating substrate 11, for example, by a punching process using a die or punching or laser processing, and the through hole is formed in the through hole for the via conductor 12
  • the metallizing paste of the present invention is filled by the above printing means, and is fired together with the ceramic green sheet for the insulating substrate 11.
  • the metallizing paste is prepared by adjusting the viscosity to an appropriate level by kneading the metal powder described above with an appropriate solvent and a binder.
  • a glass powder or a ceramic powder may be included.
  • the via pad conductor 13 gradually increases in thickness from the outer edge toward the inside as in the example shown in FIGS. 3 and 4.
  • Via pad conductor 13 is, for example, a ceramic green sheet with a metallization paste for via pad conductor 13 on a metallization paste for via conductor 12 filled in a through hole for via conductor 12 formed in a ceramic green sheet for insulating substrate 11 When printing on the surface of this, it can form by making thickness of inner side larger than thickness of the outer edge part side.
  • a metal plating layer is deposited on the surface of the conductor layer 15 exposed from the insulating substrate 11 by electroplating or electroless plating.
  • the metal plating layer is made of a metal having excellent corrosion resistance and connecting member connectivity, such as nickel, copper, gold or silver, and, for example, a nickel plating layer with a thickness of about 0.5-5 ⁇ m and a gold plating layer with a thickness of about 0.1-3 ⁇ m. Are sequentially applied.
  • corrosion of the conductor layer 15 can be effectively suppressed, and bonding between the conductor layer 15 and the connection member 3 such as a bonding wire and connection pads for connection located on the conductor layer 15 and the module substrate 4
  • the joint with 41 can be strengthened.
  • the metal plating layer is not limited to the nickel plating layer / gold plating layer, and may be another metal plating layer including nickel plating layer / palladium plating layer / gold plating layer and the like.
  • the electronic component 2 can be mounted on the bottom surface of the recess 14 of the electronic component mounting substrate 1 to manufacture an electronic device.
  • the electronic component 2 mounted on the electronic component mounting substrate 1 is a semiconductor element such as an IC chip or an LSI chip, a light emitting element, a piezoelectric element such as a quartz oscillator or a piezoelectric oscillator, various sensors, and the like.
  • the semiconductor device is fixed to the bottom surface of the recess 14 by a bonding member such as a low melting point brazing material or a conductive resin,
  • the electrode of the semiconductor element and the conductor layer 15 are electrically connected via the connection member 3 to be mounted on the electronic component mounting substrate 1.
  • the electronic component 2 is electrically connected to the conductor layer 15.
  • the semiconductor element is a semiconductor through the connecting member 3 such as a solder bump, a gold bump, or a conductive resin (anisotropic conductive resin etc.)
  • the electrode of the element and the conductor layer 15 are electrically and mechanically connected to be mounted on the electronic component mounting substrate 1.
  • a plurality of electronic components 2 may be mounted on the bottom of the recess 14 of the electronic component mounting substrate 1, or small electronic components such as a resistive element or a capacitive element may be mounted as needed. Good.
  • the electronic component 2 is sealed by using a sealing material made of resin, glass or the like, or a lid made of resin, glass, ceramic, metal or the like, as necessary.
  • the conductor layer 15 of the electronic device of the present embodiment is connected to the connection pad 41 of the module substrate 4 via the solder 5 to form an electronic module.
  • the conductor layer 15 located on the other main surface of the electronic component mounting substrate 1 is connected to the connection pad 41 of the module substrate 4.
  • the electronic component mounting substrate 1 of the present embodiment is located in the insulating substrate 11 on which the electronic component 2 is mounted, the via conductor 12 positioned in the thickness direction inside the insulating substrate 11, and the inside of the insulating substrate 11 And a via pad conductor 13 having a thickness gradually increasing from the outer edge toward the inside from the outer edge and including a protrusion 13 a protruding from the via conductor 12 in the width direction of the via conductor 12 There is. According to the above configuration, even if stress in the planar direction is applied to the electronic device including the electronic component mounting substrate 1 by an external force during handling and stress is applied to the via conductor 12, for example, the thickness gradually increases inward from the outer edge.
  • the end of the projecting portion 13a is sharp, stress in the planar direction is applied to the electronic device including the electronic component mounting substrate 1 by external force during handling, for example. Even if it is added to the via conductor 12, it is more dispersed by the via pad conductor 13 whose inclined surface becomes larger from the outer edge toward the inside, so that a gap is generated between the insulating substrate 11 and the via conductor 12 It can suppress and it can suppress that the airtightness between the recessed part 14 and the lower surface side of the insulated substrate 11 falls. Sharpness indicates that the thickness of the via pad conductor 13 is small in the longitudinal cross section.
  • the width direction of the entire side surface of the via conductor 12 are dispersed in the via pad conductor 13 to suppress the generation of a gap between the insulating substrate 11 and the via conductor 12 and to suppress the reduction in the airtightness between the recess 14 and the lower surface side of the insulating substrate 11. be able to.
  • the thickness of the central portion of the via pad conductor 13 is larger than the thickness of the outer edge portion in the longitudinal sectional view, for example, the electronic components are mounted Even if stress in the planar direction is applied to the electronic device including the substrate 1 and stress is applied to the via conductor 12, the thickness of the central portion is dispersed by the via pad conductor 13 larger than the thickness of the outer edge portion. 11 is effectively dispersed in a portion in contact from the central portion to the outer edge portion of via pad conductor 13 to further suppress generation of a gap between insulating substrate 11 and via conductor 12, and recess 14 and the insulating substrate It can suppress that the airtightness between 11 and the lower surface side falls.
  • the thicknesses H11 and H12 of the respective insulating layers 11a at which the via conductors 12 are located are within ⁇ 10% of one of the insulating layers 11a with the via pad conductor 13 interposed therebetween (0.9H12 ⁇ H11 ⁇ 1.1H12). ) May be.
  • stress applied to each via conductor 12 is easily dispersed evenly on the bottom surface side of recess 14 and the lower surface side of insulating substrate 11, via conductor 12 and insulating substrate 11 on insulating substrate 11 and bottom surface of recess 14 are easily dispersed. It is possible to further suppress the occurrence of a gap between the lower surface side via conductor 12 and the reduction in the airtightness between the recess 14 and the lower surface side of the insulating substrate 11.
  • the maximum thickness H2 of the via pad conductor 13 is the thickness H11, H12 of the respective insulating layers 11a where the via conductor 12 is located with the via pad conductor 13 interposed therebetween.
  • the thickness of the bottom surface of the recess 14 and the bottom surface of the insulating substrate 11 are gradually greater from the outer edge to the bottom surface of the recess 14 and the bottom surface of the recess 14 is lower than H2 ⁇
  • both ends in the width direction of the via conductor 12 are in contact with the projecting portion 13a, for example, stress in the planar direction is applied to the electronic device including the electronic component mounting substrate 1 by external force during handling, and the stress is generated by the via conductor 12
  • the portion where the both ends in the width direction of the via conductor 12 and the projecting portion 13 a are in contact make it easier to maintain the air tightness, and the air tightness between the recess 14 and the lower surface side of the It can be suppressed.
  • the entire outer peripheral edge in the width direction of via conductor 12 and protrusion 13 a may be connected.
  • the inclination of the contact surface between via conductor 12 and via pad conductor 13 is greater than the inclination of the contact surface between insulating layer 11a and via pad conductor 13 at the entire periphery in the width direction of via conductor 12 and protrusion 13a connects You may
  • Such via conductor 12 and via pad conductor 13 can be formed, for example, as follows.
  • the metallizing paste for the via conductor 12 is filled in the through hole for the via conductor 12 formed in the ceramic green sheet for the insulating substrate 11, the opening of the through hole for the via conductor 12 is recessed in a cross sectional view
  • the metallized paste for the via conductor 12 is filled to have a curved surface shape (the shape in which the central portion side of the opening portion is recessed more than the outer edge side of the opening portion), and for the via pad conductor 13 on the metallized paste for the via conductor 12
  • the metallizing paste can be formed by printing on the surface of the ceramic green sheet so as to be filled in the through holes for the via conductors 12.
  • the ceramic content of the via pad conductor 13 may be larger than the ceramic content of the via conductor 12. I do not care.
  • the content of the ceramic contained in the via pad conductor 13 may be made as large as about 1.2 times to 2 times the content of the ceramic contained in the via conductor 12.
  • the difference in resistance with the via conductor 12 having a smaller area compared to the via pad conductor 13 in plan view is made smaller, and the contact between the via conductor 12 and the via pad conductor 13 is made good, and the via conductor 12 and the via pad conductor 13 Since displacement of the protrusion is suppressed, it is possible to suppress deterioration of the airtightness between the recess 14 and the lower surface side of the insulating substrate 11.
  • the electronic device of the present embodiment is an electronic device excellent in long-term reliability by having the electronic component mounting substrate 1 of the above configuration and the electronic component 2 mounted on the electronic component mounting substrate 1. be able to.
  • the electronic module of the present embodiment is excellent in long-term reliability by having the module substrate 4 having the connection pad 41 and the electronic device of the above configuration connected to the connection pad 41 via the solder 5. It can be
  • the electronic component mounting substrate 1 in the present embodiment can be suitably used in a thin, high-power electronic device.
  • the diameter of the via conductor 12 is smaller than the height of the via conductor 12, it can be suitably used.
  • a light emitting element such as an LED
  • the airtightness of the recess 14 is good and it is suitable as a substrate 1 for mounting a thin and high brightness electronic device for a light emitting device It can be used for
  • the electronic device according to the second embodiment differs from the electronic device according to the above-described embodiment in that a plurality of via conductors 12 are connected to the upper surface side and the lower surface side of one via pad conductor 13 respectively.
  • a plurality of via conductors 12 are connected to the upper surface side and the lower surface side of one via pad conductor 13 respectively.
  • two via conductors 12 are connected to the upper surface side of one via pad conductor 13
  • two via conductors 12 are connected to the lower surface side of one via pad conductor 13.
  • the conductor layer 15 is indicated by hatching, and a portion overlapping the side surface of the via conductor 12 is indicated by a dotted line.
  • the via conductor pad 13 and the conductor layer 15 are shown by hatching, and a portion overlapping with the side surface of the via conductor 12 and a portion overlapping with the inner side wall of the recess 14 are shown by dotted lines. .
  • the electronic device including the electronic component mounting substrate 1 by an external force during handling for example Even if stress is applied in the planar direction and stress is applied to the individual via conductors 12, it is dispersed by the via pad conductor whose thickness gradually increases from the outer edge toward the inside, and the insulating substrate 11 and the individual via conductors 12 are dispersed. Between the concave portion 14 and the lower surface side of the insulating substrate 11 can be suppressed.
  • the electronic component mounting substrate 1 of the second embodiment is a region in which the thickness of the via pad conductor 13 between the plurality of via conductors 12 overlaps the via conductor 12 in plan view in the longitudinal sectional view. The thickness is smaller than the thickness of the via pad conductor 13 in FIG.
  • the via pad conductor 13 connected to the plurality of via conductors 12 includes the protruding portions 13 a protruding from the plurality of via conductors 12 in the width direction of the via conductor 12. There is.
  • the protrusion 13a of the via pad conductor 13 is connected to the plurality of via conductors 12 connected to the upper surface side of the via pad conductor 13 and the lower surface side in the width direction of the via conductor 12 as in the example shown in FIGS. It extends from each of the plurality of via conductors 12.
  • the entire side surface of the via conductor 12 is It is dispersed in the via pad conductor 13 across the width direction to suppress generation of a gap between the insulating substrate 11 and the via conductor 12, and the airtightness between the recess 14 and the lower surface side of the insulating substrate 11 is reduced. It can be suppressed.
  • the thickness of the via pad conductor 13 between the plurality of via conductors 12 is larger than the thickness of the via pad conductor 13 in the area overlapping with the via conductor 12 in plan view. It does not matter.
  • the electronic component mounting substrate 1 of the second embodiment can be manufactured using the same manufacturing method as that of the electronic component mounting substrate 1 of the above-described embodiment.
  • the electronic component mounting substrate 1 of the second embodiment can be suitably used in a thin, high-power electronic device.
  • the diameter of the via conductor 12 is smaller than the height of the via conductor 12, it can be suitably used.
  • a light emitting element such as an LED
  • the airtightness of the recess 14 is good and it is suitable as a substrate 1 for mounting a thin and high brightness electronic device for a light emitting device It can be used for
  • the electronic device according to the third embodiment differs from the electronic device according to the above-described embodiment in that the via conductor 12 connected to the upper surface side of one via pad conductor 13 and the lower surface side of one via pad 13 are connected respectively.
  • the point is different from the number of via conductors 12.
  • two via conductors 12 are connected to the upper surface side of one via pad conductor 13
  • one via conductor 12 is connected to the lower surface side of one via pad conductor 13.
  • the electronic device including the electronic component mounting substrate 1 by an external force during handling for example Even if stress in the planar direction is applied and stress is applied to the via conductor 12, the stress is dispersed at the via pad conductor 13 whose thickness gradually increases from the outer edge toward the inside, and between the insulating substrate 11 and the via conductor 12 It is suppressed that a gap is generated, and that via conductor 12 on the bottom side of recess 14 and via conductor 12 on the bottom side of insulating substrate 11 do not overlap in plan view with via pad conductor 13 interposed therebetween. Being positioned, stress applied to the via pad conductor 13 can be effectively dispersed in the planar direction to reduce the airtightness between the recess 14 and the lower surface side of the insulating substrate 11.
  • the via conductors 12 respectively connected to the lower surface side of one via pad 13 are between the via conductors 12 connected to the upper surface side of one via pad conductor 13 in the longitudinal sectional view as in the example shown in FIG. positioned.
  • the via conductor 12 connected to the upper surface side of one via pad conductor 13 and the via conductor 12 connected to the lower surface side of one via pad 13 are positioned so as not to overlap in plan view.
  • the via pad conductor 13 connected to the plurality of via conductors 12 includes the protruding portions 13 a protruding from the plurality of via conductors 12 in the width direction of the via conductor 12.
  • the protrusion 13a of the via pad conductor 13 is, as in the example shown in FIG. 12, a plurality of via conductors 12 connected to the upper surface side of the via pad conductor 13 in the width direction of the via conductor 12 and a via conductor connected to the lower surface side. It extends from each of the twelve.
  • the entire side surface of the via conductor 12 is It is dispersed in the via pad conductor 13 across the width direction to suppress generation of a gap between the insulating substrate 11 and the via conductor 12, and the airtightness between the recess 14 and the lower surface side of the insulating substrate 11 is reduced. It can be suppressed.
  • the electronic component mounting substrate 1 of the third embodiment can be manufactured using the same manufacturing method as that of the electronic component mounting substrate 1 of the above-described embodiment.
  • the electronic component mounting substrate 1 of the third embodiment can be suitably used in a thin, high-power electronic device.
  • the diameter of the via conductor 12 is smaller than the height of the via conductor 12, it can be suitably used.
  • a light emitting element such as an LED
  • the airtightness of the recess 14 is good and it is suitable as a substrate 1 for mounting a thin and high brightness electronic device for a light emitting device It can be used for
  • the insulating substrate 11 may have a rectangular shape having a notch or a chamfer at a side surface or a corner in a plan view.
  • the notch may be located from the side surface of the insulating substrate 11 to the other main surface, and may have a conductor connected to the conductor layer 15 and located on the inner surface of the notch, a so-called castellation conductor.
  • the inner wall surface of the recess 14 is positioned perpendicularly to the bottom surface of the recess 14 in a cross sectional view, but the inner wall surface of the recess 14 is the recess 14
  • the inner wall surface of the concave portion 14 may be an inclined surface so that the opening side of the concave portion 14 is wider than the bottom side of the concave portion 14.
  • the metal layer may be positioned on the inner wall surface of the recess 14.
  • a metal layer having excellent reflectance is positioned on the inner wall surface of the recess 14, which is suitable as the substrate 1 for mounting an electronic component for a light emitting device having excellent emission luminance It can be used for
  • the respective embodiments may be combined.
  • the via conductor The inclination of the contact surface between 12 and via pad conductor 13 may be larger than the inclination of the contact surface between insulating layer 11 a and via pad conductor 13.
  • the recess 14 is substantially rectangular in plan view, but may be another shape such as circular in plan view. Absent.
  • insulating substrate 11 is constituted by insulating layers 11a of two layers, three layers, or five or more layers. It does not matter.
  • the recess 14 may be a recess 14 whose inner wall surface has a step-like shape in the longitudinal sectional view.
  • the recess 14 is located on one main surface, but the electronic component mounting substrate 1 does not have a recess, that is, the electronic component mounting substrate having the flat insulating substrate 11. It may be 1. In this case, when a lid body having a frame and a frame portion is attached to one main surface of the electronic component mounting substrate 1, between the one main surface of the insulating substrate 11 and the other main surface of the insulating substrate 11. Air tightness can be made good.
  • the electronic component mounting substrate 1 may be manufactured in the form of a multi-piece substrate.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Led Device Packages (AREA)

Abstract

電子部品搭載用基板は、電子部品を搭載する絶縁基板と、絶縁基板の内部で、厚み方向に位置したビア導体と、絶縁基板の内部に位置し、ビア導体に接続され、外縁部から内側に向かって厚みが漸次大きくなっており、ビア導体の幅方向において、ビア導体から突出した突出部を含んでいるビアパッド導体とを有している。

Description

電子部品搭載用基板、電子装置および電子モジュール
　本発明は、電子部品搭載用基板、電子装置および電子モジュールに関するものである。
　従来、セラミックスからなる絶縁基板の主面に電子部品を搭載する電子部品搭載用基板および電子装置が知られている。
　このような電子部品搭載用基板において、絶縁基板は、上面に電子部品をそれぞれ収納して搭載する凹部を有しており、凹部底面設けられた導体層と、下面にモジュール用基板と接続するための導体層と、導体層間に設けられたビア導体とを有している（例えば、特開2015-159245号公報参照。）。
　本開示の電子部品搭載用基板は、電子部品を搭載する絶縁基板と、該絶縁基板の内部で、厚み方向に設けられたビア導体と、前記絶縁基板の内部に設けられ、前記ビア導体に接続され、外縁部から内側に向かって厚みが漸次大きくなっており、前記ビア導体の幅方向において、前記ビア導体から突出した突出部を含んでいるビアパッド導体とを有している。
　本開示の電子装置は、上記構成の電子部品搭載用基板と、前記凹部に搭載された電子部品とを有する。
　本開示の電子モジュールは、接続パッドを有するモジュール用基板と、前記接続パッドにはんだを介して接続された上記記載の電子装置とを有する。
（ａ）は第１の実施形態における電子装置を示す上面図であり、（ｂ）は（ａ）の下面図である。 （ａ）および（ｂ）は、図１に示した電子装置の内部上面図である。 （ａ）は、図１（ａ）に示した電子装置のＡ－Ａ線における縦断面図であり、（ｂ）は、Ｂ－Ｂ線における縦断面図である。 図３（ｂ）に示した電子装置のＡ部における要部拡大断面図である。 図１における電子装置を用いたモジュール用基板に実装した電子モジュールを示す縦断面図である。 第１の実施形態における電子装置の他の例における要部拡大断面図である。 （ａ）は第２の実施形態における電子装置を示す上面図であり、（ｂ）は（ａ）の下面図である。 （ａ）および（ｂ）は、図７に示した電子装置の内部上面図である。 （ａ）は、図７（ａ）に示した電子装置のＡ－Ａ線における縦断面図であり、（ｂ）は、Ｂ－Ｂ線における縦断面図である。 図９（ｂ）に示した電子装置のＡ部における要部拡大断面図である。 （ａ）は、第２の実施形態における電子装置の他の例における断面図であり、（ｂ）は、（ａ）のＡ部における要部拡大断面図である。 第３の実施形態における電子装置における要部拡大断面図である。
　本開示のいくつかの例示的な実施形態について、添付の図面を参照しつつ説明する。
　（第１の実施形態）
　第１の実施形態における電子装置は、図１～図５に示すように、電子部品搭載用基板１と、電子部品搭載用基板１の凹部14に搭載された電子部品２とを含んでいる。電子装置は、図５に示すように、例えば電子モジュールを構成するモジュール用基板４上にはんだ５を用いて接続される。
　第１の実施形態における電子部品搭載用基板１は、電子部品２を搭載する絶縁基板11と、絶縁基板11の内部で、厚み方向に位置したビア導体12と、絶縁基板11の内部に位置し、ビア導体12に接続され、外縁部から内側に向かって厚みが漸次大きくなっており、ビア導体12の幅方向において、ビア導体12から突出した突出部13ａを含んでいるビアパッド導体13とを有している。絶縁基板11は、一方主面に電子部品２を搭載する凹部14を有しており、凹部14の表面および内部に導体層15が位置している。図１～図４において、上方向とは、仮想のｚ軸の正方向のことをいう。なお、以下の説明における上下の区別は便宜的なものであり、実際に電子部品搭載用基板１等が使用される際の上下を限定するものではない。
　図１に示す例において、平面透視において、導体層15を網掛けにて示しており、ビア導体12の側面と重なる部分を点線にて示している。また、図２に示す例において、平面透視にて、ビア導体パッド13および導体層15を網掛けにて示しており、ビア導体12の側面と重なる部分および凹部14の内側壁と重なる部分を点線にて示している。
　絶縁基板11は、一方主面（図１～図４では上面）および主面に相対する他方主面（図１～図４では下面）と、側面とを有している。絶縁基板11は、複数の絶縁層11ａからなり、主面に開口し、電子部品２を搭載する凹部14を有している。絶縁基板11は、平面視すなわち主面に垂直な方向から見ると矩形の板状の形状を有している。絶縁基板11は電子部品２を支持するための支持体として機能し、凹部14の底面の搭載部上に、電子部品２がはんだバンプ、金バンプまたは導電性樹脂（異方性導電樹脂等）、樹脂等の接続部材３を介して接着されて固定される。
　絶縁基板11は、例えば、酸化アルミニウム質焼結体（アルミナセラミックス），窒化アルミニウム質焼結体，窒化珪素質焼結体、ムライト質焼結体またはガラスセラミックス焼結体等のセラミックスを用いることができる。絶縁基板11は、例えば酸化アルミニウム質焼結体である場合であれば、酸化アルミニウム（Ａｌ2Ｏ3），酸化珪素（ＳｉＯ2），酸化マグネシウム（ＭｇＯ），酸化カルシウム（ＣａＯ）等の原料粉末に適当な有機バインダーおよび溶剤等を添加混合して泥漿物を作製する。この泥漿物を、従来周知のドクターブレード法またはカレンダーロール法等を採用してシート状に成形することによってセラミックグリーンシートを作製する。次に、このセラミックグリーンシートに適当な打ち抜き加工を施すとともに、セラミックグリーンシートを複数枚積層して生成形体を形成し、この生成形体を高温（約1600℃）で焼成することによって絶縁基板11が製作される。
　凹部14は、図１および図２に示す例において、絶縁基板11の主面に位置している。凹部14は、底面に電子部品２を搭載するためのものである。凹部14は、図１に示す例において、平面視において、角部が円弧状の矩形状であり、絶縁基板11の中央部に位置している。図1～図３に示す例において、絶縁基板11は、４層の絶縁層11ａから形成されており、凹部14は、一方主面側の１番目および２番目の絶縁層11ａに位置している。凹部14の底面と絶縁基板11の他方主面との間は、２層の絶縁層11ａから形成されている。図２（ａ）に示す例は、平面透視において、凹部14の底面、すなわち、一方主面側の３番目の絶縁層11ａにおける内部上面図である。図２（ｂ）に示す例は、平面透視において、凹部14の凹部14の底面と絶縁基板11の他方主面との間、すなわち、一方主面側の４番目の絶縁層11ａにおける内部上面図である。
　凹部14は、例えば、絶縁基板11用のセラミックグリーンシートのいくつかにレーザー加工または金型による打ち抜き加工等によって、凹部14となる貫通孔をそれぞれのセラミックグリーンシートに形成し、このセラミックグリーンシートを、貫通孔を形成していない他のセラミックグリーンシートに積層することで形成できる。
　絶縁基板11の表面および内部には、ビア導体12、ビアパッド導体13および導体層15が位置している。ビア導体12、ビアパッド導体13および導体層15は、電子部品２とモジュール用基板４とを電気的に接続するためのものである。導体層15は、図１～図３に示す例のように、凹部14の底面および絶縁基板11の他方主面に位置している。ビア導体12は、絶縁基板11の内部の厚み方向（図１～図３ではｚ方向）に位置しており、端部が導体層15に接続されている。ビアパッド導体13は、絶縁基板11の内部に位置し、凹部14の底面側のビア導体12と絶縁基板11の他方主面側のビア導体12との間に位置しており、ビアパッド導体の上面および下面がそれぞれビア導体12に接続されている。
　ビア導体12は、図１～図３に示す例のように、平面透視において、凹部14と重なるように位置している。ビア導体12は、図３および図４に示す例のように、凹部14の底面と絶縁基板11の他方主面との間の少なくとも２つの絶縁層11ａに、絶縁基板11の厚み方向にそれぞれ位置している。凹部14の底面側のビア導体12と絶縁基板11の他方主面側のビア導体12とは、平面透視で重なる、すなわち、縦断面視において凹部14の底面から絶縁基板11の他方主面にかけて厚み方向に垂直に位置している。
　ビアパッド導体13は、図３および図４に示す例のように、外縁部から中央部に向って厚みが漸次大きくなっており、ビア導体12の幅方向において、ビア導体12から延出した突出部13ａを有している。ビアパッド導体13の突出部13ａは、図１～図３に示す例のように、ビア導体12の幅方向において、ビアパッド導体13の上面側に接続されたビア導体12および下面側に接続されたビア導体12のそれぞれから延出している。なお、ビア導体12の幅方向とは、平面透視した際に、平面方向におけるビア導体12の幅（径）の任意の一方向である。ビア導体12の幅方向において、ビア導体12から延出した突出部13ａを有しているとは、平面透視において、ビアパッド導体13の突出部13ａがビア導体12の側面よりも外側にまで延出していることを示している。図１～図３に示す例において、ビアパッド導体13は、ビア導体12の側面全周にわたって、ビア導体12から延出した突出部13ａを有している。
　ビア導体12、ビアパッド導体13および導体層15は、例えばタングステン（Ｗ），モリブデン（Ｍｏ），マンガン（Ｍｎ），銀（Ａｇ）または銅（Ｃｕ）等を主成分とする金属粉末メタライズである。例えば、絶縁基板11が酸化アルミニウム質焼結体から成る場合であれば、Ｗ，ＭｏまたはＭｎ等の高融点金属粉末に適当な有機バインダーおよび溶媒等を添加混合して得たメタライズペーストを、絶縁基板11用のセラミックグリーンシートに予めスクリーン印刷法によって所定のパターンに印刷塗布して、絶縁基板11用のセラミックグリーンシートと同時に焼成することによって、絶縁基板11の所定位置に被着形成される。ビアパッド導体13および導体層15は、例えば、絶縁基板11用のセラミックグリーンシートにビアパッド導体13および導体層15用のメタライズペーストをスクリーン印刷法等の印刷手段によって印刷塗布し、絶縁基板11用のセラミックグリーンシートとともに焼成することによって形成される。ビア導体12は、例えば、絶縁基板11用のセラミックグリーンシートに金型またはパンチングによる打ち抜き加工またはレーザー加工等の加工方法によってビア導体12用の貫通孔を形成し、この貫通孔にビア導体12用のメタライズペーストを上記印刷手段によって充填しておき、絶縁基板11用のセラミックグリーンシートとともに焼成することによって形成される。メタライズペーストは、上述の金属粉末に適当な溶剤およびバインダーを加えて混練することによって、適度な粘度に調整して作製される。なお、絶縁基板11との接合強度を高めるために、ガラス粉末、セラミック粉末を含んでいても構わない。
　ビアパッド導体13は、図３および図４に示す例のように、外縁部から内側に向かって厚みが漸次大きくなっている。ビアパッド導体13は、例えば、絶縁基板11用のセラミックグリーンシートに形成されたビア導体12用の貫通孔に充填されたビア導体12用のメタライズペースト上にビアパッド導体13用のメタライズペーストをセラミックグリーンシートの表面に印刷する際に、内側の厚みが外縁部側の厚みよりも大きくなるようにしておくことにより形成することができる。
　導体層15の絶縁基板11から露出する表面には、電気めっき法または無電解めっき法によって金属めっき層が被着される。金属めっき層は、ニッケル，銅，金または銀等の耐食性および接続部材接続性に優れる金属から成るものであり、例えば厚さ0.5～５μｍ程度のニッケルめっき層と0.1～３μｍ程度の金めっき層とが順次被着される。これによって、導体層15が腐食することを効果的に抑制できるとともに、導体層15とボンディングワイヤ等の接続部材３との接合、ならびに導体層15とモジュール用基板４に位置した接続用の接続パッド41との接合を強固にできる。
　また、金属めっき層は、ニッケルめっき層／金めっき層に限られるものではなく、ニッケルめっき層／パラジウムめっき層／金めっき層等を含むその他の金属めっき層であっても構わない。
　電子部品搭載用基板１の凹部14の底面に電子部品２を搭載し、電子装置を作製できる。電子部品搭載用基板１に搭載される電子部品２は、ＩＣチップまたはＬＳＩチップ等の半導体素子，発光素子，水晶振動子または圧電振動子等の圧電素子および各種センサ等である。例えば、電子部品２がワイヤボンディング型の半導体素子である場合には、半導体素子は、低融点ろう材または導電性樹脂等の接合部材によって、凹部14の底面に固定された後、ボンディングワイヤ等の接続部材３を介して半導体素子の電極と導体層15とが電気的に接続されることによって電子部品搭載用基板１に搭載される。これにより、電子部品２は導体層15に電気的に接続される。また、例えば電子部品２がフリップチップ型の半導体素子である場合には、半導体素子は、はんだバンプ、金バンプまたは導電性樹脂（異方性導電樹脂等）等の接続部材３を介して、半導体素子の電極と導体層15とが電気的および機械的に接続されることによって電子部品搭載用基板１に搭載される。また、電子部品搭載用基板１の凹部14の底面には、複数の電子部品２を搭載してもよいし、必要に応じて、抵抗素子または容量素子等の小型の電子部品を搭載してもよい。また、電子部品２は必要に応じて、樹脂またはガラス等からなる封止材を用いて、あるいは、樹脂、ガラス、セラミックスまたは金属等からなる蓋体等により封止される。
　本実施形態の電子装置の導体層15が、例えば、図４に示すように、モジュール用基板４の接続パッド41にはんだ５を介して接続されて、電子モジュールとなる。電子装置は、例えば、図４に示すように、電子部品搭載用基板１の他の主面に位置した導体層15が、モジュール用基板４の接続パッド41に接続されている。
　本実施形態の電子部品搭載用基板１は、電子部品２を搭載する絶縁基板11と、絶縁基板11の内部で、厚み方向に位置したビア導体12と、絶縁基板11の内部に位置し、ビア導体12に接続され、外縁部から内側に向かって厚みが漸次大きくなっており、ビア導体12の幅方向において、ビア導体12から突出した突出部13ａを含んでいるビアパッド導体13とを有している。上記構成により、例えば取扱時の外力によって、電子部品搭載用基板１を含む電子装置に平面方向の応力が加わり、応力がビア導体12に加わったとしても、外縁部から内側に向かって厚みが漸次大きくなっているビアパッド導体13で分散され、絶縁基板11とビア導体12との間に隙間が発生するのを抑制し、凹部14と絶縁基板11の下面側との間の気密性が低下するのを抑制することができる。
　また、図４に示す例のように、突出部13ａの端部が尖っていると、例えば取扱時の外力によって、電子部品搭載用基板１を含む電子装置に平面方向の応力が加わり、応力がビア導体12に加わったとしても、外縁部から内側に向かって傾斜面がより大きくなっているビアパッド導体13でより分散され、絶縁基板11とビア導体12との間に隙間が発生するのをより抑制し、凹部14と絶縁基板11の下面側との間の気密性が低下するのを抑制することができる。なお、尖っているとは、縦断面視において、ビアパッド導体13の厚みが小さくなっていることを示している。
　また、上面側および下面側に接続されたビア導体12の側面全周の幅方向にわたって、ビアパッド導体13の突出部13ａがビア導体12から突出していると、ビア導体12の側面全周の幅方向にわたってビアパッド導体13で分散され、絶縁基板11とビア導体12との間に隙間が発生するのを抑制し、凹部14と絶縁基板11の下面側との間の気密性が低下するのを抑制することができる。
　また、図３および図４に示す例のように、縦断面視にて、ビアパッド導体13は中央部の厚みが外縁部の厚みより大きくなっていると、例えば取扱時の外力によって、電子部品搭載用基板１を含む電子装置に平面方向の応力が加わり、応力がビア導体12に加わったとしても、中央部の厚みが外縁部の厚みより大きくなっているビアパッド導体13で分散され、さらに絶縁基板11における、ビアパッド導体13の中央部から外縁部にかけて接している部分で効果的に分散され、絶縁基板11とビア導体12との間に隙間が発生するのをより抑制し、凹部14と絶縁基板11の下面側との間の気密性が低下するのを抑制することができる。
　図４に示すように、ビアパッド導体13を挟んで、ビア導体12が位置するそれぞれの絶縁層11ａの厚みＨ11、Ｈ12は、一方の絶縁層11ａの±10％以内（0.9Ｈ12≦Ｈ11≦1.1Ｈ12）であってもよい。この場合、凹部14の底面側と絶縁基板11の下面側とでそれぞれのビア導体12にかかる応力が均等に分散されやすいので、絶縁基板11と凹部14の底面側のビア導体12および絶縁基板11の下面側のビア導体12との間に隙間が発生するのをより抑制され、凹部14と絶縁基板11の下面側との間の気密性が低下するのを抑制することができる。
　また、上述の場合（0.9Ｈ12≦Ｈ11≦1.1Ｈ12）において、ビアパッド導体13の最大厚みＨ２は、ビアパッド導体13を挟んで、ビア導体12が位置するそれぞれの絶縁層11ａの厚みＨ11、Ｈ12の厚みの差以上（Ｈ２≧｜Ｈ11－Ｈ12｜）であると、凹部14の底面側と絶縁基板11の下面側とに外縁部から内側に向かって厚みが漸次大きく良好に位置し、凹部14の底面側と絶縁基板11の下面側とでそれぞれのビア導体12にかかる応力が均等に分散されやすいので、絶縁基板11と凹部14の底面側のビア導体12および絶縁基板11の下面側のビア導体12との間に隙間が発生するのをより抑制され、凹部14と絶縁基板11の下面側との間の気密性が低下するのを抑制することができる。
　ビア導体12の幅方向における一端部と突出部13ａとが接していると、例えば取扱時の外力によって、電子部品搭載用基板１を含む電子装置に平面方向の応力が加わり、応力がビア導体12に加わって絶縁基板11とビア導体12との間に隙間が発生しやすいものとなったとしても、ビア導体12の幅方向における一端部と突出部13ａとが接した部分、および突出部13ａ、および突出部13ａと絶縁基板11とが接した部分で気密性を保持しやすいものとなり、凹部14と絶縁基板11の下面側との間の気密性が低下するのを抑制することができる。
　ビア導体12の幅方向における両端部と突出部13ａとが接していると、例えば取扱時の外力によって、電子部品搭載用基板１を含む電子装置に平面方向の応力が加わり、応力がビア導体12に加わって絶縁基板11とビア導体12の幅方向における両端部との間に隙間が発生しやすいものとなったとしても、ビア導体12の幅方向における両端部と突出部13ａとが接した部分、および突出部13ａ、および突出部13ａと絶縁基板11とが接した部分で気密性をより保持しやすいものとなり、凹部14と絶縁基板11の下面側との間の気密性が低下するのを抑制することができる。さらに、ビア導体12の幅方向における全周外縁および突出部13ａが接続してもよい。
　また、図６に示す例のように、ビア導体12とビアパッド導体13との接触面の傾きが絶縁層11ａとビアパッド導体13との接触面の傾きよりも大きくしておくと、例えば取扱時の外力によって、電子部品搭載用基板を含む電子装置に平面方向の応力が加わって、応力がビア導体に加わったとしても、ビア導体12とビアパッド導体13との接触面の傾きが大きいビアパッド導体でより効果的に分散され、絶縁基板とビア導体との間に隙間が発生するのを効果的に抑制し、凹部14と絶縁基板11の下面側との間の気密性が低下するのを抑制することができる。さらに、ビア導体12の幅方向における全周外縁において、ビア導体12とビアパッド導体13との接触面の傾きが絶縁層11ａとビアパッド導体13との接触面の傾きよりも大きくおよび突出部13ａが接続してもよい。
　このようなビア導体12とビアパッド導体13とは、例えば、以下のようにして形成することができる。絶縁基板11用のセラミックグリーンシートに形成されたビア導体12用の貫通孔にビア導体12用のメタライズペーストを充填する際に、ビア導体12用の貫通孔の開口部において、断面視にて凹曲面状（開口部の外縁部側よりも開口部の中央部側凹んだ形状）になるようにビア導体12用のメタライズペーストを充填し、ビア導体12用のメタライズペースト上にビアパッド導体13用のメタライズペーストをビア導体12用の貫通孔内に充填されるようにしてセラミックグリーンシートの表面に印刷することにより形成することができる。
　また、ビア導体12およびビアパッド導体13が、絶縁基板11と同じセラミックを含んでいる場合、ビアパッド導体13に含まれるセラミックの含有率をビア導体12に含まれるセラミックの含有率よりも大きくしても構わない。例えば、ビアパッド導体13に含まれるセラミックの含有率がビア導体12に含まれるセラミックの含有率の1.2倍～2倍程度に大きく含有するようにしても構わない。これにより、平面視においてビアパッド導体13と比較して面積の小さいビア導体12との抵抗差を小さくし、ビア導体12とビアパッド導体13との接触を良好なものとし、ビア導体12とビアパッド導体13とがずれることが抑制されるので、凹部14と絶縁基板11の下面側との間の気密性が低下するのを抑制することができる。
　本実施形態の電子装置は、上記構成の電子部品搭載用基板１と、電子部品搭載用基板１に搭載された電子部品２を有していることによって、長期信頼性に優れた電子装置とすることができる。
　本実施形態の電子モジュールは、接続パッド41を有するモジュール用基板４と、接続パッド41にはんだ５を介して接続された上記構成の電子装置とを有していることによって、長期信頼性に優れたものとすることができる。
　本実施形態における電子部品搭載用基板１は、薄型で高出力の電子装置において好適に使用することができる。特に、ビア導体12の径が、ビア導体12の高さよりも小さい場合に、好適に使用することができる。例えば、電子部品２として、ＬＥＤ等の発光素子を凹部14の底面に搭載する場合、凹部14の気密性を良好なものとし、薄型で高輝度の発光装置用の電子部品搭載用基板１として好適に用いることができる。
　（第２の実施形態）
　次に、第２の実施形態による電子装置について、図７～図10を参照しつつ説明する。
　第２の実施形態における電子装置において、上記した実施形態の電子装置と異なる点は、１つのビアパッド導体13の上面側および下面側にそれぞれ複数のビア導体12が接続されている点である。図７～図10に示す例において、１つのビアパッド導体13の上面側に２つのビア導体12が接続されており、１つのビアパッド導体13の下面側に２つのビア導体12が接続されている。
　図７に示す例において、平面透視において、導体層15を網掛けにて示しており、ビア導体12の側面と重なる部分を点線にて示している。また、図８に示す例において、ビア導体パッド13および導体層15を網掛けにて示しており、ビア導体12の側面と重なる部分および凹部14の内側壁と重なる部分を点線にて示している。
　第２の実施形態の電子部品搭載用基板１によれば、第１の実施形態の電子部品搭載用基板１と同様に、例えば取扱時の外力によって、電子部品搭載用基板１を含む電子装置に平面方向の応力が加わって、応力が個々のビア導体12に加わったとしても、外縁部から内側に向かって厚みが漸次大きくなっているビアパッド導体で分散され、絶縁基板11と個々のビア導体12との間に隙間が発生するのを抑制し、凹部14と絶縁基板11の下面側との間の気密性が低下するのを抑制することができる。
　第２の実施形態の電子部品搭載用基板１は、図10に示す例において、縦断面視において、複数のビア導体12間におけるビアパッド導体13の厚みが、平面透視にてビア導体12と重なる領域におけるビアパッド導体13の厚みよりも小さくなっている。　第２の実施形態の電子部品搭載用基板１は、複数のビア導体12に接続されたビアパッド導体13は、ビア導体12の幅方向において、複数のビア導体12から突出した突出部13ａを含んでいる。ビアパッド導体13の突出部13ａは、図７～図10に示す例のように、ビア導体12の幅方向において、ビアパッド導体13の上面側に接続された複数のビア導体12および下面側に接続された複数のビア導体12のそれぞれから延出している。
　なお、上面側および下面側に接続された複数のビア導体12の側面全周の幅方向にわたって、ビアパッド導体13の突出部13ａがビア導体12から突出していると、ビア導体12の側面全周の幅方向にわたってビアパッド導体13で分散され、絶縁基板11とビア導体12との間に隙間が発生するのを抑制し、凹部14と絶縁基板11の下面側との間の気密性が低下するのを抑制することができる。
　また、図11に示す例のように、断面視において、複数のビア導体12間のビアパッド導体13の厚みが、平面透視にてビア導体12と重なる領域におけるビアパッド導体13の厚みよりも大きくなるようにしていても構わない。
　第２の実施形態の電子部品搭載用基板１は、上述の実施形態の電子部品搭載用基板１と同様の製造方法を用いて製作することができる。
　第２の実施形態の電子部品搭載用基板１は、第１の実施形態の電子部品搭載用基板１と同様に、薄型で高出力の電子装置において好適に使用することができる。特に、ビア導体12の径が、ビア導体12の高さよりも小さい場合に、好適に使用することができる。例えば、電子部品２として、ＬＥＤ等の発光素子を凹部14の底面に搭載する場合、凹部14の気密性を良好なものとし、薄型で高輝度の発光装置用の電子部品搭載用基板１として好適に用いることができる。
　（第３の実施形態）
　次に、第３の実施形態による電子装置について、図12を参照しつつ説明する。
　第３の実施態における電子装置において、上記した実施形態の電子装置と異なる点は、１つのビアパッド導体13の上面側に接続されるビア導体12と１つのビアパッド13の下面側にそれぞれ接続されるビア導体12の数とが異なる点である。図12に示す例において、１つのビアパッド導体13の上面側に２つのビア導体12が接続されており、１つのビアパッド導体13の下面側に１つのビア導体12が接続されている。
　第３の実施形態の電子部品搭載用基板１によれば、第１の実施形態の電子部品搭載用基板１と同様に、例えば取扱時の外力によって、電子部品搭載用基板１を含む電子装置に平面方向の応力が加わり、応力がビア導体12に加わったとしても、外縁部から内側に向かって厚みが漸次大きくなっているビアパッド導体13で分散され、絶縁基板11とビア導体12との間に隙間が発生するのを抑制し、また、ビアパッド導体13を挟んで、凹部14の底面側のビア導体12と絶縁基板11の下面側のビア導体12とが平面透視にて重ならないようにずれて位置するので、ビアパッド導体13にかかる応力が、平面方向に分散され凹部14と絶縁基板11の下面側との間の気密性が低下するのを効果的に抑制することができる。
　１つのビアパッド13の下面側にそれぞれ接続されるビア導体12は、図12に示す例のように、縦断面視にて、１つのビアパッド導体13の上面側に接続されるビア導体12の間に位置している。１つのビアパッド導体13の上面側に接続されるビア導体12と、１つのビアパッド13の下面側にそれぞれ接続されるビア導体12とは、平面透視において、それぞれが重ならないように位置している。
　第３の実施形態の電子部品搭載用基板１は、複数のビア導体12に接続されたビアパッド導体13は、ビア導体12の幅方向において、複数のビア導体12から突出した突出部13ａを含んでいる。ビアパッド導体13の突出部13ａは、図12に示す例のように、ビア導体12の幅方向において、ビアパッド導体13の上面側に接続された複数のビア導体12および下面側に接続されたビア導体12のそれぞれから延出している。
　なお、上面側および下面側に接続された複数のビア導体12の側面全周の幅方向にわたって、ビアパッド導体13の突出部13ａがビア導体12から突出していると、ビア導体12の側面全周の幅方向にわたってビアパッド導体13で分散され、絶縁基板11とビア導体12との間に隙間が発生するのを抑制し、凹部14と絶縁基板11の下面側との間の気密性が低下するのを抑制することができる。
　第３の実施形態の電子部品搭載用基板１は、上述の実施形態の電子部品搭載用基板１と同様の製造方法を用いて製作することができる。
　第３の実施形態の電子部品搭載用基板１は、第１の実施形態の電子部品搭載用基板１と同様に、薄型で高出力の電子装置において好適に使用することができる。特に、ビア導体12の径が、ビア導体12の高さよりも小さい場合に、好適に使用することができる。例えば、電子部品２として、ＬＥＤ等の発光素子を凹部14の底面に搭載する場合、凹部14の気密性を良好なものとし、薄型で高輝度の発光装置用の電子部品搭載用基板１として好適に用いることができる。
　本開示は、上述の実施の形態の例に限定されるものではなく、種々の変更は可能である。例えば、絶縁基板11は、平面視において側面または角部に、切欠き部または面取り部を有している矩形状であっても構わない。また、絶縁基板11の側面から他の主面にかけて切欠きが位置しており、導体層15に接続され、切欠きの内面に位置する導体、いわゆるキャスタレーション導体を有していてもよい。
　第１～第３の実施形態の電子部品搭載用基板１は、断面視において、凹部14の内側壁面が凹部14の底面に対して垂直に位置しているが、凹部14の内側壁面が凹部14の開口側が凹部14の底面側よりも広くなるように、凹部14の内側壁面が傾斜面であっても構わない。また、凹部14の内側壁面に金属層が位置しても構わない。例えば、電子部品２として発光素子を用いる場合、凹部14の内側壁面に反射率に優れた金属層を位置しておくことで、発光輝度に優れた発光装置用の電子部品搭載用基板１として好適に用いることができる。
　また、第１～第３の実施形態の電子部品搭載用基板１において、それぞれの実施形態を組みあわせても構わない。例えば、第２の実施形態の電子部品搭載用基板１または第３の実施形態の電子部品搭載用基板１において、第１の実施形態の電子部品搭載用基板１に示す例のように、ビア導体12とビアパッド導体13との接触面の傾きが絶縁層11ａとビアパッド導体13との接触面の傾きよりも大きくしていても構わない。
　また、第１～第３の実施形態の電子部品搭載用基板１において、凹部14は、平面視にて略矩形状であるが、平面視にて円形状等、他の形状であっても構わない。
　上述の実施形態において、絶縁基板11は、４層の絶縁層11ａにより構成している例を示しているが、絶縁基板11は、２層、３層、もしくは５層以上の絶縁層11ａにより構成していても構わない。また、凹部14は、縦断面視にて、内側壁面が階段状とした凹部14であっても構わない。
　第１～第３の実施形態の電子部品搭載用基板１は、一方主面に凹部14が位置しているが、凹部を有しない、すなわち、平板状の絶縁基板11を有する電子部品搭載用基板１であっても構わない。この場合、電子部品搭載用基板１の一方主面に枠状体、枠状部を有する蓋体を貼り合わせた際に、絶縁基板11の一方主面と絶縁基板11の他方主面との間の気密性を良好なものとすることができる。
　また、電子部品搭載用基板１は、多数個取り基板の形態で製作されていてもよい。

Claims (7)

  1. 　電子部品を搭載する絶縁基板と、
    該絶縁基板の内部で、厚み方向に位置したビア導体と、
    前記絶縁基板の内部に位置し、前記ビア導体に接続され、
    外縁部から内側に向かって厚みが漸次大きくなっており、前記ビア導体の幅方向において、前記ビア導体から突出した突出部を含んでいるビアパッド導体とを有していることを特徴とする電子部品搭載用基板。
  2. 　前記突出部の端部が尖っていることを特徴とする請求項１に記載の電子部品搭載用基板。
  3. 　前記ビアパッド導体は中央部の厚みが外縁部の厚みより大きいことを特徴とする請求項１または請求項２に記載の電子部品搭載用基板。
  4. 　前記ビア導体の幅方向における一端部と前記突出部とが接していることを特徴とする請求項１乃至請求項３のいずれかに記載の電子部品搭載用基板。
  5. 　前記ビア導体の幅方向における両端部と前記突出部とが接していることを特徴とする請求項１乃至請求項３のいずれかに記載の電子部品搭載用基板。
  6. 　請求項１乃至請求項５のいずれかに記載の電子部品搭載用基板と、
    該電子部品搭載用基板に搭載された電子部品とを有することを特徴とする電子装置。
  7. 　接続パッドを有するモジュール用基板と、
    前記接続パッドにはんだを介して前記外部電極に接続された請求項６に記載の電子装置とを有することを特徴とする電子モジュール。
PCT/JP2018/031376 2017-08-29 2018-08-24 電子部品搭載用基板、電子装置および電子モジュール WO2019044706A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2019539454A JP6933716B2 (ja) 2017-08-29 2018-08-24 電子部品搭載用基板、電子装置および電子モジュール
CN201880054090.9A CN111033771B (zh) 2017-08-29 2018-08-24 电子部件搭载用基板、电子装置及电子模块
EP18851332.9A EP3678196B1 (en) 2017-08-29 2018-08-24 Substrate for mounting electronic components, electronic device, and electronic module
US16/642,040 US11004781B2 (en) 2017-08-29 2018-08-24 Electronic component mounting substrate, electronic device, and electronic module

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017-164453 2017-08-29
JP2017164453 2017-08-29

Publications (1)

Publication Number Publication Date
WO2019044706A1 true WO2019044706A1 (ja) 2019-03-07

Family

ID=65527339

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2018/031376 WO2019044706A1 (ja) 2017-08-29 2018-08-24 電子部品搭載用基板、電子装置および電子モジュール

Country Status (5)

Country Link
US (1) US11004781B2 (ja)
EP (1) EP3678196B1 (ja)
JP (1) JP6933716B2 (ja)
CN (1) CN111033771B (ja)
WO (1) WO2019044706A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022101851A (ja) * 2020-12-25 2022-07-07 田中貴金属工業株式会社 インターポーザ基板及び該インターポーザ基板を用いたデバイスの製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003298240A (ja) * 2002-04-05 2003-10-17 Sohwa Corporation 多層回路基板
JP2005011883A (ja) * 2003-06-17 2005-01-13 Shinko Electric Ind Co Ltd 配線基板、半導体装置および配線基板の製造方法
JP2014086679A (ja) * 2012-10-26 2014-05-12 Kyocera Corp 薄膜配線板、多層配線基板およびプローブカード用基板
JP2015159245A (ja) 2014-02-25 2015-09-03 京セラ株式会社 発光素子搭載用パッケージおよび発光装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003332716A (ja) * 2002-03-04 2003-11-21 Ngk Spark Plug Co Ltd 配線基板及び配線基板の製造方法
US7402758B2 (en) * 2003-10-09 2008-07-22 Qualcomm Incorporated Telescoping blind via in three-layer core
US7759582B2 (en) * 2005-07-07 2010-07-20 Ibiden Co., Ltd. Multilayer printed wiring board
JP2006191146A (ja) * 2006-03-20 2006-07-20 Kyocera Corp 多層配線基板の製造方法
US20070236895A1 (en) * 2006-03-30 2007-10-11 Bartley Gerald K Via resistor structure and method for trimming resistance value
JP6385075B2 (ja) * 2013-04-15 2018-09-05 キヤノン株式会社 プリント配線板、プリント回路板及び電子機器
KR20160110588A (ko) * 2015-03-09 2016-09-22 삼성전기주식회사 반도체 장치 및 그 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003298240A (ja) * 2002-04-05 2003-10-17 Sohwa Corporation 多層回路基板
JP2005011883A (ja) * 2003-06-17 2005-01-13 Shinko Electric Ind Co Ltd 配線基板、半導体装置および配線基板の製造方法
JP2014086679A (ja) * 2012-10-26 2014-05-12 Kyocera Corp 薄膜配線板、多層配線基板およびプローブカード用基板
JP2015159245A (ja) 2014-02-25 2015-09-03 京セラ株式会社 発光素子搭載用パッケージおよび発光装置

Also Published As

Publication number Publication date
EP3678196B1 (en) 2023-07-05
EP3678196A1 (en) 2020-07-08
US11004781B2 (en) 2021-05-11
JPWO2019044706A1 (ja) 2020-09-24
US20210066180A1 (en) 2021-03-04
CN111033771B (zh) 2023-10-20
EP3678196A4 (en) 2021-05-19
JP6933716B2 (ja) 2021-09-08
CN111033771A (zh) 2020-04-17

Similar Documents

Publication Publication Date Title
US11145587B2 (en) Electronic component mounting substrate, electronic device, and electronic module
JPWO2013180247A1 (ja) 配線基板および電子装置
US9704791B2 (en) Wiring board and electronic device
US9848491B2 (en) Wiring board, electronic device, and electronic module
JP2018073905A (ja) 電子部品搭載用基板、電子装置および電子モジュール
JP6698826B2 (ja) 電子部品搭載用基板、電子装置および電子モジュール
JP2017152433A (ja) 電子部品搭載用基板、電子装置および電子モジュール
WO2019044706A1 (ja) 電子部品搭載用基板、電子装置および電子モジュール
JP6698301B2 (ja) 配線基板、電子装置および電子モジュール
WO2018155434A1 (ja) 配線基板、電子装置および電子モジュール
JP2021184481A (ja) 電子モジュール
JP2018049988A (ja) 配線基板、電子装置および電子モジュール
WO2018155559A1 (ja) 配線基板、電子装置および電子モジュール
JP6737646B2 (ja) 配線基板、電子装置および電子モジュール
JP7424821B2 (ja) 電子部品搭載用パッケージ、電子装置および電子モジュール
JP6595308B2 (ja) 電子部品搭載用基板、電子装置および電子モジュール
JP2017112270A (ja) 電子部品搭載用基板、電子装置および電子モジュール

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18851332

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2019539454

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 2018851332

Country of ref document: EP

Effective date: 20200330