JP2016207957A5 - - Google Patents

Download PDF

Info

Publication number
JP2016207957A5
JP2016207957A5 JP2015091512A JP2015091512A JP2016207957A5 JP 2016207957 A5 JP2016207957 A5 JP 2016207957A5 JP 2015091512 A JP2015091512 A JP 2015091512A JP 2015091512 A JP2015091512 A JP 2015091512A JP 2016207957 A5 JP2016207957 A5 JP 2016207957A5
Authority
JP
Japan
Prior art keywords
insulating layer
layer
wiring
opening
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015091512A
Other languages
English (en)
Other versions
JP2016207957A (ja
JP6462480B2 (ja
Filing date
Publication date
Application filed filed Critical
Priority to JP2015091512A priority Critical patent/JP6462480B2/ja
Priority claimed from JP2015091512A external-priority patent/JP6462480B2/ja
Priority to US15/095,334 priority patent/US9627308B2/en
Publication of JP2016207957A publication Critical patent/JP2016207957A/ja
Publication of JP2016207957A5 publication Critical patent/JP2016207957A5/ja
Application granted granted Critical
Publication of JP6462480B2 publication Critical patent/JP6462480B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Description

本発明の一観点によれば、第1配線層と、前記第1配線層の上面及び側面を被覆し、前記第1配線層の下面を露出する第1絶縁層と、前記第1絶縁層の上面に積層された第2絶縁層と、前記第2絶縁層を貫通して前記第1絶縁層の上面の一部を露出する第1開口部と、前記第1開口部の内壁面のうち前記第1絶縁層と接する側の内壁面に、前記第1開口部の開口幅を広げるように形成された凹部と、前記第1開口部から露出する前記第1絶縁層の上面に搭載された電子部品と、前記第1開口部及び前記凹部を充填し、前記第2絶縁層の上面及び前記電子部品を被覆する第3絶縁層と、前記第3絶縁層の上面に形成されたパッドと、前記パッドを露出する第2開口部を有し、前記第3絶縁層の上面に積層されたソルダレジスト層と、を有する。

Claims (5)

  1. 第1配線層と、
    前記第1配線層の上面及び側面を被覆し、前記第1配線層の下面を露出する第1絶縁層と、
    前記第1絶縁層の上面に積層された第2絶縁層と、
    前記第2絶縁層を貫通して前記第1絶縁層の上面の一部を露出する第1開口部と、
    前記第1開口部の内壁面のうち前記第1絶縁層と接する側の内壁面に、前記第1開口部の開口幅を広げるように形成された凹部と、
    前記第1開口部から露出する前記第1絶縁層の上面に搭載された電子部品と、
    前記第1開口部及び前記凹部を充填し、前記第2絶縁層の上面及び前記電子部品を被覆する第3絶縁層と、
    前記第3絶縁層の上面に形成されたパッドと、
    前記パッドを露出する第2開口部を有し、前記第3絶縁層の上面に積層されたソルダレジスト層と、を有することを特徴とする配線基板。
  2. 前記第2絶縁層は、前記第4絶縁層及び前記第5絶縁層からなり、
    前記第1開口部は、前記第4絶縁層及び前記第5絶縁層を厚さ方向に貫通して形成され、
    前記第1配線層と電気的に接続され、前記第1絶縁層の上面に積層された第2配線層と、
    前記第2配線層と電気的に接続され、前記第4絶縁層の上面に積層された第3配線層と、を有し、
    前記第4配線層は、前記第3絶縁層及び前記第5絶縁層を貫通するビア配線を介して前記第3配線層と電気的に接続されていることを特徴とする請求項3に記載の配線基板。
  3. 前記第2絶縁層は、前記第4絶縁層及び前記第5絶縁層からなり、
    前記第1開口部は、前記第4絶縁層及び前記第5絶縁層を厚さ方向に貫通して形成され、
    前記第1絶縁層及び前記第4絶縁層を貫通するビア配線を介して前記第1配線層と電気的に接続され、前記第4絶縁層の上面に積層された第3配線層を有し、
    前記第4配線層は、前記第3絶縁層及び前記第5絶縁層を貫通するビア配線を介して前記第3配線層と電気的に接続されていることを特徴とする請求項3に記載の配線基板。
  4. 前記電子部品は、前記第1開口部から露出する前記第1絶縁層の上面に接着層により接着され、
    前記接着層は、前記第2配線層と同一平面上に形成されていることを特徴とする請求項2又は4に記載の配線基板。
  5. 支持基板を準備する工程と、
    前記支持基板の上面に第1配線層を形成する工程と、
    前記支持基板の上面に、前記第1配線層の上面及び側面を被覆する第1絶縁層を形成する工程と、
    前記第1絶縁層の上面に金属層を形成する工程と、
    前記第1絶縁層の上面に、前記金属層を被覆する第2絶縁層を形成する工程と、
    前記第2絶縁層を貫通して前記金属層の上面の一部を露出する第1開口部を形成する工程と、
    前記金属層を除去し、前記第1開口部の内壁面のうち前記第1絶縁層と接する側の内壁面に、前記第1開口部の開口幅を広げる凹部を形成する工程と、
    前記第1開口部から露出する前記第1絶縁層の上面に電子部品を搭載する工程と、
    前記第1開口部及び前記凹部を充填し、前記第2絶縁層の上面及び前記電子部品を被覆する第3絶縁層を形成する工程と、
    前記第3絶縁層の上面にパッドを形成する工程と、
    前記支持基板を除去する工程と、
    前記第3絶縁層の上面に、前記パッドを露出する第2開口部を有するソルダレジスト層を形成する工程と、を有することを特徴とする配線基板の製造方法。
JP2015091512A 2015-04-28 2015-04-28 配線基板及び配線基板の製造方法 Active JP6462480B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2015091512A JP6462480B2 (ja) 2015-04-28 2015-04-28 配線基板及び配線基板の製造方法
US15/095,334 US9627308B2 (en) 2015-04-28 2016-04-11 Wiring substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015091512A JP6462480B2 (ja) 2015-04-28 2015-04-28 配線基板及び配線基板の製造方法

Publications (3)

Publication Number Publication Date
JP2016207957A JP2016207957A (ja) 2016-12-08
JP2016207957A5 true JP2016207957A5 (ja) 2018-02-01
JP6462480B2 JP6462480B2 (ja) 2019-01-30

Family

ID=57205792

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015091512A Active JP6462480B2 (ja) 2015-04-28 2015-04-28 配線基板及び配線基板の製造方法

Country Status (2)

Country Link
US (1) US9627308B2 (ja)
JP (1) JP6462480B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7210191B2 (ja) 2018-08-30 2023-01-23 京セラ株式会社 電子素子実装用基板、電子装置、および電子モジュール

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6393566B2 (ja) * 2014-09-17 2018-09-19 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
CN104657707B (zh) * 2015-01-30 2018-03-20 业成光电(深圳)有限公司 指纹识别装置及其制作方法
KR101672641B1 (ko) * 2015-07-01 2016-11-03 앰코 테크놀로지 코리아 주식회사 반도체 디바이스의 제조 방법 및 이에 따른 반도체 디바이스
US10340155B2 (en) * 2016-04-14 2019-07-02 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure and method of forming
US11355427B2 (en) * 2016-07-01 2022-06-07 Intel Corporation Device, method and system for providing recessed interconnect structures of a substrate
FR3060846B1 (fr) * 2016-12-19 2019-05-24 Institut Vedecom Procede d’integration de puces de puissance et de bus barres formant dissipateurs thermiques
US11367626B2 (en) 2017-03-31 2022-06-21 Tdk Corporation Electronic component-incorporating substrate
KR101963292B1 (ko) 2017-10-31 2019-03-28 삼성전기주식회사 팬-아웃 반도체 패키지
JP6907898B2 (ja) * 2017-11-20 2021-07-21 Tdk株式会社 電子部品内蔵構造体
KR101912290B1 (ko) 2017-12-06 2018-10-29 삼성전기 주식회사 팬-아웃 반도체 패키지
KR20210072940A (ko) * 2019-12-10 2021-06-18 삼성전기주식회사 전자부품 내장기판
KR20210077372A (ko) * 2019-12-17 2021-06-25 삼성전기주식회사 전자부품 내장기판
KR20210078952A (ko) * 2019-12-19 2021-06-29 삼성전기주식회사 전자부품 내장기판
US11101840B1 (en) * 2020-02-05 2021-08-24 Samsung Electro-Mechanics Co., Ltd. Chip radio frequency package and radio frequency module
US11183765B2 (en) 2020-02-05 2021-11-23 Samsung Electro-Mechanics Co., Ltd. Chip radio frequency package and radio frequency module

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4826248B2 (ja) * 2005-12-19 2011-11-30 Tdk株式会社 Ic内蔵基板の製造方法
KR20110028951A (ko) * 2009-09-14 2011-03-22 삼성전기주식회사 인쇄회로기판 및 그의 제조방법
JP2013038374A (ja) * 2011-01-20 2013-02-21 Ibiden Co Ltd 配線板及びその製造方法
US8745860B2 (en) * 2011-03-11 2014-06-10 Ibiden Co., Ltd. Method for manufacturing printed wiring board
JP2012216575A (ja) * 2011-03-31 2012-11-08 Nec Toppan Circuit Solutions Inc 部品内蔵印刷配線板及びその製造方法
US9113574B2 (en) * 2012-10-25 2015-08-18 Ibiden Co., Ltd. Wiring board with built-in electronic component and method for manufacturing the same
KR101420526B1 (ko) * 2012-11-29 2014-07-17 삼성전기주식회사 전자부품 내장기판 및 그 제조방법
JP2014116548A (ja) * 2012-12-12 2014-06-26 Ngk Spark Plug Co Ltd 多層配線基板およびその製造方法
JP2014154594A (ja) * 2013-02-05 2014-08-25 Ibiden Co Ltd 電子部品内蔵配線板
JP6173781B2 (ja) * 2013-06-10 2017-08-02 新光電気工業株式会社 配線基板及び配線基板の製造方法
JP2015005612A (ja) * 2013-06-20 2015-01-08 イビデン株式会社 パッケージ基板及びパッケージ基板の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7210191B2 (ja) 2018-08-30 2023-01-23 京セラ株式会社 電子素子実装用基板、電子装置、および電子モジュール

Similar Documents

Publication Publication Date Title
JP2016207957A5 (ja)
JP2016192568A5 (ja)
JP2014239186A5 (ja)
JP2013118255A5 (ja)
JP2017108019A5 (ja)
JP2015109449A5 (ja)
JP2016207958A5 (ja)
JP2013538467A5 (ja)
JP2013254830A5 (ja)
JP2016063046A5 (ja)
JP2010251395A5 (ja)
JP2015070007A5 (ja)
JP2010267805A5 (ja)
JP2014239187A5 (ja)
JP2016096292A5 (ja)
JP2013219191A5 (ja)
JP2013247225A5 (ja)
JP2015185773A5 (ja)
JP2015041630A5 (ja)
US20150144384A1 (en) Packaging substrate and fabrication method thereof
JP2014049558A5 (ja)
JP2018026437A5 (ja)
JP2010192781A5 (ja)
JP2016149517A5 (ja)
JP2016225414A5 (ja)