JP2010267805A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2010267805A5 JP2010267805A5 JP2009117921A JP2009117921A JP2010267805A5 JP 2010267805 A5 JP2010267805 A5 JP 2010267805A5 JP 2009117921 A JP2009117921 A JP 2009117921A JP 2009117921 A JP2009117921 A JP 2009117921A JP 2010267805 A5 JP2010267805 A5 JP 2010267805A5
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- electrode
- semiconductor
- forming step
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Description
本半導体パッケージは、配線基板上に半導体装置が実装されている半導体パッケージであって、前記半導体装置は、半導体基板と、前記半導体基板を貫通し前記配線基板と前記半導体装置とを電気的に接続する貫通電極と、前記貫通電極の周囲に設けられた前記半導体基板の前記配線基板側に開口する環状の凹部と、を有し、前記環状の凹部により露出されている前記貫通電極の側面には絶縁膜が形成されていることを要件とする。
又、本半導体パッケージは、配線基板上にインターポーザを介して半導体装置が実装されている半導体パッケージであって、前記インターポーザは、基板と、前記基板を貫通し前記配線基板と前記半導体装置とを電気的に接続する貫通電極と、前記貫通電極の周囲に設けられた前記基板の前記配線基板側に開口する環状の凹部と、を有し、前記環状の凹部により露出されている前記貫通電極の側面には絶縁膜が形成されていることを要件とする。
本半導体パッケージの製造方法は、配線基板上に半導体装置が実装されている半導体パッケージの製造方法であって、前記半導体装置を構成する半導体基板に貫通孔を形成する貫通孔形成工程と、前記貫通孔の内部に金属を充填し、前記半導体基板を貫通する貫通電極を形成する貫通電極形成工程と、前記貫通電極の周囲の前記半導体基板を除去し、前記貫通電極の一部を露出する、前記半導体基板の前記配線基板側に開口する環状の凹部を形成する凹部形成工程と、前記貫通孔形成工程と前記貫通電極形成工程との間に、前記貫通孔の内壁面に絶縁膜を形成する絶縁膜形成工程と、を有することを要件とする。
又、本半導体パッケージの製造方法は、配線基板上にインターポーザを介して半導体装置が実装されている半導体パッケージの製造方法であって、前記インターポーザを構成する基板に貫通孔を形成する貫通孔形成工程と、前記貫通孔の内部に金属を充填し、前記基板を貫通する貫通電極を形成する貫通電極形成工程と、前記貫通電極の周囲の前記基板を除去し、前記貫通電極の一部を露出する、前記基板の前記配線基板側に開口する環状の凹部を形成する凹部形成工程と、前記貫通孔形成工程と前記貫通電極形成工程との間に、前記貫通孔の内壁面に絶縁膜を形成する絶縁膜形成工程と、を有することを要件とする。
Claims (10)
- 配線基板上に半導体装置が実装されている半導体パッケージであって、
前記半導体装置は、半導体基板と、
前記半導体基板を貫通し前記配線基板と前記半導体装置とを電気的に接続する貫通電極と、
前記貫通電極の周囲に設けられた前記半導体基板の前記配線基板側に開口する環状の凹部と、を有し、
前記環状の凹部により露出されている前記貫通電極の側面には絶縁膜が形成されている半導体パッケージ。 - 配線基板上にインターポーザを介して半導体装置が実装されている半導体パッケージであって、
前記インターポーザは、基板と、
前記基板を貫通し前記配線基板と前記半導体装置とを電気的に接続する貫通電極と、
前記貫通電極の周囲に設けられた前記基板の前記配線基板側に開口する環状の凹部と、を有し、
前記環状の凹部により露出されている前記貫通電極の側面には絶縁膜が形成されている半導体パッケージ。 - 前記環状の凹部の深さは、前記半導体基板の厚さよりも小さい請求項１記載の半導体パッケージ。
- 前記環状の凹部の深さは、前記基板の厚さよりも小さい請求項２記載の半導体パッケージ。
- 前記環状の凹部により露出されている部分と前記環状の凹部により露出されていない部分との境界部には、前記貫通電極と他の層との界面が存在しない請求項１乃至４の何れか一項記載の半導体パッケージ。
- 前記環状の凹部には樹脂が充填されている請求項１乃至５の何れか一項記載の半導体パッケージ。
- 前記貫通電極の一方の端部には、前記半導体基板又は前記基板から前記配線基板側に突出する突出部が形成され、
前記突出部には接続端子が形成されている請求項１乃至６の何れか一項記載の半導体パッケージ。 - 前記突出部はマッシュルーム形状である請求項７記載の半導体パッケージ。
- 配線基板上に半導体装置が実装されている半導体パッケージの製造方法であって、
前記半導体装置を構成する半導体基板に貫通孔を形成する貫通孔形成工程と、
前記貫通孔の内部に金属を充填し、前記半導体基板を貫通する貫通電極を形成する貫通電極形成工程と、
前記貫通電極の周囲の前記半導体基板を除去し、前記貫通電極の一部を露出する、前記半導体基板の前記配線基板側に開口する環状の凹部を形成する凹部形成工程と、
前記貫通孔形成工程と前記貫通電極形成工程との間に、前記貫通孔の内壁面に絶縁膜を形成する絶縁膜形成工程と、を有する半導体パッケージの製造方法。 - 配線基板上にインターポーザを介して半導体装置が実装されている半導体パッケージの製造方法であって、
前記インターポーザを構成する基板に貫通孔を形成する貫通孔形成工程と、
前記貫通孔の内部に金属を充填し、前記基板を貫通する貫通電極を形成する貫通電極形成工程と、
前記貫通電極の周囲の前記基板を除去し、前記貫通電極の一部を露出する、前記基板の前記配線基板側に開口する環状の凹部を形成する凹部形成工程と、
前記貫通孔形成工程と前記貫通電極形成工程との間に、前記貫通孔の内壁面に絶縁膜を形成する絶縁膜形成工程と、を有する半導体パッケージの製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009117921A JP5563785B2 (ja) | 2009-05-14 | 2009-05-14 | 半導体パッケージ及びその製造方法 |
| US12/760,419 US8212355B2 (en) | 2009-05-14 | 2010-04-14 | Semiconductor package and manufacturing method of the semiconductor package |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009117921A JP5563785B2 (ja) | 2009-05-14 | 2009-05-14 | 半導体パッケージ及びその製造方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2010267805A JP2010267805A (ja) | 2010-11-25 |
| JP2010267805A5 true JP2010267805A5 (ja) | 2012-04-26 |
| JP5563785B2 JP5563785B2 (ja) | 2014-07-30 |
Family
ID=43067837
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009117921A Active JP5563785B2 (ja) | 2009-05-14 | 2009-05-14 | 半導体パッケージ及びその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8212355B2 (ja) |
| JP (1) | JP5563785B2 (ja) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2463896B1 (en) * | 2010-12-07 | 2020-04-15 | IMEC vzw | Method for forming through-substrate vias surrounded by isolation trenches with an airgap and corresponding device |
| TWI418269B (zh) * | 2010-12-14 | 2013-12-01 | Unimicron Technology Corp | 嵌埋穿孔中介層之封裝基板及其製法 |
| CN102811564B (zh) * | 2011-05-31 | 2015-06-17 | 精材科技股份有限公司 | 转接板及其制作方法 |
| US8623763B2 (en) * | 2011-06-01 | 2014-01-07 | Texas Instruments Incorporated | Protective layer for protecting TSV tips during thermo-compressive bonding |
| FR2984601B1 (fr) * | 2011-12-14 | 2015-04-10 | Commissariat Energie Atomique | Formation d'une connexion electrique du type via |
| JP5880036B2 (ja) * | 2011-12-28 | 2016-03-08 | 富士通株式会社 | 電子部品内蔵基板及びその製造方法と積層型電子部品内蔵基板 |
| WO2013160976A1 (ja) * | 2012-04-26 | 2013-10-31 | パナソニック株式会社 | 半導体装置およびその製造方法 |
| US9627346B2 (en) * | 2013-12-11 | 2017-04-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | Underfill pattern with gap |
| JP2015159197A (ja) * | 2014-02-24 | 2015-09-03 | 新光電気工業株式会社 | 配線基板及びその製造方法 |
| JP2015173150A (ja) * | 2014-03-11 | 2015-10-01 | 新光電気工業株式会社 | 半導体パッケージ |
| JP6557953B2 (ja) * | 2014-09-09 | 2019-08-14 | 大日本印刷株式会社 | 構造体及びその製造方法 |
| US9368442B1 (en) * | 2014-12-28 | 2016-06-14 | Unimicron Technology Corp. | Method for manufacturing an interposer, interposer and chip package structure |
| US10131540B2 (en) * | 2015-03-12 | 2018-11-20 | Taiwan Semiconductor Manufacturing Co., Ltd. | Structure and method to mitigate soldering offset for wafer-level chip scale package (WLCSP) applications |
| JP6625491B2 (ja) * | 2016-06-29 | 2019-12-25 | 新光電気工業株式会社 | 配線基板、半導体装置、配線基板の製造方法 |
| CN106548993B (zh) * | 2016-11-27 | 2018-09-28 | 乐清市风杰电子科技有限公司 | 一种晶圆封装结构 |
| KR102041599B1 (ko) * | 2018-11-22 | 2019-11-06 | 삼성전기주식회사 | 패키지 구조물 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3671999B2 (ja) * | 1998-02-27 | 2005-07-13 | 富士ゼロックス株式会社 | 半導体装置およびその製造方法ならびに半導体実装装置 |
| JP3865989B2 (ja) * | 2000-01-13 | 2007-01-10 | 新光電気工業株式会社 | 多層配線基板、配線基板、多層配線基板の製造方法、配線基板の製造方法、及び半導体装置 |
| JP3904484B2 (ja) * | 2002-06-19 | 2007-04-11 | 新光電気工業株式会社 | シリコン基板のスルーホールプラギング方法 |
| JP2004079745A (ja) * | 2002-08-16 | 2004-03-11 | Sony Corp | インターポーザおよびその製造方法、並びに電子回路装置およびその製造方法 |
| JP3908146B2 (ja) * | 2002-10-28 | 2007-04-25 | シャープ株式会社 | 半導体装置及び積層型半導体装置 |
| JP4145301B2 (ja) * | 2003-01-15 | 2008-09-03 | 富士通株式会社 | 半導体装置及び三次元実装半導体装置 |
| JP3990347B2 (ja) * | 2003-12-04 | 2007-10-10 | ローム株式会社 | 半導体チップおよびその製造方法、ならびに半導体装置 |
| JP4587694B2 (ja) * | 2004-04-07 | 2010-11-24 | 旭化成ケミカルズ株式会社 | アミノ酸とイミノジカルボン酸を分離回収する方法 |
| KR100754069B1 (ko) * | 2004-06-02 | 2007-08-31 | 삼성전기주식회사 | 플립칩 실장 기술을 이용한 반도체 패키지 및 패키징 방법 |
| TWI288448B (en) * | 2004-09-10 | 2007-10-11 | Toshiba Corp | Semiconductor device and method of manufacturing the same |
| JP4581915B2 (ja) * | 2005-08-26 | 2010-11-17 | パナソニック電工株式会社 | 貫通孔配線の製造方法 |
| JP2008153340A (ja) | 2006-12-15 | 2008-07-03 | Citizen Holdings Co Ltd | 半導体装置およびその製造方法 |
| JP5302522B2 (ja) * | 2007-07-02 | 2013-10-02 | スパンション エルエルシー | 半導体装置及びその製造方法 |
| JP2009181981A (ja) * | 2008-01-29 | 2009-08-13 | Renesas Technology Corp | 半導体装置の製造方法および半導体装置 |
| JP2010021451A (ja) * | 2008-07-14 | 2010-01-28 | Panasonic Corp | 固体撮像装置およびその製造方法 |
| JP5032456B2 (ja) * | 2008-08-12 | 2012-09-26 | 新光電気工業株式会社 | 半導体装置、インターポーザ、及びそれらの製造方法 |
-
2009
- 2009-05-14 JP JP2009117921A patent/JP5563785B2/ja active Active
-
2010
- 2010-04-14 US US12/760,419 patent/US8212355B2/en active Active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2010267805A5 (ja) | ||
| JP2009164481A5 (ja) | ||
| US20160021743A1 (en) | Coreless packaging substrate and fabrication method thereof | |
| JP2017108019A5 (ja) | ||
| JP2013131720A5 (ja) | ||
| JP2015103586A5 (ja) | ||
| JP2012109350A5 (ja) | ||
| JP2013004881A5 (ja) | ||
| JP2013118255A5 (ja) | ||
| JP2016207957A5 (ja) | ||
| JP2014003087A5 (ja) | ||
| JP2015070007A5 (ja) | ||
| JP2014049476A5 (ja) | ||
| JP2010171377A5 (ja) | ||
| JP2014192452A5 (ja) | ||
| JP2015015313A5 (ja) | ||
| TWI552282B (zh) | 封裝結構及其製法 | |
| JP2016096292A5 (ja) | ||
| JP2011061116A5 (ja) | ||
| US10002825B2 (en) | Method of fabricating package structure with an embedded electronic component | |
| JP2010062430A5 (ja) | ||
| JP2010251367A5 (ja) | ||
| JP2017163027A (ja) | 配線基板、半導体装置及び配線基板の製造方法 | |
| JP2015026722A5 (ja) | ||
| JP2014239187A5 (ja) |