JP2011061116A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2011061116A5 JP2011061116A5 JP2009211414A JP2009211414A JP2011061116A5 JP 2011061116 A5 JP2011061116 A5 JP 2011061116A5 JP 2009211414 A JP2009211414 A JP 2009211414A JP 2009211414 A JP2009211414 A JP 2009211414A JP 2011061116 A5 JP2011061116 A5 JP 2011061116A5
- Authority
- JP
- Japan
- Prior art keywords
- resin substrate
- semiconductor chip
- semiconductor device
- back surface
- support plate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Description
上記課題を解決するため、本発明は半導体装置に係り、表面側に接続電極を備えた半導体チップと、前記半導体チップの周囲を封止すると共に、前記半導体チップの背面から下側に厚みをもって形成されて、下面が前記半導体チップの背面より下側に配置された樹脂基板と、前記半導体チップの表面側及び前記樹脂基板の上面側に形成され、前記接続電極に直接接続された配線層とを有することを特徴とする。
Claims (19)
- 表面側に接続電極を備えた半導体チップと、
前記半導体チップの周囲を封止すると共に、前記半導体チップの背面から下側に厚みをもって形成されて、下面が前記半導体チップの背面より下側に配置された樹脂基板と、
前記半導体チップの表面側及び前記樹脂基板の上面側に形成され、前記接続電極に直接接続された配線層とを有することを特徴とする半導体装置。 - 前記樹脂基板の下面に、前記半導体チップの背面を露出する開口部が配置されていることを特徴とする請求項1に記載の半導体装置。
- 前記樹脂基板は前記半導体チップの背面内の一部を被覆して形成され、前記半導体チップの背面上に前記樹脂基板の開口部が配置されていることを特徴とする請求項1又は2に記載の半導体装置。
- 前記樹脂基板の前記開口部は複数に分割されて配置されていることを特徴とする請求項2又は3に記載の半導体装置。
- 前記樹脂基板の開口部に樹脂が設けられていることを特徴とする請求項2乃至4のいずれか一項に記載の半導体装置。
- 前記半導体チップの表面側及び前記樹脂基板の上面側を被覆して形成された絶縁層を有し、
前記配線層は、前記絶縁層の上面側に形成され、前記絶縁層に形成されたビアホールを介して前記接続電極に接続されていることを特徴とする請求項1乃至5のいずれか一項に記載の半導体装置。 - 前記樹脂基板の開口部に、前記半導体チップの背面に接続される放熱部が設けられていることを特徴とする請求項2乃至4のいずれか一項に記載の半導体装置。
- 前記放熱部は銅からなることを特徴とする請求項7に記載の半導体装置。
- 前記半導体チップの接続電極は上側に突出しており、前記接続電極の間の領域に前記樹脂基板の樹脂が充填されており、
前記配線層は前記樹脂基板の上に形成されていることを特徴とする請求項1乃至4のいずれか一項に記載の半導体装置。 - 凸部が設けられた支持板を用意する工程と、
半導体チップをその接続電極を上側に向けて前記凸部の上に配置する工程と、
前記支持板上から前記半導体チップの周囲に、前記接続電極を露出させた状態で樹脂基板を形成する工程と、
前記半導体チップ及び前記樹脂基板の上に、前記接続電極に直接接続される配線層を形成する工程と、
前記支持板を除去することにより、前記半導体チップの周囲を封止すると共に、前記半導体チップの背面内から下側に厚みをもつ前記樹脂基板を得る工程とを有することを特徴とする半導体装置の製造方法。 - 前記樹脂基板を得る工程において、
前記樹脂基板の下面に、前記半導体チップの背面を露出する開口部が配置されることを特徴とする請求項10に記載の半導体装置の製造方法。 - 前記樹脂基板を得る工程において、
前記樹脂基板は前記半導体チップの背面内の一部を被覆して形成され、前記半導体チップの背面上に前記樹脂基板の開口部が配置されることを特徴とする請求項10又は11に記載の半導体装置の製造方法。 - 前記樹脂基板を得る工程において、
前記樹脂基板の前記開口部は複数に分割されて配置されることを特徴とする請求項11又は12に記載の半導体装置の製造方法。 - 前記樹脂基板を得る工程の後に、
前記樹脂基板の開口部に樹脂を形成する工程を有することを特徴とする請求項11乃至13のいずれか一項に記載の半導体装置の製造方法。 - 前記半導体チップの接続電極は上側に突出しており、
前記樹脂基板を形成する工程において、前記接続電極の間の領域に前記樹脂基板の樹脂が充填され、
前記配線層を形成する工程において、前記配線層は前記樹脂基板の上に形成されることを特徴とする請求項10乃至14のいずれか一項に記載の半導体装置の製造方法。 - 前記凸部が設けられた支持板を用意する工程において、
金属基板を厚み方向の途中までエッチングして前記凸部を設けることにより前記支持体を形成し、
前記支持板を除去する工程において、
前記凸部を同時に除去して前記半導体チップの背面側を露出させるか、あるいは前記凸部を残して前記半導体チップの背面に接続される放熱部として利用することを特徴とする請求項10に記載の半導体装置の製造方法。 - 前記凸部が設けられた支持板を用意する工程において、
前記支持板の上に放熱部となる前記凸部を設け、
前記支持板を除去する工程において、
前記凸部に対して前記支持板を選択的に除去することにより、前記半導体チップの背面に接続される前記放熱部を得ることを特徴とする請求項10に記載の半導体装置の製造方法。 - 前記配線層を形成する工程は、
前記半導体チップ及び前記樹脂基板の上に絶縁層を形成する工程と、
前記半導体チップの接続電極に到達するビアホールを前記絶縁層に形成する工程と、
前記ビアホールを介して前記接続電極に接続される前記配線層を形成する工程とを含むことを特徴とする請求項10乃至17のいずれか一項に記載の半導体装置の製造方法。 - 前記半導体チップの面積は、前記支持板に設けられた前記凸部の面積と同等以上であることを特徴とする請求項10乃至18のいずれか一項に記載の半導体装置の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009211414A JP5588137B2 (ja) | 2009-09-14 | 2009-09-14 | 半導体装置の製造方法 |
US12/856,934 US20110062578A1 (en) | 2009-09-14 | 2010-08-16 | Semiconductor device and method of manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009211414A JP5588137B2 (ja) | 2009-09-14 | 2009-09-14 | 半導体装置の製造方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2011061116A JP2011061116A (ja) | 2011-03-24 |
JP2011061116A5 true JP2011061116A5 (ja) | 2012-08-16 |
JP5588137B2 JP5588137B2 (ja) | 2014-09-10 |
Family
ID=43729684
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009211414A Active JP5588137B2 (ja) | 2009-09-14 | 2009-09-14 | 半導体装置の製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20110062578A1 (ja) |
JP (1) | JP5588137B2 (ja) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8901755B2 (en) * | 2012-03-20 | 2014-12-02 | Stats Chippac, Ltd. | Semiconductor device and method of forming conductive layer over metal substrate for electrical interconnect of semiconductor die |
US9673162B2 (en) * | 2012-09-13 | 2017-06-06 | Nxp Usa, Inc. | High power semiconductor package subsystems |
WO2014120807A1 (en) * | 2013-01-29 | 2014-08-07 | The Trustees Of Boston College | High thermal conductivity materials for thermal management applications |
US10141201B2 (en) | 2014-06-13 | 2018-11-27 | Taiwan Semiconductor Manufacturing Company | Integrated circuit packages and methods of forming same |
US20200258750A1 (en) * | 2017-08-17 | 2020-08-13 | Semiconductor Components Industries, Llc | Die support structures and related methods |
DE112018001239T5 (de) * | 2017-03-08 | 2019-12-12 | Mitsubishi Electric Corporation | Halbleiterbauelement, verfahren zur herstellung desselben und halbleitermodul |
WO2019021720A1 (ja) * | 2017-07-24 | 2019-01-31 | 株式会社村田製作所 | 半導体装置及び半導体装置の製造方法 |
US11404276B2 (en) * | 2017-08-17 | 2022-08-02 | Semiconductor Components Industries, Llc | Semiconductor packages with thin die and related methods |
KR102073956B1 (ko) | 2017-11-29 | 2020-02-05 | 삼성전자주식회사 | 팬-아웃 반도체 패키지 |
US10510595B2 (en) | 2018-04-30 | 2019-12-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Integrated fan-out packages and methods of forming the same |
US10651131B2 (en) | 2018-06-29 | 2020-05-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Supporting InFO packages to reduce warpage |
US10998202B2 (en) * | 2018-09-27 | 2021-05-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor package and manufacturing method thereof |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06209054A (ja) * | 1993-01-08 | 1994-07-26 | Mitsubishi Electric Corp | 半導体装置 |
JPH07183425A (ja) * | 1993-12-24 | 1995-07-21 | Toshiba Corp | 半導体装置とその製造方法 |
JPH0955459A (ja) * | 1995-06-06 | 1997-02-25 | Seiko Epson Corp | 半導体装置 |
US20020020898A1 (en) * | 2000-08-16 | 2002-02-21 | Vu Quat T. | Microelectronic substrates with integrated devices |
US6734534B1 (en) * | 2000-08-16 | 2004-05-11 | Intel Corporation | Microelectronic substrate with integrated devices |
US6423570B1 (en) * | 2000-10-18 | 2002-07-23 | Intel Corporation | Method to protect an encapsulated die package during back grinding with a solder metallization layer and devices formed thereby |
JP3844467B2 (ja) * | 2003-01-08 | 2006-11-15 | 沖電気工業株式会社 | 半導体装置及びその製造方法 |
JP2006222164A (ja) * | 2005-02-08 | 2006-08-24 | Shinko Electric Ind Co Ltd | 半導体装置及びその製造方法 |
US8101868B2 (en) * | 2005-10-14 | 2012-01-24 | Ibiden Co., Ltd. | Multilayered printed circuit board and method for manufacturing the same |
JP4950693B2 (ja) * | 2007-02-19 | 2012-06-13 | 株式会社フジクラ | 電子部品内蔵型配線基板及びその実装部品 |
-
2009
- 2009-09-14 JP JP2009211414A patent/JP5588137B2/ja active Active
-
2010
- 2010-08-16 US US12/856,934 patent/US20110062578A1/en not_active Abandoned
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2011061116A5 (ja) | ||
JP5607758B2 (ja) | 半導体をパッケージングする方法 | |
TWI337775B (en) | Partially patterned lead frames and methods of making and using the same in semiconductor packaging | |
JP2009194322A5 (ja) | ||
TWI426584B (zh) | 半導體封裝件及其製法 | |
JP2009164481A5 (ja) | ||
JP2013229542A5 (ja) | ||
JP2008263125A5 (ja) | ||
JP2011014681A5 (ja) | 半導体装置及びその製造方法 | |
TW200509333A (en) | Method for fabricating thermally enhanced semiconductor device | |
JP2009105311A5 (ja) | ||
JP2010267805A5 (ja) | ||
JP2011119502A5 (ja) | ||
JP2010087221A5 (ja) | ||
JP2009088336A5 (ja) | ||
JP2008277742A5 (ja) | ||
JP2010062430A5 (ja) | ||
EP2442370A3 (en) | Package structure of concentrated photovoltaic cell | |
JP2010087495A5 (ja) | 光電変換装置の作製方法 | |
JP2009231815A5 (ja) | ||
JP2018081979A5 (ja) | ||
JP2011114304A5 (ja) | ||
TWI543412B (zh) | 發光二極體及其製造方法 | |
JP2010165777A5 (ja) | ||
JP2009129982A5 (ja) |