JP2009194322A5 - - Google Patents

Claims (13)

1. 支持基板上に、複数の端子電極が設けられた面が上方を向くよう、半導体チップを実装する工程と、
   前記支持基板上に、前記半導体チップの前記端子電極が設けられた面と側面とを覆う絶縁層を形成する工程と、
   前記絶縁層上に、前記端子電極と接続する金属配線を形成する工程と、
   前記金属配線上に複数の外部端子電極を形成する工程と、を有し、
   隣接する前記外部端子電極の間隔が、隣接する前記端子電極の間隔より大きいことを特徴とする半導体装置の製造方法。
2. 前記半導体チップを実装する工程の前に、
   前記支持基板上に、嵌合孔を有する金属膜を形成する工程を有し、
   前記半導体チップを実装する工程において、前記嵌合孔内に前記半導体チップを実装することを特徴とする請求項１記載の半導体装置の製造方法。
3. 前記金属膜を形成する工程において、
   前記支持基板上に、前記金属膜を形成する工程と、
   前記金属膜をエッチングし、前記嵌合孔を形成する工程と、を有することを特徴とする請求項２記載の半導体装置の製造方法。
4. 前記金属膜を形成する工程において、
   前記支持基板上に、第１の金属膜を形成する工程と、
   前記第１の金属膜上に、第２の金属膜を形成する工程と、を有し、
   前記第２の金属膜に、前記嵌合孔が形成されることを特徴とする請求項２または３記載の半導体装置の製造方法。
5. 前記金属膜を形成する工程において、
   前記支持基板上に、めっきにより前記金属膜を形成することを特徴とする請求項２から４のいずれか１項記載の半導体装置の製造方法。
6. 前記半導体チップを実装する工程の前に、
   前記支持基板に、嵌合孔を形成する工程を有し、
   前記半導体チップを実装する工程において、前記嵌合孔内に前記半導体チップを実装することを特徴とする請求項１記載の半導体装置の製造方法。
7. 前記支持基板が、金属板または絶縁板からなることを特徴とする請求項１から６のいずれか１項記載の半導体装置の製造方法。
8. 支持基板と、
   前記支持基板上に、複数の端子電極が設けられた面が上方を向くよう実装された半導体チップと、
   前記支持基板上に、前記半導体チップの前記端子電極が設けられた面と側面とを覆うよう形成された絶縁層と、
   前記絶縁層上に、前記端子電極と接続して形成された金属配線と、
   前記金属配線上に複数形成された外部端子電極と、を有し、
   隣接する前記外部端子電極の間隔が、隣接する前記端子電極の間隔より大きいことを特徴とする半導体装置。
9. 前記支持基板上に、嵌合孔を有する金属膜が形成されており、
   前記嵌合孔内に前記半導体チップが実装されていることを特徴とする請求項８記載の半導体装置。
10. 前記金属膜が、
    前記支持基板上に形成された第１の金属膜と、
    前記第１の金属膜上に形成された第２の金属膜と、からなり、
    前記第２の金属膜に、前記嵌合孔が形成されていることを特徴とする請求項９記載の半導体装置。
11. 前記金属膜がめっき金属からなることを特徴とする請求項９または１０記載の半導体装置。
12. 前記支持基板に、嵌合孔が形成されており、
    前記嵌合孔内に前記半導体チップが実装されていることを特徴とする請求項８記載の半導体装置。
13. 前記支持基板が、金属板または絶縁板からなることを特徴とする請求項８から１２のいずれか１項記載の半導体装置。