CN116721978A - 一种半导体封装结构及其制造方法 - Google Patents
一种半导体封装结构及其制造方法 Download PDFInfo
- Publication number
- CN116721978A CN116721978A CN202310789636.8A CN202310789636A CN116721978A CN 116721978 A CN116721978 A CN 116721978A CN 202310789636 A CN202310789636 A CN 202310789636A CN 116721978 A CN116721978 A CN 116721978A
- Authority
- CN
- China
- Prior art keywords
- substrate
- component
- interconnect structure
- package
- interconnection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 41
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 37
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 22
- 239000000758 substrate Substances 0.000 claims abstract description 172
- 239000002184 metal Substances 0.000 claims description 19
- 229910052751 metal Inorganic materials 0.000 claims description 19
- 238000000034 method Methods 0.000 claims description 16
- 229910000679 solder Inorganic materials 0.000 claims description 13
- 230000010354 integration Effects 0.000 abstract description 3
- 239000000853 adhesive Substances 0.000 description 10
- 230000017525 heat dissipation Effects 0.000 description 10
- 230000001070 adhesive effect Effects 0.000 description 9
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 238000005538 encapsulation Methods 0.000 description 4
- 238000009713 electroplating Methods 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000005553 drilling Methods 0.000 description 2
- 239000003292 glue Substances 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 241001391944 Commicarpus scandens Species 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 230000004308 accommodation Effects 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 230000005496 eutectics Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000009545 invasion Effects 0.000 description 1
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 229910001092 metal group alloy Inorganic materials 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000035699 permeability Effects 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/49—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions wire-like arrangements or pins or rods
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
本申请公开了一种半导体封装结构及其制造方法，结构包括：基底，基底上设有元器件，元器件远离基底的一侧设有上端子；第一互连结构，第一互连结构设于元器件远离基底的一侧，并与上端子互连；封装体，用于将元器件和基底封装为一体；其中，第一互连结构嵌入封装体，且第一互连结构远离基底的一侧的至少部分露出于封装体。本申请提供的封装结构能够保护内部元器件，且设置了与元器件上端子互连的第一互连结构，利用第一互连结构直接作为引脚，与元器件上端子连接，导电距离短，性能更好，电阻更小，其远离基底的一侧的至少部分暴露出来，能够实现元器件之间的互连或连接印刷电路板，提高了整体封装体的性能，实现高密度元器件集成方案简单化。
Description
技术领域
本申请涉及半导体封装技术领域，尤其是一种半导体封装结构及其制造过程。
背景技术
半导体封装结构主要用于保护内部的半导体元器件，避免遭受外部物品磕碰，也可以避免灰尘或液体等物侵入元器件内部而损害元器件的正常功能。随着印刷电路板(Printed Circuit board，以下简称PCB)上的电子元器件的密度越来越高，需要在同样甚至更小的空间内设置更多的电子元器件。
现有技术需要考虑如何将多个不同种类得高密度元器件集成封装在一起，实现元器件引线的引出与互连，获得功能强大的模组。
发明内容
技术目的：本申请旨在提供了一种半导体封装结构及其制造方法，其导电距离较短，电阻更小，提高半导体性能。
为实现上述技术目的，本申请采用以下技术方案。
第一方面，本申请提供了一种半导体封装结构，包括：
基底；
元器件，所述元器件设于所述基底上，所述元器件远离所述基底的一侧设有上端子；
第一互连结构，所述第一互连结构设于所述元器件远离所述基底的一侧，所述第一互连结构与所述上端子互连；
封装体，用于将所述元器件和所述基底封装为一体；
其中，所述第一互连结构嵌入所述封装体，且所述第一互连结构远离所述基底的一侧的至少部分露出于所述封装体。
第二方面，本申请提供了一种半导体封装结构的制作过程，包括：
提供一基底；
在所述基底上设置元器件，所述元器件远离所述基底的一侧设有上端子；
对所述元器件和所述基底封装形成封装体；
在所述封装体中形成第一通孔，以暴露出所述上端子；
在所述第一通孔中形成第一互连结构，将所述第一互连结构与所述上端子互连，且从封装体暴露出所述第一互连结构远离所述基底的一侧的至少部分。
与现有技术相比，本申请的有益技术效果：
本申请提供的半导体封装结构及其制造方法，包括了基底、元器件和第一互连结构，元器件和基底被封装为一体，能够保护内部元器件，且设置了与元器件上端子互连的第一互连结构，这种互连方式利用第一互连结构直接作为引脚，与元器件上端子连接，导电距离短，性能更好，电阻更小，其远离所述基底的一侧至少部分从封装体暴露出来，能够实现元器件之间的互连或连接印刷电路板，避免了连线方式不可靠，提高了整体封装体的性能，能够实现高密度元器件集成方案简单化。
附图说明
在此描述的附图仅用于解释目的，而不意图以任何方式来限制本申请公开的范围。另外，图中的各部件的形状和比例尺寸等仅为示意性的，用于帮助对本申请的理解，并不是具体限定本申请各部件的形状和比例尺寸。本领域的技术人员在本申请的教导下，可以根据具体情况选择各种可能的形状和比例尺寸来实施本申请。
图1是本申请实施方式一提供的一种半导体封装结构示意图；
图2是本申请实施方式二提供基底的结构示意图；
图3是本申请实施方式二在基底上设置元器件后的结构示意图；
图4是本申请实施方式二将元器件和基底封装为一体后的结构示意图；
图5是本申请实施方式二在封装体中形成第一通孔后的结构示意图；
图6是本申请实施方式二在第一通孔中形成第一互连结构后的结构示意图；
图7是本申请实施方式二在第一互连结构远离基底的一侧形成阻焊层后的结构示意图；
图8是本申请实施方式三在封装体中形成第二通孔后的结构示意图；
图9是本申请实施方式三在第二通孔中形成第二互连结构后的结构示意图；
图10是本申请实施方式三在第一互连结构和第二互连结构远离基底的一侧形成阻焊层；
图11是本申请实施方式四提供的一种半导体封装结构示意图；
图12是本申请实施方式二提供的半导体封装结构的制作方法流程图；
图13是本申请实施方式三提供的半导体封装结构的制作方法流程图；
图14是本申请一实施方式提供的半导体封装结构中基底的结构示意图；
附图标记：
1-基底、2-围挡、3-元器件、4-上端子、5-粘合剂、6-封装体、7-第一通孔、8-第一互连结构、9-阻焊层、10-第二通孔、11-下端子、12-焊盘、13-延伸部、14-第二互连结构、101-框架、102-凹槽、103-连杆。
具体实施方式
为了使本技术领域的人员更好地理解本申请中的技术方案，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都应当属于本申请保护的范围。
此外，应当理解的是，此处所描述的具体实施方式仅用于说明和解释本发明，并不用于限制本发明。在本发明中，在未作相反说明的情况下，使用的方位词如“上”和“下”通常是指装置实际使用或工作状态下的上和下，具体为附图中的图面方向；而“内”和“外”则是针对装置的轮廓而言的。
本申请的一种半导体封装结构，包括：基底1；元器件3，元器件3设于基底1上，元器件3远离基底1的一侧设有上端子4；第一互连结构8，第一互连结构8设于元器件3远离基底1的一侧，第一互连结构8与上端子4互连；封装体6，用于将元器件3和基底1封装为一体；第一互连结构8嵌入封装体6，且第一互连结构8远离基底1的一侧的至少部分从封装体6暴露出来。通过设置了与元器件上端子互连的第一互连结构，利用第一互连结构直接作为引脚，与元器件上端子连接，导电距离短，性能更好，电阻更小，其远离基底的一侧至少部分从封装体暴露出来，能够实现元器件之间的互连或连接印刷电路板，避免了连线方式不可靠，提高了整体封装结构的性能，能够实现高密度元器件集成方案简单化。
在一些实施例中，一种半导体封装结构还包括围挡2，围挡2和基底1之间设有收容空间，元器件3收容于收容空间，通过围挡2防止焊料外溢并增加封装的刚性。
在一些实施例中，基底1为金属材质，通过利用金属材质的基底1，增强了整体封装结构的散热功能，使该封装结构更适用于大功率器件。
在一些实施例中，元器件3靠近基底1的一侧设有下端子11；基底1为金属材质的基底1，下端子11与基底1电连接；基底1上还设有第二互连结构14，且第二互连结构14与基底1电连接；第二互连结构14嵌入封装体6，且第二互连结构14远离基底1的一侧的至少部分露出于封装体6。
通过采用金属材质的基底1，基底1与元器件3的下端子11电连接，并将第二互连结构14与基底1电连接，实现引出元器件3引线的同时，整个封装结构的制作方法流程简单，有较大的散热面积，进一步增强封装结构的散热特性并提高强度，使加工过程不易断裂，避免了目前封装结构在工艺流程上刚性不足，生产过程中容易出现芯片裂纹的问题，影响良率和可靠性的问题。
在一些实施方式中，半导体封装结构还包括焊盘12，焊盘12设于第一互连结构8远离基底1的一侧，且焊盘12与第一互连结构8露出于封装体6的部分互连。设置焊盘12，实现焊接并能防止第一互连结构8远离基底1的一侧露出于封装体6的部分长期暴露在空气中，起到保护作用。
在一些实施方式中，焊盘12在水平方向的尺寸大于第一互连结构8远离基底1的一侧露出于封装体6的部分在水平方向的尺寸。通过增大焊盘12尺寸，增加焊接面积，提高封装结构焊接稳固性。
实施方式一：
请参阅图1所示，一种半导体封装结构，包括：基底1；元器件3，元器件3设于基底1上，元器件3远离基底1的一侧设有上端子4；
第一互连结构8，第一互连结构8设于元器件3远离基底1的一侧，第一互连结构8与上端子4互连；
封装体6，用于将元器件3和基底1封装为一体；
其中，第一互连结构8嵌入封装体6，且第一互连结构8远离基底1的一侧至少部分从封装体6暴露出来。
本实施例中，基底1为封装基板（Sub strate，简称SUB）。基底1可为元器件3提供电连接、支撑和保护功效。
可选地，基底1可以设为如图1所示的长方体结构，也可以设置为其他形状（如圆形结构），对此不做限定。
在一些实施方式中，如图14所示，基底1还可以采用其他任意结构，例如框架101。可设有多个凹槽102，元器件3可置于凹槽102中，框架101中设置凹槽102，实现凹槽102的四周平面比凹槽102的底部高，防止安装元器件3的焊料外溢。
框架101还可包括多个连杆103，用于将基于框架101形式的半导体封装产品或组件切割并分离成单个的产品。
在一些实施方式中，基底1上还可设置围挡2，围挡2与基底1之间设有收容空间，元器件3可设于收容空间中。围挡2可设于元器件3的两侧，或者，也可以设于元器件3的外围一周。可选地，元器件3周边的围挡2比基底1上表面平面凸出一部分，以防止焊料外溢并增加封装的刚性。
可选地，围挡2与基底1连接，或，围挡2与基底1为一体式结构。
如元器件3埋在框架101内，整个封装主要由树脂组成，元器件3周围被导热性较差的树脂包裹，散热能力较差，在一些实施方式中，基底1可采用金属或金属合金材料，以增强整体封装结构的散热效果。
当封装体6将元器件3和基底1封装为一体后，基底1的背面（也就是远离元器件3的下表面）可裸露在封装体6外侧，也可以置于封装体6内部。
需要说明是，在一些实施方式中，元器件3远离基底1的一侧设有多个上端子4，第一互连结构8可包括多个第一互连部，各第一互连部对应互连一个上端子4。
实施方式二：
图2-图7是本申请实施方式二提供的半导体封装结构的制作过程，对应的制作方法流程参见图12。
制作方法包括：请参见图2，步骤101：提供一基底1。
在一些实施方式中，为避免封装结构中的基底1采用较软的材料，在加工过程中可能导致断裂，影响封装体6的可靠性，基底1可采用刚性材料，在静力负荷作用下，有良好的抵抗变形的能力。
基底1包括面向元器件3的上表面和远离元器件3的下表面。基底1和元器件3粘接前可对基底1的上表面进行预处理，以提高粘接效果，使基底1材料表面增加活性，提高渗透性。
如在一些实施方式中，为提高封装结构的散热性能，基底1可采用金属铜材质。
如图2所示，可选地，本实施方式提供的基底1还设有围挡2，围挡2和基底1之间设有收容空间，元器件3收容于收容空间。
围挡2的作用主要是防止焊料外溢并增加封装结构的刚性。
参见图3，步骤102：在基底1上设置元器件3，元器件3远离基底1的一侧设有上端子4。
可选地，元器件3包括电阻、电容、电感、电位器、芯片等等。可采用共晶焊接、SMT贴片（采用粘合剂5如银浆、锡膏等）、烧结等方式将元器件3设置在基底1上。
可选地，在基底1上设置元器件3过程中,首先需在基底1上点上粘合剂5。接着,将元器件3设有上端子4的一面朝上放置在基底1上；将元器件3贴附到基底1上，并通过粘合剂5与基底1连接。
本实施方式中，将元器件3收容于围挡2和基底1之间形成的收容空间。
在一些实施方式中，基底1可包括多个收纳元器件3的凹槽102，多个凹槽102可将多个元器件3相互隔开，多个元器件3以预设间隔距离设置在基底1的各凹槽102中，并固定在基底1上。
在一些实施方式中，为提高整体封装结构的散热性能，在步骤101中可以提供金属材质的基底1，如铜基底1或陶瓷覆铜等。金属材质的基底1的表面可能出现金属氧化物等，影响元器件3与基底1键合效果，因此在将元器件3固定在基底1之前，对基底1上表面进行清洗。
步骤103：见图4，对元器件3和基底1封装形成封装体6。
可选地，形成封装体6的方式为塑封。塑封的材料可采用ABF胶，ABF胶具有高粘接强度、韧性好、具有良好的绝缘、抗压等物理特性。
若基底1采用金属材质，可选的，形成的封装体6可不将基底1的下表面包覆，增加了金属的散热面接，可以提高整体的散热性能，且便于在基底1的下表面加装散热装置等，提高整体封装结构的新能。
当然在一些实施方式中，也可以将基底1封装在封装体6中。
步骤104：见图5，在封装体6中形成第一通孔7，以暴露出上端子4。
在具体实施方式中，可通过采用激光钻孔的方式在封装体6上形成第一通孔7。第一通孔7的数量根据元器件3的需接线的上端子4数量而定，第一通孔7位于上端子4的对应位置以暴露出各个上端子4。
步骤105：见图6，在第一通孔7中形成第一互连结构8，将第一互连结构8与上端子4互连，且使第一互连结构8远离基底1的一侧的至少部分从封装体6暴露出来。
可通过电镀的方式在第一通孔7中形成第一互连结构8。
可选地，电镀之前，在第一通孔7中溅射种子层,增加第一互连结构8金属与封装体6内第一通孔7间的附着性能。
第一互连结构8与元器件3的上端子4能够形成电连接。通过将第一互连结构8远离基底1的一侧的至少部分从封装体6暴露出来，能够实现与其他元器件3或印刷电路板电连接。
在一些实施方式中，元器件3远离基底1的一侧设有多个上端子4，第一互连结构8可包括多个第一互连部，各第一互连部对应连接一个上端子4。
可选地，采用平坦化工艺对第一互连结构8暴露出来的部分进行研磨，以保证第一互连结构8的远离基底1的一侧齐平。
可选地，在一些实施方式中，可在第一互连结构8远离基底1的一侧露出于封装体6的部分形成与上端子4相对应的焊盘12，焊盘12与第一互连结构8互连。焊盘12采用导电金属材质，焊盘12在水平方向的尺寸大于第一互连结构8远离基底1的一侧露出于封装体6的部分在水平方向的尺寸。设置焊盘12，实现焊接并能防止第一互连结构8远离基底1的一侧露出于封装体6的部分长期暴露在空气中，起到保护作用。
当第一互连结构8包括多个与上端子4一一对应的第一互连部，在各第一互连部上形成与之互连的相对应的焊盘12。焊盘12在水平方向的尺寸大于对应第一互连部远离基底1的一侧露出于封装体6的部分在水平方向的尺寸，以增加金属焊接面积，增强焊接稳固性。
在本实施方式中，步骤105还包括：形成延伸出来的延伸部13，延伸部13与第一互连结构8连接，可用作焊盘12，其不仅能增大焊接面积减小电阻，还能延伸元器件3的端子引线至更合适的位置，提高与封装结构连接的印刷电路板连接时布局的灵活性。
第一互连结构8的结构可以为能够导电的片状结构、柱状结构、球状结构等任意结构，本申请对此不做限制。
在一些实施方式中，制作方法还包括步骤106：见图7，
在第一互连结构8远离基底1的一侧形成阻焊层9，并暴露出第一互连结构8的至少部分，防止不需要被焊上的部分被焊锡连接。
实施方式三：如图13所示，本实施方式的制作方法包括：
步骤101，：提供一基底1，基底1为金属基底1；
步骤102，：在基底1上设置元器件3，元器件3远离基底1的一侧设有上端子4，元器件3靠近所述基底1的一侧设有下端子11；
步骤103，：将下端子11与基底1形成电连接；
步骤104，：对元器件3和基底1封装形成封装体6；
步骤105，：在封装体6中形成第一通孔7，以暴露出上端子4；
步骤106，：在第一通孔7中形成第一互连结构8，将第一互连结构8与上端子4互连，且从封装体6暴露出第一互连结构8远离基底1的一侧的至少部分。
步骤107，：在封装体6中形成第二通孔10，以暴露出基底1，第二通孔10位于元器件3的外周；
步骤108，：在第二通孔10中形成第二互连结构14，且第二互连结构14与基底1电连接，且从封装体6暴露出第二互连结构14远离基底1的一侧的至少部分。
与实施方式二提供的制作方法不同的是，本实施方式中，基底1为金属材质；元器件3靠近基底1的一侧设有下端子11；
形成封装体6之前，包括：步骤103，；
形成封装体6之后，还包括步骤107，和步骤108，。
需要说明的是，在具体实施时，可根据实际情况对步骤107，、步骤108，和步骤105，和步骤106，的顺序等做出调整，对此无需做限定。
实施本实施方式时，可利用导电的粘合剂5将下端子11与基底1形成电连接。导电的粘合剂5又称为导电胶，是一种既能有效地胶接各种材料，又具有导电性能的胶粘剂。
如元器件3为MOS管，包括栅极（G:gate）;源极（S:source）;漏极（D:drain）;衬底（B:bulk）,其下端子11为漏极（D:drain）。将漏极（D:drain）通过导电的粘合剂5与金属材质的基底1粘合实现电连接。
在一些实施方式中，基底1包括围挡2，围挡2与基底1连接或为一体。围挡2与基底1都采用金属材质。在封装体6中形成第二通孔10，如图8所示，步骤105，、步骤107，可采用激光钻孔方法在封装体6内打孔，以将元器件3及围挡2开窗，对应部分打开开口。
如图9所示，步骤108，在第二通孔10中形成第二互连结构14，且第二互连结构14与围挡2电连接；第二互连结构14嵌入封装体6，第二互连结构14远离基底1的一侧的至少部分暴露出来，见图9示出的实施方式三提供的半导体封装结构。
在实施方式三提供的封装结构中，第一互连结构8与上端子4对应的多个第一互连部和第二互连结构14上都形成有焊盘12，以增加焊接面接。
可选地，围挡2的在水平方向的宽度不小于第二互连结构14在水平方向上的宽度。第二互连结构14与围挡2电连接，可选地，可采用焊接或用导电性粘合剂5对第二互连结构14与围挡2进行电连接。
通过在第一通孔7和第二通孔10中电镀，通过形成第一互连结构8和第二互连结构14，引出栅极、源极和漏极。
可选地，如图10所示，制作方法还包括：在第一互连结构8和第二互连结构14远离基底1的一侧形成阻焊层9，并暴露出第一互连结构8和第二互连结构14的至少部分。
实施方式四：
在以上实施方式基础上，图11示出了本申请实施方式四提供的一种半导体封装结构示意图；在图11中，第二互连结构14与基底1连接，由于基底1采用金属材质，基底1与元器件3的下端子11电连接，从而实现第二互连结构14与元器件3的下端子11电连接。
通过金属材质的基底1增强了封装体6的散热能力，便于应用于大功率的IGBT等元器件3的封装；同时基底1可增强整体封装结构的刚性，避免加工过程断裂而引起的封装结构失效。
应该理解，以上描述是为了进行图示说明而不是为了进行限制。通过阅读上述的描述，在所提供的示例之外的许多实施例和许多应用对本领域技术人员来说都将是显而易见的。因此，本教导的范围不应该参照上述描述来确定，而是应该参照前述权利要求以及这些权利要求所拥有的等价物的全部范围来确定。出于全面之目的，所有文章和参考包括专利申请和公告的公开都通过参考结合在本文中。在前述权利要求中省略这里公开的主题的任何方面并不是为了放弃该主体内容，也不应该认为申请人没有将该主题考虑为所公开的申请主题的一部分。
Claims (14)
1.一种半导体封装结构，其特征在于，包括：
基底（1）；
元器件（3），所述元器件（3）设于所述基底（1）上，所述元器件（3）远离所述基底（1）的一侧设有上端子（4）；
第一互连结构（8），所述第一互连结构（8）设于所述元器件（3）远离所述基底（1）的一侧，所述第一互连结构（8）与所述上端子（4）互连；
封装体（6），用于将所述元器件（3）和所述基底（1）封装为一体；
其中，所述第一互连结构（8）嵌入所述封装体（6），且所述第一互连结构（8）远离所述基底（1）的一侧的至少部分露出于所述封装体（6）。
2.根据权利要求1所述的一种半导体封装结构，其特征在于，所述元器件（3）远离所述基底（1）的一侧设有多个上端子（4），所述第一互连结构（8）包括多个第一互连部，各所述第一互连部对应互连一个所述上端子（4）。
3.根据权利要求1所述的半导体封装结构，其特征在于，所述基底（1）为金属材质。
4.根据权利要求1所述的半导体封装结构，其特征在于，所述基底（1）上还设有围挡（2），所述围挡（2）和所述基底（1）之间设有收容空间，所述元器件（3）收容于所述收容空间。
5.根据权利要求1所述的半导体封装结构，其特征在于，所述半导体封装结构还包括焊盘（12），所述焊盘（12）设于所述第一互连结构（8）远离所述基底（1）的一侧，且所述焊盘（12）与所述第一互连结构（8）互连。
6.根据权利要求5所述的半导体封装结构，其特征在于，所述焊盘（12）在水平方向的尺寸大于所述第一互连结构（8）远离所述基底（1）的一侧露出于所述封装体（6）的部分在水平方向的尺寸。
7.根据权利要求1所述的半导体封装结构，其特征在于，所述半导体封装结构还包括延伸部（13），所述延伸部（13）与第一互连结构（8）连接，且所述延伸部（13）远离所述基底（1）的一侧与所述第一互连结构（8）远离所述基底（1）的一侧齐平。
8.根据权利要求1所述的半导体封装结构，其特征在于，
所述元器件（3）靠近所述基底（1）的一侧设有下端子（11）；
所述基底（1）为金属材质，所述下端子（11）与所述基底（1）电连接；
所述基底（1）上还设有第二互连结构（14），且所述第二互连结构（14）与所述基底（1）电连接；
所述第二互连结构（14）嵌入所述封装体（6），且所述第二互连结构（14）远离所述基底（1）的一侧的至少部分露出于封装体（6）。
9.根据权利要求8所述的半导体封装结构，其特征在于，基底（1）上还设有围挡（2），所述围挡（2）和所述基底（1）之间设有收容空间，所述元器件（3）收容于所述收容空间；
所述第二互连结构（14）设于所述围挡（2）上，所述围挡（2）与所述基底（1）电连接。
10.根据权利要求9所述的半导体封装结构，其特征在于，所述围挡（2）在水平方向上的尺寸不小于所述第二互连结构（14）在水平方向的尺寸。
11.一种半导体封装结构的制作方法，其特征在于，包括：
提供一基底（1）；
在所述基底（1）上设置元器件（3），所述元器件（3）远离所述基底（1）的一侧设有上端子（4）；
对所述元器件（3）和所述基底（1）封装形成封装体（6）；
在所述封装体（6）中形成第一通孔（7），以暴露出所述上端子（4）；
在所述第一通孔（7）中形成第一互连结构（8），将所述第一互连结构（8）与所述上端子（4）互连，且从封装体（6）暴露出所述第一互连结构（8）远离所述基底（1）的一侧的至少部分。
12.根据权利要求11所述的半导体封装结构的制作方法，其特征在于，所述方法还包括：在所述第一互连结构（8）远离所述基底（1）的一侧形成阻焊层（9），并暴露出所述第一互连结构（8）的至少部分。
13.根据权利要求11所述的一种半导体封装结构的制作方法，其特征在于，所述基底（1）为金属基底（1）；所述元器件（3）靠近所述基底（1）的一侧设有下端子（11）；
所述方法包括：
形成所述封装体（6）之前，将所述下端子（11）与所述基底（1）形成电连接；
形成所述封装体（6）之后，在所述封装体（6）中形成第二通孔（10），以暴露出所述基底（1），所述第二通孔（10）位于所述元器件（3）的外周；
在所述第二通孔（10）中形成第二互连结构（14），所述第二互连结构（14）与所述基底（1）电连接，且暴露出所述第二互连结构（14）远离所述基底（1）的一侧的至少部分。
14.根据权利要求13所述的半导体封装结构的制作方法，其特征在于，
所述方法还包括：
在所述第一互连结构（8）和所述第二互连结构（14）远离所述基底（1）的一侧形成阻焊层（9），并暴露出所述第一互连结构（8）和所述第二互连结构（14）的至少部分。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310789636.8A CN116721978A (zh) | 2023-06-29 | 2023-06-29 | 一种半导体封装结构及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310789636.8A CN116721978A (zh) | 2023-06-29 | 2023-06-29 | 一种半导体封装结构及其制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116721978A true CN116721978A (zh) | 2023-09-08 |
Family
ID=87866022
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310789636.8A Pending CN116721978A (zh) | 2023-06-29 | 2023-06-29 | 一种半导体封装结构及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116721978A (zh) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001015650A (ja) * | 1999-06-29 | 2001-01-19 | Nec Corp | ボールグリッドアレイパッケージとその製造方法 |
| CN101515554A (zh) * | 2008-02-18 | 2009-08-26 | 新光电气工业株式会社 | 半导体器件的制造方法、半导体器件以及配线基板 |
| US20130252382A1 (en) * | 2008-07-25 | 2013-09-26 | Infineon Technologies Ag | Method of manufacturing a semiconductor device |
| CN105575825A (zh) * | 2015-12-24 | 2016-05-11 | 合肥祖安投资合伙企业(有限合伙) | 芯片封装方法及封装组件 |
| US9852995B1 (en) * | 2016-09-21 | 2017-12-26 | Kabushiki Kaisha Toshiba | Semiconductor device |
| CN114695127A (zh) * | 2020-12-31 | 2022-07-01 | 天芯互联科技有限公司 | 一种芯片封装方法、芯片封装体及电子装置 |
| CN114944340A (zh) * | 2022-05-03 | 2022-08-26 | 上海韦尔半导体股份有限公司 | 一种芯片封装工艺及芯片 |
-
2023
- 2023-06-29 CN CN202310789636.8A patent/CN116721978A/zh active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001015650A (ja) * | 1999-06-29 | 2001-01-19 | Nec Corp | ボールグリッドアレイパッケージとその製造方法 |
| CN101515554A (zh) * | 2008-02-18 | 2009-08-26 | 新光电气工业株式会社 | 半导体器件的制造方法、半导体器件以及配线基板 |
| US20130252382A1 (en) * | 2008-07-25 | 2013-09-26 | Infineon Technologies Ag | Method of manufacturing a semiconductor device |
| CN105575825A (zh) * | 2015-12-24 | 2016-05-11 | 合肥祖安投资合伙企业(有限合伙) | 芯片封装方法及封装组件 |
| US9852995B1 (en) * | 2016-09-21 | 2017-12-26 | Kabushiki Kaisha Toshiba | Semiconductor device |
| CN114695127A (zh) * | 2020-12-31 | 2022-07-01 | 天芯互联科技有限公司 | 一种芯片封装方法、芯片封装体及电子装置 |
| CN114944340A (zh) * | 2022-05-03 | 2022-08-26 | 上海韦尔半导体股份有限公司 | 一种芯片封装工艺及芯片 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3032964B2 (ja) | ボールグリッドアレイ半導体のパッケージ及び製造方法 | |
| US6414391B1 (en) | Module assembly for stacked BGA packages with a common bus bar in the assembly | |
| KR100694739B1 (ko) | 다수의 전원/접지면을 갖는 볼 그리드 어레이 패키지 | |
| US6734557B2 (en) | Semiconductor device | |
| KR100698526B1 (ko) | 방열층을 갖는 배선기판 및 그를 이용한 반도체 패키지 | |
| US7344916B2 (en) | Package for a semiconductor device | |
| US20070096284A1 (en) | Methods for a multiple die integrated circuit package | |
| CN103703549A (zh) | 用于直接表面安装的裸露芯片封装 | |
| US7696618B2 (en) | POP (package-on-package) semiconductor device | |
| US7557453B2 (en) | Semiconductor device, method of manufacturing a semiconductor device and substrate to be used to manufacture a semiconductor device | |
| JP4919689B2 (ja) | モジュール基板 | |
| TW201438155A (zh) | 具有傾斜結構之半導體元件封裝 | |
| KR101394647B1 (ko) | 반도체 패키지 및 그 제조방법 | |
| CN116721978A (zh) | 一种半导体封装结构及其制造方法 | |
| US20080283982A1 (en) | Multi-chip semiconductor device having leads and method for fabricating the same | |
| JP5302234B2 (ja) | 半導体装置 | |
| JP2009277940A (ja) | 半導体パッケージ、実装用回路基板および実装構造体 | |
| JP2005150771A (ja) | 配線基板、半導体装置およびパッケージスタック半導体装置 | |
| US20090039493A1 (en) | Packaging substrate and application thereof | |
| KR100533761B1 (ko) | 반도체패키지 | |
| US8084790B2 (en) | Image sensing device and packaging method thereof | |
| EP1357595A1 (en) | Ball grid array semiconductor package with resin coated core | |
| KR20080085453A (ko) | 반도체 패키지 및 그 제조 방법 | |
| TW201007909A (en) | Ball grid array package without solder balls | |
| JP2007299832A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |