JP2007299832A - 半導体装置およびその製造方法 - Google Patents

Abstract

【課題】半導体装置の実装信頼性を向上させる。
【解決手段】半導体装置１は、配線基板３と、配線基板３上に搭載された半導体チップ２と、半導体チップ２の電極２ａと配線基板３の端子２１を接続するボンディングワイヤ４と、これらを封止する封止樹脂５を有している。配線基板の下面３ｂの周縁部に長方形状の平面形状を有する複数のランド部２２が形成され、ランド部２２の側面２２ｂが配線基板３の側面３ｄで露出している。半導体装置１を実装基板３０に実装する際には、半導体装置１のランド部２２が半田３４を介して実装基板３０の端子３３と接合される。ランド部２２の側面２２ｂ上に半田３４が吸い上がって付着しているかどうかを確認することで、半導体装置１の実装状態を確認できる。
【選択図】図２２

Description

本発明は、半導体装置およびその製造方法に関し、特に、配線基板に半導体チップを搭載した半導体パッケージ形態の半導体装置およびその製造技術に適用して有効な技術に関する。

半導体パッケージには、種々の形態があり、例えばＱＦＮ（Quad Flat Nonleaded Package）型の半導体装置、ＳＯＮ（Small Outline Nonleaded package）型の半導体装置、ＢＧＡ（Ball Grid Array）型の半導体装置などがある。

国際公開第０１／００３１８６号パンフレット（特許文献１）には、ＱＦＮ型の半導体装置に関する技術が記載されている。

特開２００１−６８７９９号公報（特許文献２）には、半導体素子や水晶振動子などの電子部品を搭載するための配線基板に関する技術が記載されている。
国際公開第０１／００３１８６号パンフレット 特開２００１−６８７９９号公報

本発明者の検討によれば、次のことが分かった。

ＱＦＮ型やＳＯＮ型の半導体パッケージでは、電極がパッケージ側面で露出しているため、半導体パッケージを実装基板上に半田で実装した際に、パッケージの電極の露出側面に半田が吸い上がり、この半田の吸い上がり状態を目視で観察することで、半導体パッケージの半田実装状態を確認することができる。これにより、半導体パッケージの実装信頼性を向上することができる。

しかしながら、リードフレームを用いてＱＦＮ型やＳＯＮ型の半導体パッケージを製造すると、金属材料からなるリードフレームを切断する必要があるため、切断に用いるダイシングブレードが劣化しやすく、ダイシングブレードの寿命が低下しやすい。これは、半導体装置の製造コストを増大させる。また、リードフレームを用いたＱＦＮ型やＳＯＮ型の半導体パッケージの場合、パッケージ外部からパッケージ内の半導体チップまでのリークパスが、リードフレームの板厚分となり、かつ封止樹脂とリードフレームの密着力も配線基板を用いた半導体パッケージに比べて低いため、吸湿しやすく、リフロー時にクラックが発生しやすくなる。これは、半導体装置の製造歩留まりや信頼性を低下させる可能性がある。また、１つのリードフレームから取得できる半導体パッケージの数を増やすために、ＭＡＰ（Mold Array Package）方式でＱＦＮ型やＳＯＮ型の半導体パッケージを製造する場合、リードフレームをテープ材に貼り付けた状態で一括モールドにより封止樹脂を形成する必要があるが、この場合、テープ材の接着材に付着していた異物が封止樹脂で封止したリードフレーム側に転写される可能性がある。これは、半導体装置の製造歩留まりや信頼性を低下させる可能性がある。

これに対し、配線基板を用いたＢＧＡ型の半導体パッケージにおいて、ＭＡＰ方式により封止樹脂を形成する場合、配線基板の裏面側に封止樹脂が回り込むことなく、主面（半導体チップ搭載面）側のみ封止樹脂で封止することができるため、上記のような接着材を有するテープ材を必要としない。そのため、異物の転写の問題が抑制できるだけでなく、テープ材を使用しない分、製造コストを低減することができる。しかしながら、配線基板を用いたＢＧＡ型の半導体パッケージでは、配線基板の裏面に端子が格子状に配置されるため、半導体パッケージを実装基板上に半田で実装した際に、半導体パッケージの半田実装状態を目視で観察することができない。これは、半導体装置の実装信頼性を低下させ、半導体装置を実装した電子装置の製造歩留まりを低下させる可能性がある。また、配線基板を用いた半導体パッケージでは、パッケージ内部へ水分が進入しやすいため、吸湿対策を行って、半導体装置の信頼性を高めることが要求される。

本発明の目的は、半導体装置の実装信頼性を向上させることができる技術を提供することにある。

また、本発明の目的は、半導体装置の信頼性を向上させることができる技術を提供することにある。

本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。

本発明は、第１主面と、前記第１主面の反対側の第２主面と、前記第１主面に形成された複数の第１電極と、前記第２主面に形成された複数のランド部と、前記複数の第１電極とこれらにそれぞれ対応する複数のランド部をそれぞれ電気的に接続する複数の第１ビア部とを有する配線基板と、前記配線基板の前記第１主面上に搭載された半導体チップであって、前記半導体チップは複数の第２電極を有し、前記複数の第２電極が前記複数の第１電極とそれぞれ電気的に接続された前記半導体チップと、前記配線基板の前記第１主面上に形成され、前記半導体チップを封止する封止樹脂とを有し、前記配線基板の側面で前記複数のランド部の側面が露出したものである。

また、本発明は、（ａ）そこからそれぞれ半導体装置が製造される半導体装置領域を複数有する配線基板であって、第１主面と、前記第１主面の反対側の第２主面とを有し、各半導体装置領域の前記第１主面に複数の第１電極を、各半導体装置領域の前記第２主面に複数のランド部を有する配線基板を準備する工程、（ｂ）前記配線基板の第１主面の前記各半導体装置領域上に半導体チップを搭載し、前記半導体チップの複数の第２電極を前記配線基板の前記複数の第１電極に電気的に接続する工程、（ｃ）前記（ｂ）工程後、前記配線基板の前記第１主面上に前記半導体チップを覆うように封止樹脂を形成する工程、（ｄ）前記（ｃ）工程後、前記配線基板および前記封止樹脂を、前記半導体装置領域間のダイシング領域で切断して、複数の半導体装置に分割する工程を有し、前記（ａ）工程で準備された前記配線基板の前記第２主面では、前記各ランド部が、前記各半導体装置領域から、前記各半導体装置領域と前記ダイシング領域との境界を越えて前記ダイシング領域側に延在するように形成されているものである。

本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。

半導体装置の実装信頼性を向上させることができる。

また、半導体装置の信頼性を向上させることができる。

以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。

以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。また、以下の実施の形態では、特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。

また、実施の形態で用いる図面においては、断面図であっても図面を見易くするためにハッチングを省略する場合もある。また、平面図であっても図面を見易くするためにハッチングを付す場合もある。

（実施の形態１）
本実施の形態の半導体装置およびその製造工程を図面を参照して説明する。

図１は、本発明の一実施の形態である半導体装置１の上面透視図、図２は、半導体装置１の下面図、図３は、半導体装置１の断面図（全体断面図）、図４は、半導体装置１の要部断面図（部分拡大断面図）、図５は、半導体装置１の側面図である。図１および図２のＡ−Ａ線の断面が図３にほぼ対応し、図３の端部近傍領域の拡大図が図４にほぼ対応する。また、図１は、封止樹脂５を透視したときの半導体装置１の平面透視図（上面図）である。また、図６は、半導体装置１を構成する配線基板３の上面図、図７は、ソルダレジスト層１４を透視したときの配線基板３の上面透視図、図８は、ソルダレジスト層１４（および端子表面膜２０ａ，２０ｂ）を透視したときの配線基板３の下面透視図である。また、理解を簡単にするために、図７では、端子２１（端子表面膜２０ａ、開口部１７）が形成されるべき位置を点線で示し、図８では、ランド部２２（端子表面膜２０ｂ、開口部１８）が形成されるべき位置を点線で示してある。

図１〜図５に示される本実施の形態の半導体装置１は、半導体チップ２が配線基板３に搭載（接合、接続、実装）された半導体装置（半導体パッケージ）である。

本実施の形態の半導体装置１は、半導体チップ２と、半導体チップ２を支持または搭載する配線基板３と、半導体チップ２の表面の複数の電極２ａとこれに対応する配線基板３の複数の端子２１とを電気的に接続する複数のボンディングワイヤ４と、半導体チップ２およびボンディングワイヤ４を含む配線基板３の上面３ａを覆う封止樹脂（封止樹脂部、封止部、封止体）５とを有している。

半導体チップ２は、例えば、単結晶シリコンなどからなる半導体基板（半導体ウエハ）の主面に種々の半導体素子または半導体集積回路を形成した後、必要に応じて半導体基板の裏面研削を行ってから、ダイシングなどにより半導体基板を各半導体チップ２に分離したものである。半導体チップ２は、互いに反対側に位置する主面である表面（半導体素子形成側の主面、上面）２ｂと裏面（半導体素子形成側の主面とは逆側の主面、下面）２ｃを有し、その表面２ｂが上方を向くように配線基板３上面（チップ支持面）３ａ上に配置され、半導体チップ２の裏面２ｃが配線基板３の上面３ａに接着材（ダイボンド材、接合材、接着剤）６を介して接着され固定されている。接着材６は、例えば絶縁性または導電性のペースト材や接着フィルムなどを用いることができる。半導体チップ２の表面２ｂには、複数の電極（ボンディングパッド、パッド電極）２ａが形成されており、電極２ａは、半導体チップ２内部または表層部分に形成された半導体素子または半導体集積回路に電気的に接続されている。

配線基板３は、図１〜図８に示されるように、絶縁性の基材層１１と、基材層１１の上面１１ａおよび下面１１ｂに形成された複数の導体パターン（すなわち導体パターン１２ａ，１２ｂおよびダミーの導体パターン１３ａ，１３ｂ）と、それら導体パターンの一部以外を覆うように基材層１１の上面１１ａおよび下面１１ｂ上に形成された絶縁層（絶縁体層、絶縁膜）としてのソルダレジスト層１４とを有している。基材層（絶縁基板、コア材）１１は、例えばガラスエポキシ樹脂などからなる。

配線基板３の基材層１１の上面１１ａにおいては、ボンディングワイヤ４接続用の端子（後述する端子２１に対応）を形成するための導体パターン１２ａが、基材層１１の上面１１ａの周辺領域（半導体チップ２搭載領域よりも外周側の領域）に複数形成され、ダミーの導体パターン１３ａが、基材層１１の上面１１ａの中央付近（半導体チップ２を搭載する領域）に複数形成されている。また、基材層１１の下面１１ｂにおいては、半導体装置１の外部端子（後述するランド部２２に対応）を形成するための導体パターン１２ｂが、基材層１１の下面１１ｂの周辺領域（周縁部）に複数形成され、ダミーの導体パターン１３ｂが、基材層１１の下面１１ｂの中央付近に複数形成されている。

また、基材層１１には複数の開口部（スルーホール、ビア、貫通孔）１５が形成されており、各開口部１５内（側壁上）には導体層１６が形成されている。

ソルダレジスト層（絶縁膜、半田レジスト層）１４は、導体パターン１２ａ，１２ｂ，１３ａ，１３ｂを保護する絶縁層（絶縁膜）としての機能や、導体パターン１２ａ，１２ｂ，１３ｃ，１３ｂの半田形成が不要な領域に半田が付着しないようにする機能を有しており、例えば有機系樹脂材料などの絶縁体材料からなる。また、ソルダレジスト層１４は、基材層１１の上面１１ａおよび下面１１ｂ上に導体パターン１２ａ，１２ｂ，１３ａ，１３ｂを覆うように形成されており、基材層１１の開口部１５の内部のうち、導体層１６で埋まっていない部分（基材層１１の上面１１ａ側の部分）もソルダレジスト層１４で埋められている。

導体パターン１２ａ，１２ｂおよびダミー導体パターン１３ａ，１３ｂは、同種の導電体（金属）材料で形成されていれば、配線基板３の製造が容易となるので好ましく、例えば銅（Ｃｕ）膜からなる。また、基材層１１の開口部１５内（側壁上）の導体層１６も、導体パターン１２ａ，１２ｂおよびダミー導体パターン１３ａ，１３ｂと同種の導電体（金属）材料、例えば銅（Ｃｕ）膜により構成することができる。

基材層１１の上面１１ａに形成された各導体パターン１２ａは、一部（中央部および基材層１１の上面１１ａの端部に接する端部）がソルダレジスト層１４の開口部（ソルダレジスト層１４を形成していない領域）１７から露出され、他の部分（周辺部）がソルダレジスト層１４で覆われた状態となっている。

導体パターン１２ａのうち、ソルダレジスト層１４の開口部１７から露出した領域上には、端子表面膜（端子表面層）２０ａが形成されている。端子表面膜２０ａは、めっき法などで形成された導体膜（めっき層）からなり、例えば、導体パターン１２ａに近い側から順にニッケル（Ｎｉ）めっき層と金（Ａｕ）めっき層とが積層された積層膜により構成されている。端子表面膜２０ａを構成するめっき層は、電解めっきなどにより形成することができる。また、端子表面膜２０ａが無電解めっき層により形成されている場合は、ニッケル（Ｎｉ）めっき層と金（Ａｕ）めっき層の間に、更にパラジウム（Ｐｄ）めっき層を形成することもできる。ソルダレジスト層１４の開口部１７から露出した導体パターン１２ａおよびその上の端子表面膜２０ａにより、ボンディングワイヤ４を接続するための端子（電極、ワイヤ接続用電極、ワイヤ接続部、接続端子、ボンディングパッド、パッド電極）２１が、配線基板３の上面３ａの周辺部（周縁部、半導体チップ２搭載領域よりも外周側の領域）に複数形成されている。また、端子表面膜２０ａの最上層のめっき層（Ａｕめっき層）を端子２１とみなすこともできる。

基材層１１の下面１１ｂに形成された各導体パターン１２ｂは、一部（中央部）がソルダレジスト層１４の開口部（ソルダレジスト層１４を形成していない領域）１８から露出され、他の一部（周辺部）がソルダレジスト層１４で覆われた状態となっている。

導体パターン１２ｂのうち、ソルダレジスト層１４の開口部１８から露出した領域上には、端子表面膜（端子表面層）２０ｂが形成されている。端子表面膜２０ｂは、めっき法などで形成された導体膜（めっき層）からなり、例えば、導体パターン１２ｂに近い側から順にニッケル（Ｎｉ）めっき層と金（Ａｕ）めっき層とが積層された積層膜により構成されている。端子表面膜２０ｂを構成するめっき層は、電解めっきなどにより形成することができる。また、端子表面膜２０ｂが無電解めっき層により形成されている場合は、ニッケル（Ｎｉ）めっき層と金（Ａｕ）めっき層の間に、更にパラジウム（Ｐｄ）めっき層を形成することもできる。ソルダレジスト層１４の開口部１８から露出した導体パターン１２ｂおよびその上の端子表面膜２０ｂにより、半導体装置１の外部端子（外部接続用端子、外部接続用電極、半田接続用端子）として機能する導電性のランド部（ランド、導電性ランド部、端子、接続端子、外部端子、電極）２２が、配線基板３の下面（上面３ａとは反対側の主面）３ｂの周辺部（周縁部）に複数形成されている。後述するように、半導体装置１を実装基板３０などに実装する際には、半導体装置１の複数のランド部２２は、半田接続用の端子として機能することができる。複数のランド部２２は、配線基板３の下面３ｂにおいて、周辺部（周縁部）に並んで配置されている。また、端子表面膜２０ｂの最上層のめっき層（Ａｕめっき層）をランド部２２とみなすこともできる。詳細は後述するが、各ランド部２２は、好ましくは、配線基板３の下面３ｂにおいて、長方形状の平面形状を有して下面３ｂの周縁部に設けられ、その１辺（端辺）が配線基板３の下面３ｂの端部３ｃ（配線基板３の側面３ｄ）に到達し、ランド部２２の側面２２ｂが配線基板３の側面３ｄで露出している。

また、端子２１を構成する端子表面膜２０ａとランド部２２を構成する端子表面膜２０ｂとは、同種の導体（金属）材料で構成されていれば好ましく、同種のめっき膜で構成されていれば更に好ましい。これにより、端子２１を構成する端子表面膜２０ａとランド部２２を構成する端子表面膜２０ｂとを、同じ工程（同じめっき工程）で形成できるので、半導体装置１の製造工程数を低減でき、半導体装置１の製造コストを低減できる。

また、端子表面膜２０ａ，２０ｂの最上層（導体パターン１２ａ，１２ｂから最も遠い層）は、上記のように金めっき層であることがより好ましい。これにより、端子２１へのボンディングワイヤ４の接続が容易となる。

また、端子２１およびランド部２２を構成する端子表面膜２０ａ，２０ｂにおいて、最上層の金めっき層と下地の導体パターン１２ａ，１２ｂ（銅層）との間に、上記のようにニッケルめっき層を形成すればより好ましい。これにより、半導体装置１のランド部２２を実装基板（後述する実装基板３０に対応）に半田で実装した際に、ニッケルめっき層が半田に対するバリア層として機能でき、半田により導体パターン１２ａ，１２ｂ（銅層）が侵食されるのを防止できる。このため、半導体装置１の実装信頼性を向上することができる。

従って、端子２１およびランド部２２は、銅層（導体パターン１２ａ，１２ｂ）と、その上のニッケル層と、更にその上の金層とを有していることがより好ましい。

基材層１１の上面１１ａに形成されたダミーの導体パターン１３ａと基材層１１の下面１１ｂに形成されたダミーの導体パターン１３ｂは、全部がソルダレジスト層１４で覆われた状態となっている。また、配線基板３の上面３ａにおいて、半導体チップ２はソルダレジスト層１４上に接着材６を介して接着されている。

基材層１１の上面１１ａの各導体パターン１２ａは、基材層１１の開口部１５内の導体層１６（ビア部１５ａ）を介して、基材層１１の下面１１ｂの各導体パターン１２ｂに電気的に接続されている。このため、配線基板３の上面３ａ（基材層１１の上面１１ａ）の端子２１は、導体パターン１２ａ，１２ｂや配線基板３（基材層１１）の開口部１５内の導体層１６（ビア部１５ａ）を介して、配線基板３の下面３ｂ（基材層１１の下面１１ｂ）のランド部２２に電気的に接続されている。

このように、配線基板３は、上面３ａ（第１主面）と、上面３ａの反対側の主面である下面３ｂ（第２主面）と、上面３ａに形成された複数の端子２１（第１電極）と、下面３ｂに形成された複数のランド部２２と、複数の端子２１（第１電極）とこれらにそれぞれ対応する複数のランド部２２をそれぞれ電気的に接続する複数のビア部（第１ビア部）１５ａとを有している。複数の端子２１（第１電極）とこれらにそれぞれ対応する複数のランド部２２をそれぞれ電気的に接続する複数のビア部（第１ビア部）１５ａは、それぞれ配線基板３の絶縁性の基材層１１に形成された開口部１５および開口部１５内の導体層１６により形成されている。

配線基板３の上面３ａに搭載された半導体チップ２の複数の電極２ａは、配線基板３の上面３ａの複数の端子２１に、複数のボンディングワイヤ４を介してそれぞれ電気的に接続されている。このため、半導体チップ２の複数の電極２ａは、複数のボンディングワイヤ４を介して配線基板３の上面３ａの複数の端子２１に電気的に接続され、更に配線基板３のビア部１５ａを介して配線基板３の下面３ｂの複数のランド２２に電気的に接続されている。ボンディングワイヤ４は、例えば金線などの金属細線からなる。

封止樹脂５は、例えば熱硬化性樹脂材料などの樹脂材料などからなり、フィラーなどを含むこともできる。例えば、フィラーを含むエポキシ樹脂などを用いて封止樹脂５を形成することもできる。封止樹脂５は、配線基板３の上面３ａ上に半導体チップ２および複数のボンディングワイヤ４を覆うように形成されている。すなわち、封止樹脂５は、配線基板３の上面３ａ上に形成され、半導体チップ２およびボンディングワイヤ４を封止する。封止樹脂５により、半導体チップ２およびボンディングワイヤ４が封止され、保護される。

次に、本実施の形態の半導体装置１の製造工程（製造方法）について説明する。

まず、本実施の形態の半導体装置１の製造に用いられる配線基板５１の製造工程の一例について説明する。図９〜図１４は、本実施の形態の半導体装置１の製造に用いられる配線基板５１の製造工程中の上面図または下面図である。図９〜図１４のうち、図９，図１１および図１３が上面図であり、図１０，図１２および図１４が下面図である。また、図９と図１０とは同じ工程段階に対応し、図１１と図１２とは同じ工程段階に対応し、図１３と図１４とは同じ工程段階に対応する。

なお、本実施の形態では、複数の配線基板３がアレイ状に繋がって形成された多数個取りの配線基板（配線基板母体）５１を用いて個々の半導体装置１を製造する場合について説明する。この配線基板５１は、上記配線基板３の母体であり、配線基板５１を後述する切断工程で切断し、各半導体装置領域（基板領域、単位基板領域）５２に分離したものが半導体装置１の配線基板３に対応する。配線基板５１は、そこから１つの半導体装置１が形成される領域である半導体装置領域（基板領域、単位基板領域）５２がマトリクス状に複数配列した構成を有している。なお、図９〜図１４では、２行×２列の合計４つの半導体層地領域５２に相当する領域が示されている。

配線基板５１は例えば次のようにして製造することができる。

図９および図１０に示されるように、コア材としての絶縁性の基材層１１を準備し、この基材層１１に上記開口部１５を形成する。基材層１１の開口部１５は、基材層１１の上面１１ａ側からレーザを照射することにより形成することが好ましく、これにより、基材層１１の開口部１５の直径（寸法）は、基材層１１の上面１１ａ側で大きく、基材層１１の下面１１ｂ側で小さくなり、基材層１１の開口部１５をテーパ形状とすることができる。例えば、基材層１１の開口部１５の直径は、基材層１１の上面１１ａで１００μｍ程度、基材層１１の下面１１ｂで２０μｍ程度とすることができる。レーザによる開口部１５の形成後、必要に応じて、基材層１１の開口部１５内の清浄化処理（残渣除去処理、デスミア処理）を行うこともできる。

次に、基材層１１の全面（すなわち基材層１１の上面１１ａおよび下面１１ｂと基材層１１の開口部１５の側壁上）に無電解めっき法で無電解銅（Ｃｕ）めっき層を形成する。

次に、基材層１１の上面１１ａおよび下面１１ｂ上にめっきレジスト層（図示せず）を形成する。このめっきレジスト層は、基材層１１の上面１１ａおよび下面１１ｂにおいて、導体パターン１２ａ，１２ｂ，１３ａ，１３ｃとめっき配線（給電線）５４とを形成すべき領域の無電解銅めっき層を露出し、それ以外の領域の無電解銅めっき層を覆うように形成される。

次に、電解めっき法により、基材層１１の上下両面に形成された上記めっきレジスト層から露出する無電解銅めっき層上に電解銅めっき層を形成する。その後、めっきレジスト層を除去し、更に、電解銅めっき層で覆われていない領域の無電解銅めっき層をエッチングなどにより除去する。これにより、図１１および図１２に示されるように、基材層１１の上面１１ａの導体パターン１２ａ，１３ａを形成すべき領域と、基材層１１の下面１１ｂの導体パターン１２ｂ，１３ｂおよびめっき配線（給電線）５４を形成すべき領域と、基材層１１の開口部１５の側壁上とに、無電解銅めっき層とその上の電解銅めっき層の積層膜が形成される。この無電解銅めっき層および電解銅めっき層の積層膜により、基材層１１の上面１１ａに導体パターン１２ａ，１３ａが形成され、基材層１１の下面１１ｂに導体パターン１２ｂ，１３ｂおよびめっき配線（給電線）５４が形成され、基材層１１の開口部１５内（側壁上）に導体層１６（図１１および図１２では図示せず）が形成される。

なお、上記のように基材層１１の開口部１５をテーパ形状としているので、上記無電解銅めっき工程と電解銅めっき工程により、開口部１５の直径が小さな基材層１１の下面１１ｂ側では、基材層１１の開口部１５が銅めっき層（無電解銅めっき層および／または電解銅めっき層）、すなわち導体層１６、で埋まった（満たされた）状態となる。

このようにして、基材層１１の上面１１ａの導体パターン１２ａ，１３ａと、基材層１１の下面１１ｂの導体パターン１２ｂ，１３ｂおよびめっき配線（給電線）５４と、基材層１１の開口部１５内の導体層１６とが形成される。基材層１１の上面１１ａの導体パターン１２ａ，１３ａと、基材層１１の下面１１ｂの導体パターン１２ｂ，１３ｂと、基材層１１の開口部１５内の導体層１６とは、同種の導電体（金属）材料、ここでは銅（Ｃｕ）により形成され、具体的には、無電解銅めっき層と電解銅めっき層の積層膜により形成される。基材層１１の上面１１ａの導体パターン１２ａと、基材層１１の下面１１ｂの導体パターン１２ｂとは、基材層１１の開口部１５内の導体層１６を介して、電気的に接続されている。

次に、図１３および図１４に示されるように、印刷法などを用いてソルダレジスト層１４を基材層１１の上面１１ａおよび下面１１ｂ上に形成する。基材層１１の上面１１ａでは、導体パターン１２ａの上記端子２１形成予定領域がソルダレジスト層１４の開口部１７から露出され、基材層１１の下面１１ｂでは、導体パターン１２ｂのランド部２２形成予定領域がソルダレジスト層１４の開口部１８から露出され、他の領域はソルダレジスト層１４で覆われる。また、基材層１１の開口部１５の内部のうち、基材層１１の上面１１ａ側の導体層１６で埋まっていない部分もソルダレジスト層１４で埋められる。

次に、基材層１１の上面１１ａおよび下面１１ｂ上の導体パターン１２ａ，１２ｂの露出部（すなわち端子２１形成予定領域およびランド部２２形成予定領域）上に、ニッケル（Ｎｉ）めっき層および金（Ａｕ）めっき層を電解めっき法により順に形成する。この際、基材層１１の下面１１ｂのめっき配線（給電線）５４を介して所定の電位（電力）を供給して、基材層１１の上面１１ａおよび下面１１ｂ上の導体パターン１２ａ，１２ｂのソルダレジスト層１４から露出した部分上に、電解ニッケルめっき層および電解金めっき層を順に形成する。この電解ニッケルめっき層および電解金めっき層の積層膜により、上記端子表面膜２０ａ，２０ｂが形成される。

これにより、基材層１１の上面１１ａでソルダレジスト層１４の開口部１７から露出された導体パターン１２ａおよびその上のめっき層（上記端子表面膜２０ａ）により、端子２１が形成され、基材層１１の下面１１ｂでソルダレジスト層１４の開口部１８から露出された導体パターン１２ｂおよびその上のめっき層（上記端子表面膜２０ｂ）により、ランド部２２が形成される。その後、必要に応じて基材層１１を外形加工（切断）して配線基板５１を形成することができる。

このようにして製造された配線基板５１は、図１３および図１４に示されるように、後述する配線基板５１の切断工程で分割されて配線基板３となる半導体装置領域５２を複数有しており、配線基板５１の上面（主面）５１ａの各半導体装置領域５２に形成された複数の端子２１と、配線基板５１の下面（上面５１ａとは反対側の主面）５１ｂの各半導体装置領域５２に形成された複数のランド部２２とを有している。

配線基板５１の上面５１ａにおいて、各端子２１は、隣り合う半導体装置領域５２間のダイシング領域（ダイシングライン、切断領域）５７に達しないように形成されており、孤立した個別のパターンとして形成されている。

一方、配線基板５１の下面５１ｂにおいて、各ランド部２２のパターンは、半導体装置領域５２上の領域から、半導体装置領域５２間のダイシング領域（ダイシングライン、切断領域）５７上まで延在するように形成されている。すなわち、配線基板５１の下面５１ｂでは、各ランド部２２（のパターン）が、各半導体装置領域５２から、各半導体装置領域５２とダイシング領域５７との境界を越えてダイシング領域５７側にも延在するように形成されている。例えば、図１４に示されるように、隣り合う半導体装置領域５２に形成されたランド部２２同士がダイシング領域５７を越えて連続的に一体化したパターンとして形成されている。

次に、配線基板５１を用いて本実施の形態の半導体装置１を製造する（組み立てる）工程について説明する。図１５〜図１９は、本実施の形態の半導体装置１の製造（組立）工程中の断面図である。

図１５は、上記図９〜図１４のようにして準備（製造）された配線基板５１の図１３および図１４のＢ−Ｂ線の断面に対応する領域が示されている。このような配線基板５１の上面５１ａの各半導体装置領域５２上に、図１６に示されるように、半導体チップ２を上記接着材６を介して搭載（接合、ダイボンディング、チップマウント）する。

次に、図１７に示されるように、ワイヤボンディング工程を行って、半導体チップ２の各電極２ａと、これに対応する配線基板５１に形成された端子２１とをボンディングワイヤ４を介して電気的に接続する。すなわち、配線基板５１の上面５１ａの各半導体装置領域５２上の複数の接続端子２１とその半導体装置領域５２上に接合された半導体チップ２の複数の電極２ａとを複数のボンディングワイヤ４を介して電気的に接続する。

次に、モールド工程（例えばトランスファモールド工程）による樹脂封止を行って封止樹脂５ａ（封止部）を形成し、半導体チップ２およびボンディングワイヤ４を封止樹脂５ａによって封止する。このモールド工程では、配線基板５１の上面５１ａの複数の半導体装置領域５２を封止樹脂５ａで一括して封止する一括封止を行う。すなわち、配線基板５１の上面５１ａの複数の半導体装置領域５２上に半導体チップ２およびボンディングワイヤ４を覆うように封止樹脂５ａを形成する。このため、封止樹脂５ａは、配線基板５１の上面５１ａの複数の半導体装置領域５２を覆うように形成される。封止樹脂５ａは、例えば熱硬化性樹脂材料などの樹脂材料などからなり、フィラーなどを含むこともできる。例えば、フィラーを含むエポキシ樹脂などを用いて封止樹脂５ａを形成することができる。

次に、必要に応じて、マーキングを行って、封止樹脂５ａの表面に製品番号などのマークを付す。

次に、図１８に示されるように、封止樹脂５ａの上面をパッケージ固定テープ５６に貼り付け、配線基板５１およびその上に形成された封止樹脂５ａを、半導体装置領域５２間のダイシング領域（ダイシングライン、切断領域）５７に沿ってダイシングブレード５８などにより切断（ダイシング）して、図１９に示されるように、それぞれの半導体装置領域５２を個々の（個片化された）半導体装置１に切断分離（分割）する。すなわち、配線基板５１および封止樹脂５ａを各半導体装置領域５２に切断して分割する。このように、切断・個片化を行って、図１〜図５に示されるような半導体装置１を製造することができる。１つの半導体装置領域５２から１つの半導体装置１が製造されるので、半導体基板５１を用いて複数の半導体装置１を製造することができる。各半導体装置領域５２に切断され分離（分割）された配線基板５１が配線基板３に対応し、各半導体装置領域５２に切断され分離（分割）された封止樹脂５ａが封止樹脂５に対応する。また、配線基板５１の上面５１ａが、配線基板３の上面３ａに対応し、配線基板５１の下面５１ｂが、配線基板３の下面３ｂに対応する。

上記のように、配線基板５１の下面５１ｂにおいて、各ランド部２２のパターンは、半導体装置領域５２上の領域から、半導体装置領域５２間のダイシング領域５７上まで延在するように形成されていた。すなわち、各ランド部２２のパターンは、一部が半導体装置領域５２からはみ出して、ダイシング領域５７上に延在していた。このため、配線基板５１を切断した際には、ダイシングブレード５８はランド部２２のパターンを横切るので、切断面はランド部２２のパターンを横切って形成され、配線基板３の側面（切断面）３ｄとランド部２２の側面（切断面）２２ｂが同一面となり、配線基板３の側面（切断面）３ｄでランド部２２の側面（切断面）２２ｂが露出した状態となる。

次に、本実施の形態の半導体装置１の構造の特徴および効果についてより詳細に説明する。

上記図１〜図８からも分かるように、本実施の形態の半導体装置１では、半導体装置１の下面、すなわち配線基板３の下面３ｂにおいて、複数のランド部２２が周辺部（周縁部）に形成されているが、各ランド部２２は、配線基板３の端部３ｃに到達するまで延在している。すなわち、各ランド部２２の端部（端辺）２２ａが、配線基板３の端部３ｃ（配線基板３の側面３ｄ）に到達している。各ランド部２２は、ソルダレジスト層１４で覆われずに、ソルダレジスト層１４の開口部１８から露出されているが、配線基板３の端部３ｃに到達している各ランド部２２の端部（端辺）２２ａおよびその近傍領域も、ソルダレジスト層１４で覆われずに、ソルダレジスト層１４の開口部１８から露出されている。そして、配線基板３の側面３ｄの下部（下面３ｂ側の領域）で、各ランド部２２の側面２２ｂも露出されている。なお、配線基板３の側面３ｄおよび各ランド部２２の側面２２ｂは、上記のように、多数個取りの配線基板母体を切断して半導体装置１に個片化した際の切断面である。上記のように、各ランド部２２は、基材層１１の下面１１ｂ上に形成された導体パターン１２ｂ（銅層）とその上の端子表面膜２０ｂの積層膜により形成されている。この端子表面膜２０ｂは、めっき層（Ｎｉめっき層およびＡｕめっき層の積層めっき層またはＮｉめっき層、Ｐｄめっき層およびＡｕめっき層の積層めっき層）からなる。このため、配線基板３の側面３ｄで露出する各ランド部２２の側面２２ｂは、導体パターン１２ｂ（銅層）と端子表面膜２０ｂ（上記めっき層）の積層膜の切断面となっている。

このように、配線基板３の下面３ｂの周辺部（周縁部）に複数のランド部２２が形成されて露出され、これら複数のランド部２２が、それぞれ配線基板３の下面３ｂの端部３ｃ（配線基板３の側面３ｄ）に到達するまで配線基板３の下面３ｂ上に延在し、配線基板３の側面３ｄでそれら複数のランド部２２の側面２２ｂが露出している。従って、本実施の形態の半導体装置１は、下面（裏面）だけでなく側面にも電極（ランド部２２）が露出した表面実装型の半導体装置（半導体パッケージ）、すなわち、下面（配線基板３の下面３ｂ）および側面（配線基板３の側面３ｄ）に電極（ランド部２２）が露出した表面実装型の半導体装置である。

本実施の形態の半導体装置１は、半導体装置１実装用の配線基板である実装基板（配線基板、回路基板、外部基板、マザーボード）３０などに実装して使用される。図２０は、本実施の形態の半導体装置１を実装基板（配線基板）３０に半田実装した状態を示す断面図、図２１は、その側面図、図２２は、その要部断面図（部分拡大断面図）である。なお、図２０は、上記図３に対応する領域の断面が示され、図２１は、上記図５に対応する側面が示され、図２２は、上記図４に対応する断面が示されている。

図２０〜図２２に示されるように、実装基板３０は、その上面（半導体装置１を実装する側の主面）３１にソルダレジスト層（半田レジスト層）３２が形成されており、ソルダレジスト層３２の開口部３２ａから端子（電極、導体パターン）３３が露出されている。半導体装置１を実装基板３０に実装した場合、図２０〜図２２に示されるように、半導体装置１の複数のランド部２２が、実装基板３０の上面３１の複数の端子（電極、導体パターン）３３に、それぞれ半田３４を介して接合されて電気的に接続される。半導体装置１を実装基板３０に実装するには、例えば、実装基板３０の複数の端子３３上に半田ペーストを供給してから、半導体装置１のランド部２２と実装基板３０の端子３３とが半田ペーストを介して対向するように実装基板３０上に半導体装置１を配置し、その後、半田リフロー処理を行えばよい。半田リフロー処理により、溶融して再固化した半田ペーストが、上記半田３４となる。

このように、半導体装置１の複数のランド部２２は、半田接続用の端子として機能することができ、半導体装置１を実装基板３０（他の配線基板）などに実装する際には、半導体装置１の複数のランド部２２が、半田３４を介して、実装基板３０（他の配線基板）の複数の端子３３にそれぞれ電気的に接続される。

本実施の形態の半導体装置１は、配線基板３の下面３ｂにおいて、各ランド部２２が配線基板３の端部３ｃに到達するまで延在し、配線基板３の側面３ｄで各ランド部２２の側面２２ｂが露出している。このため、半導体装置１を実装基板３０に半田実装した場合、図２０〜図２２にも示されるように、配線基板３の側面３ｄで露出していた各ランド部２２の側面２２ｂ上にも半田３４が吸い上がり、配線基板３の側面３ｄで露出していた各ランド部２２の側面２２ｂ上にも半田３４が付着した状態となる。

半導体装置１のランド部２２と実装基板３０の端子３３とが半田３４で確実に接合されている場合は、そのランド部２２の側面２２ｂ上を半田３４が吸い上がり、そのランド部２２の側面２２ｂ上に半田３４が付着した状態となる。しかしながら、半導体装置１のランド部２２と実装基板３０の端子３３との間の半田３４による接合が不十分（不良）である場合は、そのランド部２２の側面２２ｂ上を半田３４が吸い上がらず、そのランド部２２の側面２２ｂ上には半田３４が付着していない状態となる。

実装基板３０の上面３１の上方などから、実装基板３０に実装した半導体装置１を目視などで観察する（見る）と、配線基板３の配線基板３の側面３ｄで露出していた各ランド部２２の側面２２ｂ上に半田３４が吸い上がって付着しているかどうか、確認（観察）することができる。このため、実装基板３０の上面３１の上方から、実装基板３０に実装した半導体装置１を目視などで観察し、半導体装置１の各ランド部２２の側面２２ｂ上に半田３４が吸い上がって付着しているかどうかを確認（観察）することで、半導体装置１の実装状態（半導体装置１と実装基板３０の半田接続状態、すなわち半導体装置１の各ランド部２２と実装基板３０の各端子３３とが半田３４で的確に接続されているかどうか）を確認することができる。半導体装置１の各ランド部２２の側面２２ｂ上に半田３４が吸い上がっていないことで半導体装置１の実装状態を不良（半導体装置１の各ランド部２２と実装基板３０の各端子３３とが半田３４で的確に接続されていない）と判別した半導体装置１は、実装基板３０への実装をやり直すか、あるいは不良品として実装基板３０ごと除去する。これにより、半導体装置１を実装基板３０に実装した後の、半導体装置１の実装状態の確認が容易となり、半田接続状態がよくないものを除外することができるので、半導体装置１を実装基板３０などに実装したときの実装信頼性（接続信頼性、半導体装置１のランド部２２と実装基板３０の端子３３の半田接続の信頼性）を向上することができる。

また、上記のように、半導体装置１の各ランド部２２の側面２２ｂ上に半田３４が吸い上がって付着しているかどうかを確認（観察）することで、半導体装置１の実装状態を確認することができる。このため、配線基板３の側面３ｄで露出していた各ランド部２２の側面２２ｂの幅Ｗ１が小さいと、各ランド部２２の側面２２ｂ上への半田３４の吸い上がり状態を確認（観察）しにくくなり、半導体装置１の実装状態を確認しにくい。例えば、上記幅Ｗ１に相当するものが、ランド部表面のめっき膜（上記端子表面膜２０ｂに相当するもの）を形成する際に使用するめっき配線（上記めっき配線５４に相当するもの）程度の幅であれば、半田の吸い上がり状態を確認（観察）しにくくなり、半導体装置の実装状態を確認しにくくなる。それに対して、本実施の形態では、配線基板３の側面３ｄで露出する各ランド部２２の側面２２ｂの幅Ｗ１を、配線基板３の下面３ｂにおいて端部３ｃから内部方向に延在する各ランド部２２の内部側の領域の幅Ｗ２と同等以上にする（すなわちＷ１≧Ｗ２とする）。配線基板３の側面３ｄで露出する各ランド部２２の側面２２ｂの幅Ｗ１を、配線基板３の下面３ｂの内部側領域における各ランド部２２の幅Ｗ２以上（すなわちＷ１≧Ｗ２）とすることで、配線基板３の側面３ｄで露出する各ランド部２２の側面２２ｂの幅Ｗ１を大きくすることができ、各ランド部２２の側面２２ｂ上への半田３４の吸い上がり状態を確認（観察）しやすくなり、半導体装置１の実装状態を確認しやすくなる。これにより、半導体装置１を実装基板３０などに実装したときの実装信頼性をより向上することができる。

なお、ランド部２２の上記幅Ｗ１，Ｗ２は、配線基板３の下面３ｂに平行で、かつ、そのランド部２２が接する配線基板３の側面３ｄ（端部３ｃ）に平行な方向の幅（寸法）に対応する。

また、上記のように、配線基板３の側面３ｄで露出する各ランド部２２の側面２２ｂの幅Ｗ１を、配線基板３の下面３ｂの内部側領域における各ランド部２２の幅Ｗ２以上（すなわちＷ１≧Ｗ２）とするが、配線基板３の側面３ｄで露出する各ランド部２２の側面２２ｂの幅Ｗ１が、配線基板３の下面３ｂの内部側領域における各ランド部２２の幅Ｗ２と同じ（すなわちＷ１＝Ｗ２）であれば、より好ましい。すなわち、半導体装置１を構成する配線基板３の下面３ｂにおいて、各ランド部２２の平面形状を長方形状とし、その一辺（好ましくは長方形の長辺ではなく短辺）が、配線基板３の下面３ｂの端部３ｃに到達し、配線基板３の側面３ｄで露出する各ランド部２２の側面２２ｂとなることが、より好ましい。ランド部２２の平面形状を長方形状として上記幅Ｗ１を上記幅Ｗ２と同じ（Ｗ１＝Ｗ２）とすることで、配線基板３の下面３ｂにおいて、隣り合うランド部２２同士が近接してしまうのを抑制または防止でき、それによって、半導体装置１を実装基板３０などに実装した際の端子間のショート（隣り合うランド部２２間が半田３４を介してショートしてしまう現象）を防止することができる。これにより、半導体装置１を実装基板３０などに実装したときの実装信頼性を更に向上することができる。

また、配線基板３の側面３ｄで露出する各ランド部２２の側面２２ｂの幅Ｗ１は、ランド部２２表面のめっき膜（上記端子表面膜２０ｂに相当するもの）を形成する際に使用するめっき配線５４の幅Ｗ３よりも大きい（すなわちＷ１＞Ｗ３）ことがより好ましい。これにより、配線基板３の側面３ｄで露出する各ランド部２２の側面２２ｂの幅Ｗ１を大きくして各ランド部２２の側面２２ｂ上への半田３４の吸い上がり状態を確認（観察）しやすくするとともに、配線基板５１のダイシング（上記図１８の工程）の際に、めっき配線５４を除去して、不要なめっき配線５４が半導体装置１に残存するのを防止することができる。

また、本実施の形態では、上記図１１および図１２からも分かるように、めっき配線（給電線）５４を配線基板５１の下面５１ｂ側に設けており、配線基板５１の上面５１ａ側には形成していない。めっき配線５４は、端子２１およびランド部２２用の電解めっき層（端子表面膜２０ａ，２０ｂ）を形成するために使用することができ、配線基板５１の下面５１ｂのダイシング領域５７に沿って設けられ、ダイシング領域５７でランド部２２用の導体パターン１２ｂと接続されている。端子２１およびランド部２２（用の端子表面膜２０ａ，２０ｂ）形成用の電解めっき工程では、所定の電位（電圧）が、めっき配線５４を介してランド部２２用の導体パターン１２ｂに供給され、更に基材層１１の開口部１５内の導体層１６を介して端子２１用の導体パターン１２ａに供給され、端子２１およびランド部２２用の電解めっき層（端子表面膜２０ａ，２０ｂ）が形成される。すなわち、めっき配線５４を配線基板５１（配線基板３）の上面５１ａ（上面３ａ）側に形成せず、配線基板５１の下面５１ｂ側に形成しためっき配線５４から、配線基板５１下面５１ｂの導体パターン１２ｂおよび基材層１１の開口部１５内の導体層１６を介して配線基板５１（配線基板３）の上面５１ａ（上面３ａ）の導体パターン１２ａに、めっき用の電位（電圧）を供給している。めっき配線５４を配線基板５１の上面５１ａ側に形成していないので、配線基板３の上面３ａの周辺部にめっき配線（電解めっき用の給電線）の残存物は存在せず、製造された半導体装置１では、配線基板３の側面（切断面）３ｄの上面３ａ側では、金属層は露出していない。

半導体装置１の側面では、配線基板３の上面３ａ（基材層１１の上面１１ａ）とソルダレジスト層１４が密着しているが、本実施の形態とは異なり、半導体装置の側面において、配線基板３の上面３ａ（基材層１１の上面１１ａ）とソルダレジスト層１４の間で金属層（電解めっき用の給電線の残存物）が露出していた場合、そこから水分（湿気、湿度）などが内部に侵入しやすくなり、半導体装置の耐湿性が低下する可能性がある。これは、金属層とソルダレジスト層１４の密着性が配線基板３の上面３ａ（基材層１１の上面１１ａ）とソルダレジスト層１４の密着性よりも低いことから、半導体装置の側面において、配線基板３の上面３ａ（基材層１１の上面１１ａ）とソルダレジスト層１４の間で金属層（導体パターン１２ａ）が露出していた場合、ソルダレジスト層１４が金属層から剥離し、吸湿不良を引き起こす可能性がある。

それに対して、本実施の形態では、めっき配線５４を配線基板５１（配線基板３）の上面５１ａ（上面３ａ）側に形成しないことで、配線基板３の上面３ａ（基材層１１の上面１１ａ）の周辺部にめっき配線の残存物が存在しないようにし、半導体装置１の側面において、配線基板３の上面３ａ（基材層１１の上面１１ａ）とソルダレジスト層１４の間で金属層（導体パターン１２ａ）が露出されないようにしている。これにより、水分（湿気、湿度）などが内部に侵入するのを防止して半導体装置１の耐湿性を向上することができ、また、配線基板３と封止樹脂５の密着性を向上することができる。従って、半導体装置の信頼性を向上することができる。

また、本実施の形態の半導体装置１では、上記のように実装基板３０への半導体装置１の半田実装状態を確認できるようにするために、配線基板３の配線基板３の側面３ｄの下面３ｂ側でランド部２２の側面２２ｂを露出させている。しかしながら、配線基板３の配線基板３の側面３ｄの下面３ｂ側で金属層（ランド部２２）が露出していても、水分などが半導体装置の内部に侵入することはないので耐湿性の問題は生じず、また、配線基板３の下面３ｂ上には封止樹脂５を形成しないので配線基板３と封止樹脂５の密着性が低下することもない。

また、本実施の形態の半導体装置１（の配線基板３）では、配線基板３のビア部１５ａ（配線基板３の基材層１１の開口部１５）をランド部２２の直上に配置する構造（以降、この構造をビアインパッドともいう）を適用している。すなわち、それぞれ開口部１５および開口部１５内の導体層１６により構成され、端子２１とランド部２２を電気的に接続する配線基板３の各ビア部１５ａ（第１ビア部）を、各ランド部２２上（ランド部２２の直上）に配置させている。これにより、配線基板３の下面３ｂにおいて、ランド部２２のピッチ（または間隔）を小さく（狭く）することができ、半導体装置１の多端子化や小型化に有利となる。また、半導体装置１において、半導体チップ２の電極２ａから配線基板３の下面の３ｂのランド部２２までの電気的接続の経路が短くなり、電気抵抗を小さくすることができるので、半導体装置１の電気的特性をより向上することが可能である。

また、本実施の形態とは異なり、配線基板３のビア部１５ａの開口、すなわち配線基板３の基材層１１の開口部１５を、テーパ形状とせずに、配線基板３（の基材層１１）の開口部１５の直径（寸法）を、配線基板３（基材層１１）の上面３ａ側と下面３ｂ側で同じにした場合、開口部１５の側壁上に導体層１６用の銅めっき層を形成しても、開口部１５内が銅めっき層で埋まらない（満たされない）可能性がある。すなわち、ビア部１５ａの開口部１５の直径が大きいと、その開口部１５を完全に塞ぐまで、めっき処理の時間がかかってしまう。もし銅めっき層でビア部１５ａの内部を埋められない場合、開口部１５内はソルダレジスト層１４で埋められることになるが、上記したように、ソルダレジスト層１４と銅めっき層の密着性は相対的に低いため、開口部１５の側壁上の銅めっき層と開口部１５内を埋めるソルダレジスト層の界面を経由して、配線基板３の下面３ｂ側から配線基板３の上面３ａ側、すなわち半導体装置の内部へ水分（湿気、湿度）などが侵入し、半導体装置の耐湿性を低下させる可能性がある。

それに対して、本実施の形態では、配線基板３のビア部１５ａの開口、すなわち配線基板３の基材層１１の開口部１５を、レーザなどを用いてテーパ形状（開口部１５の側壁が基材層１１の上面１１ａおよび下面１１ｂに対して垂直ではなく、所定の角度傾斜した状態）に形成している。すなわち、配線基板３ビア部１５ａの開口寸法、すなわち配線基板３の基材層１１の開口部１５の寸法（直径）は、図９および図１０からも分かるように、配線基板３の上面３ａ（基材層１１の上面１１ａ）側よりも、配線基板３の下面３ｂ（基材層１１の下面１１ｂ）側の方が小さくなっている。例えば、配線基板３のビア部１５ａの開口直径（すなわち基材層１１の開口部１５の直径）は、配線基板３の上面３ａ（基材層１１の上面１１ａ）で１００μｍ程度、配線基板３の下面３ｂ（基材層１１の上面１１ｂ）で２０μｍ程度とすることができる。

このため、導体パターン１２ａ，１２ｂ，１３ａ，１３ｂおよび導体層１６形成のための銅めっき工程で、開口部１５の直径が小さな基材層１１の下面１１ｂ側では、基材層１１の開口部１５が銅めっき層で埋まった（満たされた）状態とすることができる。また、基材層１１の開口部１５の内部のうち、基材層１１の上面１１ａ側の導体層１６で埋まっていない部分は、ソルダレジスト層１４で埋めることができる。これにより、配線基板３の下面３ｂ側では、開口部１５は銅めっき層（導体層１６）で塞がれた状態となり、銅めっき層（導体層１６）とソルダレジスト層１４の界面が配線基板３（基材層１１）の下面３ｂ（下面１１ｂ）の開口部１５から露出しない。本実施の形態の場合、銅めっき層は電解めっき法により形成されるが、電解めっきを行うための給電線は配線基板３の下面３ｂ側に形成している。従って、仮に上記したような吸湿不良が発生した場合、銅めっき層（導体層１６）とソルダレジスト層１４の界面を経由して、配線基板３の下面３ｂ側から配線基板３の上面３ａ側、すなわち半導体装置の内部へ向かって水分（湿気、湿度）などが侵入するが、配線基板３の下面３ｂ側が銅めっき層で塞がれた状態になっているため、配線基板の上側３ａ側が銅めっき層で塞がれた状態に比べ、半導体チップ２および配線基板３におけるワイヤ接続部から離れた箇所で、水分の浸入を防止でき、半導体装置の耐湿性を向上させることができる。

また、上記のようにビアインパッド構造を採用した場合、配線基板３の基材層１１の開口部１５がランド部２２の直上に位置するため、ランド部２２を構成するめっき層の表面が開口部１５上の領域で窪んでしまい、ランド部２２の表面の平坦性が低下し易い。ランド部２２の表面が平坦でないと、半導体装置１を実装基板３０などに実装した際に、半導体装置１の実装信頼性が低下する可能性がある。

それに対して、本実施の形態では、上記のように基材層１１の開口部１５をテーパ形状にして、配線基板３（基材層１１）の下面３ｂ（下面１１ｂ）側で開口部１５が導体層１６で埋まるようにしている。このため、基材層１１の下面１１ｂにおいて、導体パターン１２ｂ上にランド部２２用のめっき層（端子表面膜２０ｂ）を形成するめっき工程で、開口部１５上の領域にもそのめっき層（端子表面膜２０ｂ）が的確に形成され、形成されるめっき層（端子表面膜２０ｂ）の平坦性を高めることができる。従って、配線基板３のビア部１５ａ（基材層１１の開口部１５）がランド部２２の直上に位置していても、基材層１１の下面１１ｂにおける開口部１５を含む領域に、表面が平坦化されたランド部２２を形成することができる。これにより、半導体装置１のランド部２２の表面の平坦性を高め、半導体装置１を実装基板３０などに実装した際の、半導体装置１の実装信頼性を向上することができる。

また、本実施の形態では、配線基板３の上面３ａ（基材層１１の上面１１ａ）の複数の端子２１よりも内側の領域（すなわち中央部、半導体チップ２を搭載する領域）に、ダミーの導体パターン１３ａ（第１導体パターン）が形成され、配線基板３の下面３ｂ（基材層１１の上面１１ａ）の複数のランド部２２よりも内側の領域（すなわち中央部）に、ダミーの導体パターン１３ｂ（第２導体パターン）が形成されている。

本実施の形態のダミーの導体パターン１３ａ，１３ｂは、半導体チップ２へ入力する、または半導体チップ２から出力する電位または信号などの導電経路としては使用されない導体パターンである。従って、電気的には、配線基板３にダミーの導体パターン１３ａ，１３ｂを設けなくともよい。しかしながら、本実施の形態とは異なり、ダミーの導体パターン１３ａを形成しなかった場合、基材層１１上にソルダレジスト層１４を塗布または印刷した後、ソルダレジスト層１４を硬化させるために熱処理を行った際に、ソルダレジスト層１４の収縮により、配線基板の導体パターンが形成されていない領域、すなわち半導体チップ２搭載予定領域、が窪んでしまう可能性がある。これは、配線基板５１上に半導体チップ２を搭載した際に、ダイボンディング不良を生じ易くし、半導体装置の製造歩留まりを低下させる可能性がある。

それに対して、本実施の形態では、ダミーの導体パターン１３ａが、配線基板３の上面３ａ（基材層１１の上面１１ａ）の端子２１よりも内側（中央側）の領域に形成されているので、半導体チップ２搭載予定領域を含む基材層１１上に導体パターン（導体パターン１２ａおよびダミーの導体パターン１３ａ）を均一に配置することができる。このため、基材層１１上にソルダレジスト層１４を塗布または印刷した後、ソルダレジスト層１４を硬化させるために熱処理を行っても、導体パターン１２ａとダミーの導体パターン１３ａにより、配線基板５１が窪むのを防止できる。これにより、半導体チップ２搭載予定領域の配線基板５１（基材層１１）の平坦性を高めることができるので、配線基板５１上に半導体チップ２を搭載した際のダイボンディング不良を防止でき、半導体装置の製造歩留まりを向上することができる。

また、本実施の形態では、ダミーの導体パターン１３ｂが、配線基板３の下面３ｂ（基材層１１の下面１１ｂ）のランド部２２よりも内側（中央側）の領域に形成されている。配線基板３（５１）の上面３ａ（５１ａ）上にダミーの導体パターン１３ａを設けただけでなく、配線基板３（５１）の下面３ｂ（５１ｂ）にもダミーの導体パターン１３ｂを設けたことで、配線基板３（５１）の上面３ａ（５１ａ）と下面３ｂ（下面５１ｂ）とで、金属（導体）パターン量をほぼ同じにし、またソルダレジスト層１４の量をほぼ同じにして、配線基板３（５１）の反りを防止し、平坦性を高めることができる。また、半導体チップ２のダイボンディング工程では、チップマウンタにより半導体チップ２に荷重をかけるが、配線基板５１の下面５１ａ側が平坦でないと、配線基板５１が撓んでしまい、ダイボンディングしにくくなってしまう可能性があるが、ダミーの導体パターン１３ａ，１３ｂを設けたことで、配線基板５１の上面５１ａおよび下面５１ｂを平坦にでき、半導体チップ２のダイボンディングを的確に行うことができる。

また、本実施の形態の半導体装置１は、配線基板３の上面３ａおよび下面３ｂの周辺部に端子２１およびランド部２２を設けているため、配線基板３の上面３ａおよび下面３ｂの中央部には、導体パターン１２ａ，１２ｂが形成されない。このような構造の場合は、ダミーパターン１３ａ，１３ｂがないと配線基板５１が反りやすくなるため、配線基板３にダミーパターン１３ａ，１３ｂを設ける効果が特に大きい。

また、ダミーの導体パターン１３ａとダミーの導体パターン１３ｂの一方または両方を、単一の大面積パターン（例えば大面積の矩形パターン）とすることもできる。但し、銅からなるダミーの導体パターン１３ａ，１３ｂとソルダレジスト層１４との密着性は、基材層１１とソルダレジスト層１４との密着性よりも低いので、基材層１１とソルダレジスト層１４の密着性を向上するために、ダミーの導体パターン１３ａ，１３ｂは、電気的に不要な導体パターン（半導体チップ２に電気的に接続されていないパターン）であれば、複数の導体パターンに分割して、複数の孤立した導体パターンの集合体により構成することが好ましい。本実施の形態では、ダミーの導体パターン１３ａ，１３ｂの両方が、半導体チップ２（の電極）に電気的に接続されておらず、電気的に不要な導体パターンであるので、ダミーの導体パターン１３ａ，１３ｂの両方を、複数の孤立した導体パターンの集合体により構成することが好ましい。例えば小面積の矩形パターンの集合体によりダミーの導体パターン１３ａ，１３ｂを構成することができる。例えば、図７および図８では、配線基板３の上面３ａのダミーの導体パターン１３ａと配線基板３の下面３ｂのダミーの導体パターン１３ｂとを、それぞれ６×６の合計３６個の小面積パターンにより形成しており、ダミーの導体パターン１３ａ，１３ｂを構成する個々の小面積パターンは、導体パターン１２ａ，１２ｂの面積よりも小さな面積のパターンを用いている。このように、ダミーの導体パターン１３ａ，１３ｂを、複数の小面積パターン（複数の孤立した導体パターン）の集合体により構成することで、ダミーの導体パターン１３ａ，１３ｂを設けたとしても、基材層１１とソルダレジスト層１４との密着性が低下するのを防止できる。

また、本実施の形態では、リードフレームを用いずに、配線基板５１（配線基板３）を用いて半導体装置を製造している。金属材料からなるリードフレームを用いないので、ダイシングブレード５８による切断工程では、リードフレームを切断する必要がなく、封止樹脂５ａと配線基板３を切断すればよいため、切断に用いるダイシングブレードが劣化しにくく、ダイシングブレードの寿命を長くすることができ、半導体装置の製造コストを低減することができる。また、リードフレームを用いた半導体パッケージに比べて、パッケージ外部からパッケージ内の半導体チップまでのリークパスを長くすることができ、半導体装置の製造歩留まりや信頼性を向上させることが可能性である。また、１つの配線基板から取得できる半導体装置（半導体パッケージ）の数を増やすために、多数個取りの配線基板５１を用いてＭＡＰ（Mold Array Package）方式で半導体装置（半導体パッケージ）を製造する場合には、リードフレームの場合のようにテープ材の接着材に付着していた異物が封止樹脂で封止したリードフレーム側に転写されることがないので、半導体装置の信頼性を向上させることができる。

（実施の形態２）
図２３は、本実施の形態の半導体装置１ａの上面透視図、図２４は、半導体装置１ａの下面図、図２５は、半導体装置１ａの断面図（全体断面図）であり、それぞれ上記実施の形態１の図１〜図３に対応するものである。図２３および図２４のＣ−Ｃ線の断面が図２５にほぼ対応する。また、図２３は、封止樹脂５を透視したときの半導体装置１の平面透視図（上面図）である。また、図２６は、半導体装置１ａを構成する配線基板３ｅの上面図、図２７は、ソルダレジスト層１４（および端子表面膜２０ａ）を透視したときの配線基板３ｅの上面透視図、図２８は、ソルダレジスト層１４（および端子表面膜２０ｂ）を透視したときの配線基板３ｅの下面透視図であり、それぞれ上記実施の形態１の図６〜図８に対応するものである。また、理解を簡単にするために、図２７では、端子２１および開口部６２が形成されるべき位置を点線で示し、図２８では、ランド部２２が形成されるべき位置を点線で示してある。

本実施の形態の半導体装置１ａでは、配線基板３ｅ（上記実施の形態１の配線基板３に相当するもの）の上面３ａにおいて、上記ダミーの導体パターン１３ａを形成せずに、導体パターン６１（第１導体パターン）を形成している。導体パターン６１は、配線基板３の上面３ａの複数の端子２１よりも内側（中央側）の領域（すなわち配線基板３の上面３ａの中央部）に、半導体チップ２の平面寸法よりも大きな面積の導体パターンとして形成されている。そして、ソルダレジスト層１４の開口部６２から露出する導体パターン６１上に、導電性の接着材（ダイボンド材、接合材、接着剤）６３を介して半導体チップ２を搭載し、接着材６３により半導体チップ２を導体パターン６１に接着して固定している。また、本実施の形態では、半導体チップ２は、その裏面２ｃに裏面電極２ｄを有し、この半導体チップ２の裏面電極２ｄを、導電性の接着材６３を介して配線基板３ｅの上面３ａの導体パターン６１に接着して電気的に接続している。配線基板３ｅの上面３ａの導体パターン６１は、導体パターン１２ａ，１２ｂ，１３ｂと同工程で形成された同種の導電体材料（ここでは銅）により形成されており、ソルダレジスト層１４の開口部６２から露出する部分では、更にその上に、端子表面膜２０ａ，２０ｂと同工程で形成された同種のめっき層（導電体層）が積層された構造を有している。導体パターン６１のソルダレジスト層１４の開口部６２から露出する部分の平面寸法は、半導体チップ２の平面寸法よりも大きく、それによって、導体パターン６１の露出部上に半導体チップ２を接着材６３を介して搭載することが可能になる。

導体パターン６１は、一部が配線基板３ｅの上面３ａの周辺部近傍まで延在しており、そこにボンディングワイヤ４接続用の端子２１が形成されており、その端子２１と半導体チップ２の電極２ａがボンディングワイヤ４を介して電気的に接続されている。また、導体パターン６１の配線基板３ｅの上面３ａの周辺部近傍まで延在した部分は、基材層１１の開口部１５内の導体層１６を介して、配線基板３ｅの下面３ｂの複数のランド部２２のうちの一つであるランド部６４と電気的に接続されている。このため、配線基板３ｅの下面３ｂのランド部６４は、基材層１１の開口部１５内の導体層１６を介して、配線基板３ｅの上面３ａの導体パターン６１に電気的に接続され、更に導電性の接着材６３を介して半導体チップ２の裏面電極２ｄに電気的に接続され、また、導体パターン６１上に形成された端子２１およびそこに接続されたボンディングワイヤ４を介して半導体チップ２の電極２ａに電気的に接続されている。

本実施の形態の半導体装置１ａの他の構成は上記実施の形態１の半導体装置１とほぼ同様であるので、ここではその説明は省略する。

また、本実施の形態の半導体装置１の製造工程は、配線基板５１を製造する際に、導体パターン１３ａを形成せずに導体パターン６１を形成し、また、配線基板５１上に半導体チップ２をダイボンディングする際に、配線基板５１の各半導体装置領域５２の導体パターン６１上に導電性の接着材６３を介して半導体チップ２を接合すること以外は、上記実施の形態１とほぼ同様にして行うことができる。

本実施の形態においても、上記実施の形態１とほぼ同様の効果を得ることができる。更に、本実施の形態では、次のような効果を得ることができる。

すなわち、本実施の形態では、配線基板３ｅの上面３ａに導体パターン６１を設け、この導体パターン６１を配線基板３ｅの基材層１１の開口部１５内の導体層１６を介して配線基板３ｅの下面３ｂのランド部６４と電気的に接続させている。そして、配線基板３ｅの上面３ａの導体パターン６１上に導電性の接着材６３で半導体チップ２を接合して半導体チップ２の裏面電極２ｄを導体パターン６１に電気的に接続している。このため、半導体装置１ａの下面、すなわち配線基板３ｅの下面３ｂ側から、ランド部６４、開口部１５内の導体層１６、導体パターン６１および導電性の接着材６３を介して、半導体チップ２の裏面電極２ｄに所定の電位、例えば接地電位（固定電位、グランド電位）を供給することが可能となる。半導体装置１ａを上記実装基板３０に実装する際には、実装基板３０の接地電位供給用の端子に半田３４を介して半導体装置１ａのランド部６４を接合して電気的に接続すればよい。また、ランド部６４に供給した接地電位は、導体パターン６１上に形成された端子２１およびそこに接続されたボンディングワイヤ４を介して半導体チップ２の電極２ａに供給することもできる。

また、配線基板３の上面３ａに大面積の導体パターン６１を設けているので、配線基板３の下面３ｂのダミーの導体パターン１３ｂも単一の大面積パターン（例えば大面積の矩形パターン）とすることもできるが、基材層１１とソルダレジスト層１４との密着性が低下するのを防止するために、上記実施の形態１と同様に、本実施の形態でも、ダミーの導体パターン１３ｂは、複数の導体パターンに分割することがより好ましい。すなわち、本実施の形態では、導体パターン６１は、半導体チップ２（の裏面電極２ｄ）に電気的に接続されており、電気的に必要な導体パターンであるが、ダミーの導体パターン１３ｂは、半導体チップ２（の電極）に電気的に接続されておらず、電気的に不要な導体パターンである。このため、導体パターン６１とダミーの導体パターン１３ｂのうち、一方（半導体チップ２に電気的に接続されていない電気的に不要な方）、ここではダミーの導体パターン１３ｂを、上記実施の形態１と同様の複数の孤立した導体パターンの集合体により構成している。これにより、上記実施の形態１と同様に、ダミーの導体パターン１３ｂを設けたとしても、基材層１１とソルダレジスト層１４との密着性が低下するのを防止できる。

（実施の形態３）
図２９は、本実施の形態の半導体装置１ｂの下面図、図３０は、半導体装置１ｂの断面図（全体断面図）であり、それぞれ上記実施の形態１の図２および図３や上記実施の形態２の図２４および図２５に対応するものである。図２９のＤ−Ｄ線の断面が図３０にほぼ対応する。また、本実施の形態の半導体装置１ｂの上面透視図は、上記実施の形態２の図２３と同様であるので、ここでは図示を省略する。また、図３１は、半導体装置１ｂを構成する配線基板３ｆのソルダレジスト層１４（および端子表面膜３０ａ）を透視したときの上面透視図、図２８は、ソルダレジスト層１４（および端子表面膜３０ｂ）を透視したときの配線基板３ｆの下面透視図であり、それぞれ上記実施の形態１の図７および図８や上記実施の形態２の図２７および図２８に対応するものである。また、理解を簡単にするために、図３１では、端子２１および開口部６２が形成されるべき位置を点線で示し、図３２では、ランド部２２および開口部６７が形成されるべき位置を点線で示してある。また、図３３は、半導体装置１ｂを実装基板３０に半田実装した状態を示す断面図であり、上記実施の形態１の図２０に対応するものである。

本実施の形態の半導体装置１ｂは、上記実施の形態２の半導体装置１ａと同様に、配線基板３ｆ（上記実施の形態１，２の配線基板３，３ｅに相当するもの）の上面３ａにおいて、上記ダミーの導体パターン１３ａを形成せずに、配線基板３ｆの上面３ａの中央部に半導体チップ２の平面寸法よりも大きな面積の導体パターン６１を形成し、ソルダレジスト層１４の開口部６２から露出する導体パターン６１上に、半導体チップ２を導電性の接着材６３を介して接着して固定している。そして、本実施の形態の半導体装置１ｂでは、上記実施の形態１，２の半導体装置１，１ａとは異なり、配線基板３ｆの下面３ｂに、上記ダミーの導体パターン１３ｂを形成せずに、大面積の導体パターン６６（第２導体パターン）を形成する。導体パターン６６は、配線基板３ｆの下面３ｂの複数のランド部２２よりも内側（中央側）の領域（すなわち配線基板３ｆの下面３ｂの中央部）に形成され、例えば矩形状の導体パターンとすることができる。導体パターン６６は、ランド部２２や導体パターン１２ａよりも大きな寸法のパターンであり、導体パターン６１と同様に、導体パターン６６も、半導体チップ２の平面寸法よりも大きな面積を有していれば、より好ましい。

大面積の導体パターン６６の大部分は、配線基板３ｆの下面３ｂにおいて、ソルダレジスト層１４の開口部６７から露出されている。配線基板３ｆの下面３ｂの導体パターン６６は、導体パターン１２ａ，１２ｂ，１３ｂと同工程で形成された同種の導電体材料（ここでは銅）により形成されており、ソルダレジスト層１４の開口部６７から露出する部分では、更にその上に、端子表面膜２０ａ，２０ｂと同工程で形成された同種のめっき層（導電体層）が積層された構造を有している。

配線基板３ｆの上面３ａの導体パターン６１と下面３ｂの導体パターン６６との間の基材層１１には、開口部（スルーホール、ビア、貫通孔）６８が少なくとも１つ、好ましくは複数形成されている。各開口部６８の側壁上には、上記開口部１５内の導体層１６と同種の導体層６９が形成されている。開口部６８内（側壁上）の導体層６９を介して、配線基板３ｆの上面３ａの導体パターン６１と下面３ｂの導体パターン６６とが、熱的、電気的に接続されている。配線基板３ｆの下面３ｂにおいて、導体パターン６６は、少なくとも一部が、より好ましくは導体パターン６６の大部分が、ソルダレジスト層１４の開口部６７から露出された状態となっている。導体パターン６６のソルダレジスト層１４の開口部６７から露出する部分の平面寸法は、ランド部２２の平面寸法よりも大きく、半導体チップ２の平面寸法よりも大きければより好ましく、これにより、半導体装置１ｂの放熱性を高めることができる。

このように、本実施の形態の半導体装置１ｂの配線基板３ｆは、開口部６８および開口部６８内の導体層６９により構成され、配線基板３ｆの上面３ａの導体パターン６１と下面３ｂの導体パターン６６とを熱的、電気的に接続するビア部（第２ビア部）６８ａを有している。ビア部６８ａは、サーマルビアとして機能することもできる。

上記実施の形態１，２と同様に、配線基板３ｆのビア部１５ａの開口、すなわち配線基板３ｆの基材層１１の開口部１５は、テーパ形状であるのが好ましい。一方、配線基板３ｆのビア部６８ａの開口、すなわち配線基板３ｆの開口部６８は、テーパ形状ではなく、開口部６８の側壁が基材層１１の上面１１ａおよび下面１１ｂにほぼ垂直であり、配線基板３ｆのビア部６８ａの開口寸法、すなわち配線基板３ｆの基材層１１の開口部６８の寸法（直径）が、基材層１１の上面１１ａ側と基材層１１の下面１１ｂ側で同じであれば、本実施の形態１に比べ放熱性を向上させることができる。このようなビア部６８ａ（開口部６８）は、例えばドリルにより形成される。そして、基材層１１の開口部６８の内部が銅めっき層などからなる導体層６９によって埋められている（満たされている）ことが好ましい。基材層１１の開口部６８および導体層６９をこのような構成とすることにより、開口部６８内の導体層６９を介した配線基板３ｆの上面３ａの導体パターン６１と下面３ｂの導体パターン６６との間の熱伝導性を向上する（すなわち熱抵抗を低減する）ことができ、半導体装置１ｂの放熱特性をより向上することができる。なお、開口部６８がテーパ形状でない場合は、テーパ形状の場合に比べて、開口部６８内を導体層６９で埋めるための銅めっきの時間を長くすることで実現できる。

本実施の形態の半導体装置１ｂの他の構成は上記実施の形態２の半導体装置１ａとほぼ同様であるので、ここではその説明は省略する。

また、本実施の形態の半導体装置１の製造工程は、配線基板５１を製造する際に、基材層１１に開口部１５を形成する前、後または同時に基材層１１に開口部６８を形成し、また、ダミーの導体パターン１３ｂを形成せずに導体パターン６６を形成すること以外は、上記実施の形態２とほぼ同様にして行うことができる。

本実施の形態においても、上記実施の形態１，２とほぼ同様の効果を得ることができる。更に、本実施の形態では、次のような効果を得ることができる。

すなわち、本実施の形態では、配線基板３ｆの上面３ａに導体パターン６１を設け、この導体パターン６１上に接着材６３で半導体チップ２を接合している。そして、配線基板３ｆの下面３ｂに導体パターン６６を設け、この導体パターン６６と導体パターン６１とを基材層１１の開口部６８内の導体層６９を介して、熱的、電気的に接続している。このため、半導体チップ２で発生した熱を、接着材６３、導体パターン６１、開口部６８内の導体層６９を介して、配線基板３ｆの下面３ａ側の導体パターン６６に伝導させて、配線基板３ｆの下面３ａ側から放熱させることができる。これにより、半導体装置１ｂの放熱特性を向上させることができる。また、半導体装置１ｂを上記実装基板３０に実装する際には、図３３に示されるように、実装基板３０の放熱用の大面積パターンの端子３３ａに半田３４を介して半導体装置１ｂの導体パターン６６を接合することもでき、これにより、半導体装置１ｂ内の半導体チップ２で生じた熱を、実装基板３０に放熱することが可能になる。また、半導体装置１ｂを上記実装基板３０に実装する際に、実装基板３０の接地電位供給用の端子３３ａに半田３４を介して半導体装置１ｂの導体パターン６６を接合して電気的に接続することもでき、これにより、導体パターン６６に接地電位を供給し、これを更に開口部６８内の導体層６９、導体パターン６１、および導電性の接着材６３を介して半導体チップ２の裏面電極２ｄに供給することができる。

また、半導体装置１ｂの側面で導体パターン６６の側面は露出していないため、実装基板３０の端子との半田接続の状態は目視では確認しにくい。しかしながら、配線基板３ｆの下面３ｂで露出する導体パターン６６は、ランド部２２よりも大面積であるため、ランド部２２に比べて半田接続の不良が生じにくく、半導体装置１ｂの導体パターン６６と実装基板３０の端子の半田接続の状態を確認できなくとも、半導体装置１ｂの実装信頼性は低下しない。

また、配線基板３ｆのビア部６８ａ（開口部６８）は、ドリルにより穴開け（開口部６８形成）が行えるため、１つの穴（開口部６８）を形成するためにかかる製造コストが、レーザ照射に比べて安価である。ドリルによる穴開けは、ビア部６８ａ（開口部６８）の形成にだけ限定されるのではなく、例えば、ビア部１５ａ（開口部１５）に関してもドリルで形成してもよい。これにより、半導体装置の製造コストをより低減することが可能である。しかしながら、ビア部１５ａは、配線基板３ｆの下面１１ｂ側に形成された電解めっき用の給電線と繋がっているため、上記したような吸湿不良を防止するために、めっき時間を長くすることが必要である。

（実施の形態４）
図３４および図３５は、本実施の形態の半導体装置１ｃの製造に用いる配線基板の製造工程中の上面図（図３４）および下面図（図３５）であり、それぞれ上記実施の形態１の図１１および図１２に対応するものである。

本実施の形態では、図３４および図３５に示されるように、配線基板５１の半導体装置領域５２とダイシング領域５７との境界上でかつ各ランド部２２のパターン上の位置に、配線基板５１の基材層１１の開口部（スルーホール、ビア、貫通孔）７１が形成されている。すなわち、上記開口部１５と開口部７１は、どちらも各ランド部２２のパターン上に形成されるが、開口部１５は半導体装置領域５２内に形成され、開口部７１は半導体装置領域５２とダイシング領域５７との境界に形成される。開口部１５内の導体層１６と同種の導体層が開口部７１内（側壁上）に形成されている。本実施の形態で用いる配線基板５１の他の構成は、上記実施の形態１とほぼ同様であるので、ここではその説明を省略する。

基材層１１に開口部１５を形成する前、後または同時に基材層１１に開口部７１を形成し、導体パターン１２ａ，１２ｂ，１３ａ，１３ｂおよび導体層１６を形成する銅めっき工程で開口部７１内の導体層も形成し、それ以外は、上記実施の形態１とほぼ同様にして、上記のような開口部７１および開口部７１内の導体層を有する配線基板５１を製造することができる。開口部１５と開口部７１は、どちらも各ランド部２２のパターン上に形成されるので、開口部１５内の導体層１６と開口部７１内の導体層は、銅めっき層により、ランド部２２用の導体パターン１２ｂと一体的に形成される。

このような開口部７１および開口部７１内の導体層を有する配線基板５１を準備した後、上記実施の形態１の上記図１５〜図１９の工程を行う。すなわち、本実施の形態においても、上記実施の形態１と同様にして、配線基板５１へ半導体チップ２をダイボンディングし、半導体チップ２の各電極２ａと配線基板５１の端子２１をワイヤボンディングし、モールド工程により封止樹脂５ａを形成し、ダイシング工程で配線基板５１および封止樹脂５ａをダイシング領域５７に沿って切断する。

本実施の形態では、図３４および図３５に示されるように、配線基板５１の半導体装置領域５２とダイシング領域５７との境界上に開口部７１を形成していたので、ダイシングによる切断面が、配線基板５１の開口部７１を横切ることになり、製造された半導体装置１ｃでは、配線基板３の側面（切断面）３ｄで、開口部７１および開口部７１内の導体層の切断面が露出することになる。

図３６は、本実施の形態の半導体装置１ｃの要部断面図、図３７は、半導体装置１ｃの側面図であり、それぞれ上記実施の形態１の図４および図５に対応するものである。また、図３８は、半導体装置１ｃを構成する配線基板３のソルダレジスト層１４（および端子表面膜３０ａ）を透視したときの上面透視図、図３９は、ソルダレジスト層１４（および端子表面膜３０ｂ）を透視したときの配線基板３の下面透視図であり、それぞれ上記実施の形態１の図７および図８に対応するものである。また、理解を簡単にするために、上記図７と同様に図３８でも、端子２１（端子表面膜２０ａ、開口部１７）が形成されるべき位置を点線で示し、上記図８と同様に図３９でも、ランド部２２（端子表面膜２０ｂ、開口部１８）が形成されるべき位置を点線で示してある。また、図４０は、半導体装置１ｃを実装基板（配線基板）３０に半田実装した状態を示す要部断面図であり、上記実施の形態１の図２２に対応するものである。

本実施の形態の半導体装置１ｃでは、配線基板３の側面３ｄに上下方向（配線基板３の厚み方向）に沿って窪み部（凹部、溝）７３が形成され、この窪み部７３は、各ランド部２２の端部２２ａに接する位置に、それぞれ形成されている。窪み部７３は、配線基板３の側面３ｄが配線基板３の中央部方向に後退した領域であり、例えば半円柱状の形状を有している。配線基板３の側面３ｄの窪み部７３上には、導体層７４が形成されている。この導体層７４の表面は、配線基板３の側面３ｄにおいて露出した状態となっている。

配線基板３の側面３ｄの窪み部７３および窪み部７３上の導体層７４は、ダイシング工程で配線基板５１および封止樹脂５ａを切断した際の、上記開口部７１および開口部７１内の導体層を切断した残存物に対応する。すなわち、ダイシングにより配線基板５１の開口部７１および開口部７１内の導体層の約半分が除去され、約半分が配線基板３側に残って窪み部７３および窪み部７３上の導体層７４となっている。

配線基板３の側面３ｄの窪み部７３は、各ランド部２２の端部２２ａに接する位置に形成され、ランド部２２の下地の導体パターン１２ｂと窪み部７３上の導体層７４は、銅めっき層により一体的に形成されている。従って、各ランド部２２とそれに接する窪み部７３上の導体層７４とは、連続的に形成されて、表面が露出されている。

図４０に示されるように、半導体装置１ｃを実装基板３０に実装した場合、半導体装置１ｃの複数のランド部２２が、実装基板３０の複数の端子３３に、それぞれ半田３４を介して接合される。本実施の形態では、半導体装置１ｃの配線基板３の側面３ｄに窪み部７３と窪み部７３上の導体層７４が形成されており、各ランド部２２の表面と、そのランド部２２に接する導体層７４の表面は、間に絶縁体を介在せずに、連続的に形成されている。このため、ランド部２２と端子３３を接合する半田３４が、配線基板３の側面３ｄで露出していた各ランド部２２の側面２２ｂ上に吸い上がるだけでなく、更に、配線基板３の側面３ｄの窪み部７３上の導体層７４上に吸い上がる。このため、配線基板３の側面３ｄで露出していた各ランド部２２の側面２２ｂ上だけでなく、更に、配線基板３の側面３ｄの窪み部７３上の導体層７４上にも半田３４が付着した状態となる。

従って、上記実施の形態１では、半導体装置１の各ランド部２２の側面２２ｂ上に半田３４が吸い上がって付着しているかどうかを確認することで、半導体装置１の実装状態を確認していたが、本実施の形態では、半導体装置１ｃの各ランド部２２の側面２２ｂおよびそのランド部２２に接続された導体層７４上に半田３４が吸い上がって付着しているかどうかを確認することで、半導体装置１ｃの実装状態を確認することができる。

このように、本実施の形態では、半導体装置１ｃの各ランド部２２の側面２２ｂだけでなく、そのランド部２２に接続された導体層７４上に半田３４が吸い上がって付着しているかどうかを確認することで、半導体装置１ｃの実装状態（半導体装置１と実装基板３０の半田接続状態、すなわち半導体装置１の各ランド部２２と実装基板３０の各端子３３とが半田３４で的確に接続されているかどうか）を確認することができる。従って、実装基板３０の上面３１の上方から、半導体装置１ｃの実装状態の確認を、より容易かつ的確に行うことができ、半導体装置１ｃを実装基板３０などに実装したときの実装信頼性（接続信頼性、半導体装置１のランド部２２と実装基板３０の端子３３の半田接続の信頼性）をより向上することができる。

また、配線基板５１の基材層１１の開口部７１は、テーパ形状を有していても、あるいは、テーパ形状ではなく、開口部７１の側壁が基材層１１の上面１１ａおよび下面１１ｂにほぼ垂直であってもよい。但し、配線基板５１の基材層１１の開口部７１がテーパ形状ではなく、開口部７１の側壁が基材層１１の上面１１ａおよび下面１１ｂにほぼ垂直であった場合、図３７に示されるように、製造された半導体装置１ｃでは、配線基板３の側面３ｄの窪み部７３の幅が配線基板３の上面３ａ側と下面３ｂ側とで均一になり、配線基板３の側面３ｄの導体層７４上の半田３４の吸い上がりを確認し易くなる。

また、配線基板５１の基材層１１の開口部７１がテーパ形状の場合は、開口部１５とは異なり、基材層１１の下面１１ｂ側からレーザを照射することにより開口部７１を形成し、それによって、基材層１１の開口部１５の直径を、基材層１１の上面１１ａ側で小さく、基材層１１の下面１１ｂ側で大きくする（いわゆる逆テーパ形状）とすることが好ましい。これにより、半導体装置１ｃにおいて、配線基板３の側面３ｄで露出する導体層７４の幅を導体層ランド部２２に接する部分で大きくすることができ、配線基板３の側面３ｄの導体層７４上の半田３４の吸い上がりを確認し易くなる。

（実施の形態５）
図４１は、本実施の形態の半導体装置１ｄの断面図（全体断面図）、図４２は、半導体装置１ｄの側面図であり、それぞれ上記実施の形態１の図３および図５に対応するものである。

本実施の形態の半導体装置１ｄは、配線基板３の下面３ｂの複数のランド部２２上にそれぞれ形成された、半田からなる複数の端子（電極、半田バンプ）７６を有している。

本実施の形態の半導体装置１ｄの他の構成は上記実施の形態１の半導体装置１とほぼ同様であるので、ここではその説明は省略する。

本実施の形態の半導体装置１ｄにおいても、上記実施の形態１とほぼ同様の効果を得ることができる。更に、本実施の形態では、半導体装置１ｄのランド部２上に半田からなる端子７６が形成されているので、半導体装置１ｄの実装基板３０などへの半田実装が容易となる。

次に、本実施の形態の半導体装置１ｄの製造工程について説明する。

図４３は、本実施の形態の半導体装置１ｄの製造に用いられる配線基板５１の下面図であり、上記実施の形態１の図１４に対応するものである。図４４〜図４８は、本実施の形態の半導体装置の製造工程中の平面図（要部平面図）であり、上記実施の形態１の図１５〜図１９に対応する領域、すなわち図４３のＥ−Ｅ線の断面に対応する領域が示されている。

本実施の形態の配線基板５１は、配線基板５１の下面５１ｂ側のソルダレジスト層１４の開口部１８（ランド形成領域を開口部）の平面形状（パターン形状）が異なる以外は、上記実施の形態１の配線基板５１と同様の構成を有している。従って、本実施の形態１の配線基板５１ｅは、上記図９〜図１２までの工程および構造は、上記実施の形態１の配線基板５１と同様であり、図示はしないけれども、本実施の形態の配線基板５１における導体パターン１２ａ，１２ｂおよびめっき配線５４のパターン形状は、上記実施の形態１の配線基板５１（図１１および図１２に示されるパターン形状）と同様である。

上記実施の形態１では、上記図１４に示されるように、配線基板５１の下面５１ａにおいて、ソルダレジスト層１４の開口部１８は、隣り合う半導体装置領域５２同士で共有され、隣り合う半導体装置領域５２に形成されたランド部２２同士がダイシング領域５７を越えて連続的に一体化したパターンとして形成されている。

それに対して、本実施の形態では、図４３に示されるように、配線基板５１の下面５１ａにおいて、ソルダレジスト層１４の開口部１８は、隣り合う半導体装置領域５２同士で共有されずに個別に形成されており、開口部１８間のダイシング領域５７にソルダレジスト層１４が存在している。

但し、各ランド部２２のパターンは、半導体装置領域５２上の領域から、半導体装置領域５２間のダイシング領域５７上まで延在するように形成されており、各ランド部２２のパターンの一部が半導体装置領域５２からはみ出して、ダイシング領域５７上に延在している。すなわち、本実施の形態においても、配線基板５１の下面５１ｂでは、各ランド部２２（のパターン）が、各半導体装置領域５２から、各半導体装置領域５２とダイシング領域５７との境界を越えてダイシング領域５７側にも延在するように形成されている。このため、配線基板５１を切断した際には、上記ダイシングブレード５８はランド部２２のパターンを横切るので、切断面はランド部２２のパターンを横切って形成され、配線基板３の側面（切断面）３ｄとランド部２２の側面（切断面）２２ｂが同一面となり、配線基板３の側面（切断面）３ｄでランド部２２の側面（切断面）２２ｂが露出した状態となる。このため、本実施の形態では、端子７６を形成しなければ、製造された半導体装置の構造は、上記実施の形態の半導体装置１と同様になる。

このような配線基板５１を準備した後、本実施の形態においても、上記実施の形態１と同様にして（すなわち上記図１６および図１７の工程を行って）、配線基板５１へ半導体チップ２をダイボンディングし、半導体チップ２の各電極２ａと配線基板５１の端子２１をワイヤボンディングし、モールド工程により封止樹脂５ａを形成することで、上記実施の形態１の図１７に対応する図４４の構造が得られる。

それから、本実施の形態では、図４５に示されるように、配線基板５１の下面５１ｂの各ランド部２２のパターン上に、半田ペースト７７を塗布または印刷する。その後、半田リフロー処理を行うことにより、半田ペースト７７を溶融・再固化して、図４６に示されるように、配線基板５１の下面５１ｂの各ランド部２２のパターン上に、半田からなる端子７６を形成する。

それから、本実施の形態においても、上記実施の形態１と同様に、図４７に示されるように、封止樹脂５ａの上面をパッケージ固定テープ５６に貼り付け、配線基板５１およびその上に形成された封止樹脂５ａをダイシング領域５７に沿ってダイシングブレード５８などにより切断（ダイシング）して、図４８に示されるように、それぞれの半導体装置領域５２を個々の半導体装置１ｄに切断分離する。このようにして、本実施の形態の半導体装置１ｄを製造することができる。

また、他の形態として、図４５の工程の代わりに、図４９に示されるように、配線基板５１の下面５１ｂの各ランド部２２のパターン上に半田ボール７８を配置してから、半田リフロー処理を行うことにより、半田ボール７８を溶融・再固化して、上記図４６に示されるように、配線基板５１の下面５１ｂの各ランド部２２のパターン上に、半田からなる端子７６を形成することもできる。

上記実施の形態１の上記図１４のように、配線基板５１の下面５１ａにおいて、隣り合う半導体装置領域５２に形成されたランド部２２同士がダイシング領域５７を越えて連続的に一体化したパターンとして形成されていた場合、図４６に対応する工程で、隣り合う半導体装置領域５２に共有されたランド部２２のパターン全体に半田からなる端子（端子７６に相当するもの）が形成されてしまう。半田は、表面張力によって、中央部で盛り上がる性質があるので、隣り合う半導体装置領域５２に共有されたランド部２２のパターン全体に形成された半田からなる端子は、ダイシング領域５７で最も厚くなり、図４７に対応する工程でダイシングを行う際に、半田からなる端子の最も厚い部分を切断して除去することになる。このため、半導体装置のランド部２２上に形成された半田からなる端子の半田量が、半導体装置やランド部２２ごとにばらついてしまう可能性があり、半導体装置１の下面３ｂから突出する半田量（スタンドオフ量）が安定しない。

それに対して、本実施の形態では、図４３に示されるように、配線基板５１の下面５１ａにおいて、ソルダレジスト層１４の開口部１８は、隣り合う半導体装置領域５２同士で共有されずに個別に形成されており、開口部１８間のダイシング領域５７にソルダレジスト層１４が存在している。このため、図４６に示されるように、各半導体装置領域５２のランド部２２のパターンごとに半田からなる端子７６が形成される。半田リフロー時に半田の表面張力が作用して端子７６が中央部で盛り上がっても、半田からなる端子７６の厚い部分は半導体装置領域５２内に収まり、ダイシング領域５７には端子７６用の半田がほとんど形成されない。このため、図４７のダイシング工程で、配線基板５１をダイシング領域５７に沿ってダイシングブレード５８で切断しても、端子７６用の半田の除去量を少なくすることができ、大部分の半田が個片化された半導体装置１ｄのランド部２２上に端子７６として残存することになる。従って、半導体装置１ｄやランド部２２ごとに端子７６の半田量がばらつくのを防止でき、半導体装置１ｄのランド部２２上の端子７６の半田量を均一化することができる。

（実施の形態６）
図５０は、本実施の形態の半導体装置に用いられる配線基板３ｇの上面透視図、図５１は、配線基板３ｇの下面透視図であり、それぞれ上記実施の形態１の図７および図８に対応するものである。

上記実施の形態１の半導体装置１の配線基板３では、配線基板３の基材層１１の開口部１５をランド部２２の直上に配置する構造（ビアインパッド）を適用している。

それに対して、本実施の形態では、半導体装置の配線基板３ｇにおいて、ランド部２２の直上ではなく、ランド部２２からずれた位置に開口部１５を形成している。すなわち、ランド部２２からずれた位置まで導体パターン１２ｂを延在させて、そこに開口部１５を形成して、ランド部２２用の導体パターン１２ｂを開口部１５内の導体層１６を介して端子２１用の導体パターン１２ａと電気的に接続している。本実施の形態の配線基板３ｇの他の構成は上記実施の形態１の配線基板３とほぼ同様である。

本実施の形態は、配線基板３の代わりに配線基板３ｇを用いること以外は上記実施の形態１と同様にして、半導体装置（半導体装置１に相当するもの）を構成することができる。従って、本実施の形態の半導体装置は、配線基板３ｇの構造以外は上記実施の形態１の半導体装置１とほぼ同様であるので、ここではその説明は省略する。

本実施の形態の配線基板３ｇを用いた半導体装置においても、上記実施の形態１とほぼ同様の効果を得ることができる。但し、本実施の形態の配線基板３ｇを用いた半導体装置よりも、ビアインパッド構造を採用した上記実施の形態１の配線基板３を用いた半導体装置１の方が、配線基板３の下面３ｂにおいて、ランド部２２のピッチ（または間隔）を小さく（狭く）することができ、半導体装置１の多端子化や小型化に有利となり、また、半導体チップ２の電極２ａから配線基板３の下面の３ｂのランド部２２までの電気的接続の経路が短くなって電気的特性を向上できるので、より好ましい。

（実施の形態７）
図５２は、本実施の形態の半導体装置１ｅの上面透視図、図５３は、半導体装置１ｅの下面図であり、それぞれ上記実施の形態１の図１および図２や上記実施の形態２の図２３および図２４に対応するものである。なお、図５２は、封止樹脂５を透視したときの半導体装置１ｅの平面透視図（上面図）である。また、図５４は、半導体装置１ｅを構成する配線基板３ｈの上面透視図、図５５は、半導体装置１ｅを構成する配線基板３ｈの下面透視図であり、それぞれ上記実施の形態１の図７および図８や上記実施の形態２の図２７および図２８に対応するものである。なお、図５４は、ソルダレジスト層１４（および端子表面膜２０ａ）を透視したときの配線基板３ｈの上面透視図、図５５は、ソルダレジスト層１４（および端子表面膜２０ｂ）を透視したときの配線基板３ｈの下面透視図に対応する。また、理解を簡単にするために、図５４では、端子２１および開口部６２が形成されるべき位置を点線で示し、図２８では、ランド部２２が形成されるべき位置を点線で示してある。

上記実施の形態１，２の半導体装置１，１ａでは、複数のランド部２２は、配線基板３，３ｅの下面３ｂにおいて、四辺に並んで配置されている。すなわち、配線基板３，３ｅの下面３ｂの四辺全てにランド部２２が配置されている。

それに対して、本実施の形態の半導体装置１ｅでは、複数のランド部２２は、配線基板３ｈの下面３ｂにおいて、対向する二辺に並んで配置されている。すなわち、配線基板３ｈの下面３ｂの四辺のうち、対向する二辺にランド部２２が配置されているが、他の対向する二辺にはランド部２２が配置されていない。このように、本実施の形態の半導体装置１ｅも、上記実施の形態１〜６の半導体装置１，１ａ，１ｂ，１ｃ，１ｄと同様に下面（裏面）および側面に電極（ランド部２２）が露出した表面実装型の半導体装置であるが、本実施の形態の半導体装置１ｅは、２方向に電極（ランド部２２）を備えた、いわゆるＳＯＮ（Small Outline Nonleaded package）型の半導体装置である。

本実施の形態の配線基板３ｈおよび半導体装置１ｆの他の構成は上記実施の形態２の配線基板３ｅおよび半導体装置１ａとほぼ同様であるので、ここではその説明は省略する。

本実施の形態の半導体装置１ｆにおいても、上記実施の形態１とほぼ同様の効果を得ることができる。

また、上記実施の形態１〜７では、配線基板３（または配線基板３に相当するもの）の上面３ａにおいて、複数の端子２１を半導体チップ２搭載領域の周囲に一列に配置しているが、他の形態として、配線基板３（または配線基板３に相当するもの）の上面３ａにおいて、複数の端子２１を半導体チップ２搭載領域の周囲に２列以上にずらして配置した、いわゆる千鳥配列とすることもできる。但し、配線基板３（または配線基板３に相当するもの）の上面３ａの端子２１を千鳥配列とした場合でも、配線基板３の下面３ｂにおいて、各ランド部２２は配線基板３の端部３ｃに到達するまで延在しているので、配線基板３の下面３ｂにおけるランド部２２の配置は、千鳥配列とはならずに、上記実施の形態１〜７とほぼ同様となる。

以上、本発明者によってなされた発明をその実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。

例えば、上記実施の形態では、配線基板の上面側に搭載される半導体チップは１つの場合について説明したが、これに限定されるものではなく、更に半導体チップの上に別の半導体チップが積層されていても良く、または配線基板の上面側に複数の半導体チップが並べて配置されていても良い。

本発明は、配線基板に半導体チップを搭載した半導体パッケージ形態の半導体装置およびその製造技術に適用して有効である。

本発明の実施の形態１の半導体装置の上面透視図である。 本発明の実施の形態１の半導体装置の下面図である。 本発明の実施の形態１の半導体装置の断面図である。 本発明の実施の形態１の半導体装置の要部断面図である。 本発明の実施の形態１の半導体装置の側面図である。 本発明の実施の形態１の半導体装置を構成する配線基板の上面図である。 本発明の実施の形態１の半導体装置を構成する配線基板の上面透視図である。 本発明の実施の形態１の半導体装置を構成する配線基板の下面透視図である。 本発明の実施の形態１の半導体装置の製造に用いられる配線基板の製造工程中の上面図である。 図９と同じ配線基板の製造工程中における下面図である。 図９に続く配線基板の製造工程中における上面図である。 図１１と同じ配線基板の製造工程中における下面図である。 図１１に続く配線基板の製造工程中における上面図である。 図１３と同じ配線基板の製造工程中における下面図である。 本発明の実施の形態１の半導体装置の製造工程中の断面図である。 図１５に続く半導体装置の製造工程中における断面図である。 図１６に続く半導体装置の製造工程中における断面図である。 図１７に続く半導体装置の製造工程中における断面図である。 図１８に続く半導体装置の製造工程中における断面図である。 本発明の実施の形態１の半導体装置を実装基板に半田実装した状態を示す断面図である。 本発明の実施の形態１の半導体装置を実装基板に半田実装した状態を示す側面図である。 本発明の実施の形態１の半導体装置を実装基板に半田実装した状態を示す要部断面図である。 本発明の実施の形態２の半導体装置の上面透視図である。 本発明の実施の形態２の半導体装置の下面図である。 本発明の実施の形態２の半導体装置の断面図である。 本発明の実施の形態２の半導体装置を構成する配線基板の上面図である。 本発明の実施の形態２の半導体装置を構成する配線基板の上面透視図である。 本発明の実施の形態２の半導体装置を構成する配線基板の下面透視図である。 本発明の実施の形態３の半導体装置の下面図である。 本発明の実施の形態３の半導体装置の断面図である。 本発明の実施の形態３の半導体装置を構成する配線基板の上面透視図である。 本発明の実施の形態３の半導体装置を構成する配線基板の下面透視図である。 本発明の実施の形態３の半導体装置を実装基板に半田実装した状態を示す断面図である。 本発明の実施の形態４の半導体装置の製造に用いられる配線基板の製造工程中の上面図である。 図３４と同じ配線基板の製造工程中における下面図である。 本発明の実施の形態４の半導体装置の要部断面図である。 本発明の実施の形態４の半導体装置の側面図である。 本発明の実施の形態４の半導体装置を構成する配線基板の上面透視図である。 本発明の実施の形態４の半導体装置を構成する配線基板の下面透視図である。 本発明の実施の形態４の半導体装置を実装基板に半田実装した状態を示す要部断面図である。 本発明の実施の形態５の半導体装置の断面図である。 本発明の実施の形態５の半導体装置の側面図である。 本発明の実施の形態５の半導体装置の製造に用いられる配線基板の下面図である。 本発明の実施の形態５の半導体装置の製造工程中の断面図である。 図４４に続く半導体装置の製造工程中における断面図である。 図４５に続く半導体装置の製造工程中における断面図である。 図４６に続く半導体装置の製造工程中における断面図である。 図４７に続く半導体装置の製造工程中における断面図である。 図４４に続く他の半導体装置の製造工程中における断面図である。 本発明の実施の形態６の半導体装置を構成する配線基板の上面透視図である。 本発明の実施の形態６の半導体装置を構成する配線基板の下面透視図である。 本発明の実施の形態７の半導体装置の上面透視図である。 本発明の実施の形態７の半導体装置の下面図である。 本発明の実施の形態７の半導体装置を構成する配線基板の上面透視図である。 本発明の実施の形態７の半導体装置を構成する配線基板の下面透視図である。

符号の説明

１，１ａ，１ｂ，１ｃ，１ｄ，１ｅ 半導体装置
２ 半導体チップ
２ａ 電極
２ｂ 表面
２ｃ 裏面
３，３ｅ，３ｆ，３ｇ，３ｈ 配線基板
３ａ 上面
３ｂ 下面
３ｃ 端部
３ｄ 側面
４ ボンディングワイヤ
５，５ａ 封止樹脂
６ 接着材
１１ 基材層
１１ａ 上面
１１ｂ 下面
１２ａ，１２ｂ 導体パターン
１３ａ，１３ｂ 導体パターン
１４ ソルダレジスト層
１５ 開口部
１５ａ ビア部
１６ 導体層
１７，１８ 開口部
２０ａ，２０ｂ 端子表面膜
２１ 端子
２２ ランド部
２２ａ 端部
２２ｂ 側面
３０ 実装基板
３１ 上面
３２ ソルダレジスト層
３２ａ 開口部
３３ 端子
３４ 半田
５１ 配線基板
５１ａ 上面
５１ｂ 下面
５２ 半導体装置領域
５４ めっき配線
５６ パッケージ固定テープ
５７ ダイシング領域
５８ ダイシングブレード
６１ 導体パターン
６２ 開口部
６３ 接着材
６４ ランド部
６６ 導体パターン
６７ 開口部
６８ 開口部
６８ａ ビア部
６９ 導体層
７１ 開口部
７３ 窪み部
７４ 導体層
７６ 端子
７７ 半田ペースト
７８ 半田ボール

Claims (20)

1. 第１主面と、前記第１主面の反対側の第２主面と、前記第１主面に形成された複数の第１電極と、前記第２主面に形成された複数のランド部と、前記複数の第１電極とこれらにそれぞれ対応する複数のランド部をそれぞれ電気的に接続する複数の第１ビア部とを有する配線基板と、
   前記配線基板の前記第１主面上に搭載された半導体チップであって、前記半導体チップは複数の第２電極を有し、前記複数の第２電極が前記配線基板の前記複数の第１電極とそれぞれ電気的に接続された前記半導体チップと、
   前記配線基板の前記第１主面上に形成され、前記半導体チップを封止する封止樹脂と、
   を有し、
   前記配線基板の側面で前記複数のランド部の側面が露出していることを特徴とする半導体装置。
2. 請求項１記載の半導体装置において、
   前記配線基板の側面で露出する前記各ランド部の側面の幅が、前記配線基板の前記第２主面の内部側領域における前記各ランド部の幅と同等以上であることを特徴とする半導体装置。
3. 請求項１記載の半導体装置において、
   前記配線基板の側面で露出する前記各ランド部の側面の幅が、前記配線基板の前記第２主面の内部側領域における前記各ランド部の幅と同じであることを特徴とする半導体装置。
4. 請求項３記載の半導体装置において、
   前記各ランド部は、前記配線基板の前記第２主面で長方形状の平面形状を有し、その一辺が、前記配線基板の前記第２主面の端部に到達していることを特徴とする半導体装置。
5. 請求項１記載の半導体装置において、
   前記複数のランド部が前記配線基板の前記第２主面の周縁部に形成されていることを特徴とする半導体装置。
6. 請求項１記載の半導体装置において、
   前記配線基板の前記第１主面および前記第２主面上に絶縁膜が形成され、前記複数の第１電極および前記複数のランド部は前記絶縁膜から露出されていることを特徴とする半導体装置。
7. 請求項１記載の半導体装置において、
   前記複数のランド部は、半田接続用の端子として機能することを特徴とする半導体装置。
8. 請求項１記載の半導体装置において、
   前記半導体装置を他の配線基板に実装する際には、前記半導体装置の前記複数のランド部が、半田を介して、前記他の配線基板の複数の端子に電気的に接続されることを特徴とする半導体装置。
9. 請求項１記載の半導体装置において、
   前記複数の第１ビア部は、それぞれ前記複数のランド部上に配置されていることを特徴とする半導体装置。
10. 請求項１記載の半導体装置において、
    前記複数の第１ビア部は、それぞれ前記配線基板の絶縁性の基材層に形成された開口部および前記開口部内の導体層により形成されていることを特徴とする半導体装置。
11. 請求項９記載の半導体装置において、
    前記開口部の寸法は、前記配線基板の前記第１主面側よりも、前記第２主面側の方が小さいことを特徴とする半導体装置。
12. 請求項１記載の半導体装置において、
    前記複数のランド部は、銅層、前記銅層上のニッケル層および前記ニッケル層上の金層を有していることを特徴とする半導体装置。
13. 請求項１記載の半導体装置において、
    前記半導体チップの前記複数の第２電極と前記配線基板の前記第１主面の前記複数の第１電極とをそれぞれ電気的に接続する複数のボンディングワイヤを更に有し、
    前記封止樹脂は、前記配線基板の前記第１主面上に前記半導体チップおよび前記複数のボンディングワイヤを覆うように形成されていることを特徴とする半導体装置。
14. 請求項１記載の半導体装置において、
    前記複数のランド部上にそれぞれ形成された、半田からなる複数の端子を更に有していることを特徴とする半導体装置。
15. 請求項１記載の半導体装置において、
    前記配線基板の前記第１主面の前記複数の第１電極よりも内側の領域に形成された第１導体パターンと、
    前記配線基板の前記第２主面の前記複数のランド部よりも内側の領域に形成された第２導体パターンとを更に有することを特徴とする半導体装置。
16. 請求項１５記載の半導体装置において、
    前記第１導体パターンと前記第２導体パターンの一方または両方が、前記半導体チップと電気的に接続されておらず、複数の孤立した導体パターンの集合体により構成されていることを特徴とする半導体装置。
17. 請求項１５記載の半導体装置において、
    前記半導体チップが前記第１導体パターン上に導電性の接着材を介して搭載され、
    前記配線基板は、前記第１導体パターンと前記第２導体パターンとを電気的に接続する第２ビア部を更に有していることを特徴とする半導体装置。
18. 請求項１７記載の半導体装置において、
    前記第２ビア部の開口寸法は、前記配線基板の前記第１主面側と前記第２主面側で同じであることを特徴とする半導体装置。
19. （ａ）そこからそれぞれ半導体装置が製造される半導体装置領域を複数有する配線基板であって、第１主面と、前記第１主面の反対側の第２主面とを有し、各半導体装置領域の前記第１主面に複数の第１電極を、各半導体装置領域の前記第２主面に複数のランド部を有する配線基板を準備する工程、
    （ｂ）前記配線基板の第１主面の前記各半導体装置領域上に半導体チップを搭載し、前記半導体チップの複数の第２電極を前記配線基板の前記複数の第１電極に電気的に接続する工程、
    （ｃ）前記（ｂ）工程後、前記配線基板の前記第１主面上に前記半導体チップを覆うように封止樹脂を形成する工程、
    （ｄ）前記（ｃ）工程後、前記配線基板および前記封止樹脂を、前記半導体装置領域間のダイシング領域に沿って切断して、複数の半導体装置に分割する工程、
    を有し、
    前記（ａ）工程で準備された前記配線基板の前記第２主面では、前記各ランド部が、前記各半導体装置領域から、前記各半導体装置領域と前記ダイシング領域との境界を越えて前記ダイシング領域側にも延在するように形成されていることを特徴とする半導体装置の製造方法。
20. 請求項１９記載の半導体装置の製造方法において、
    前記（ｄ）工程で分割された前記各半導体装置の前記配線基板は、前記第２主面の周縁部に前記ランド部が複数配置され、側面で前記複数のランド部の側面が露出していることを特徴とする半導体装置の製造方法。

Images