JP2005057099A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2005057099A
JP2005057099A JP2003287323A JP2003287323A JP2005057099A JP 2005057099 A JP2005057099 A JP 2005057099A JP 2003287323 A JP2003287323 A JP 2003287323A JP 2003287323 A JP2003287323 A JP 2003287323A JP 2005057099 A JP2005057099 A JP 2005057099A
Authority
JP
Japan
Prior art keywords
semiconductor chip
substrate
terminals
semiconductor device
wires
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003287323A
Other languages
English (en)
Inventor
Fujio Ito
富士夫 伊藤
Hiromichi Suzuki
博通 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2003287323A priority Critical patent/JP2005057099A/ja
Publication of JP2005057099A publication Critical patent/JP2005057099A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32057—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45565—Single coating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45599—Material
    • H01L2224/4569—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48638—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48639—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48638—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48644—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48638—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48655—Nickel (Ni) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48663—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/48664—Palladium (Pd) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48799—Principal constituent of the connecting portion of the wire connector being Copper (Cu)
    • H01L2224/488—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48838—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48839—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48799—Principal constituent of the connecting portion of the wire connector being Copper (Cu)
    • H01L2224/488—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48838—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48844—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48799—Principal constituent of the connecting portion of the wire connector being Copper (Cu)
    • H01L2224/488—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48838—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48855—Nickel (Ni) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48799—Principal constituent of the connecting portion of the wire connector being Copper (Cu)
    • H01L2224/488—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48863—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/48864—Palladium (Pd) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85439—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85444—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85455—Nickel (Ni) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85463—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/85464—Palladium (Pd) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01083—Bismuth [Bi]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/2076—Diameter ranges equal to or larger than 100 microns

Abstract

【課題】 半導体装置の製造コストを低減し、半導体装置の信頼性を向上する。
【解決手段】 基板２上に半導体チップ３が搭載され、半導体チップ３の電極１３が基板の表面上にアレイ状に配列した端子９にボンディングワイヤ４を介して電気的に接続され、半導体チップ３およびボンディングワイヤ４を覆うように基板２上に封止樹脂５が形成されている。ボンディングワイヤ４のうち、半導体チップ３の側面から遠い端子９ｂに接続されたボンディングワイヤ４ｂのループの頂点の高さｈ2は、半導体チップ３の側面に近い端子９ａに接続されたボンディングワイヤ４ａのループの頂点の高さｈ1よりも高い。基板２の裏面には端子９と平面的に重なる位置に端子１０が配置され、端子９と端子１０とは導体８により電気的に接続されている。
【選択図】 図３

Description

本発明は、半導体装置およびその製造技術に関し、特に、半導体パッケージに適用して有効な技術に関する。
配線基板上に半導体チップを搭載し、半導体チップと配線基板とをワイヤボンディングし、半導体チップおよびボンディングワイヤを樹脂封止することによって、半導体パッケージが製造される。
特開２０００−７７８２１号公報には、対向する両側壁部および上部が開放された箱型の型枠本体を用い、開放された両側壁部に、上面に所定ピッチのワイヤ収容溝を有するワイヤ保持部材を設置した後、両側壁部のワイヤ収容溝にワイヤを引張り状態で掛け渡し、次いで、順次ワイヤ保持部材の上にワイヤ保持部材を積み重ねて両側壁部を形成して金型を構築するとともに両側壁部間にワイヤを張設した後、この金型内に、プラスチックとセラミックからなる複合材料を流し込み、複合材料を硬化させた後、ワイヤ保持部材を取り外して硬化複合材料を得、この硬化複合材料を、ワイヤを横断するようにスライスしてプリント回路用基板材を製造する技術が記載されている（特許文献１参照）。
特開２０００−１１４６８９号公報には、対向する両側部間において所定ピッチでワイヤをほぼ平面状に張設した後、一側部にてワイヤの先端を固定後、上部および下部の所定位置に配置されたマグネットを用いて、ワイヤを上下方向に引きつけることにより、所定ピッチでワイヤが立体的に張設されたワイヤ構造体を得、このワイヤ構造体を金型内に設置した後、金型内に、プラスチックとセラミックからなる複合材料を流し込み、複合材料を硬化させた後、張設したワイヤを横断するようにスライスしてプリント回路用基板材を製造する技術が記載されている（特許文献２参照）。
特開２００１−２３０５４４号公報には、外枠内に、多数の貫通孔を有する可動口金と、可動口金の下側に位置し可動口金の貫通孔の対応位置に貫通孔を有する固定口金とを備えるとともに、可動口金および固定口金の各貫通孔に金属製ワイヤが挿入されている成形型を準備し、樹脂を主成分とする予備成形体を成形型内の可動口金上にセットした後、可動口金を引き下げることにより予備成形体の板厚方向に金属製ワイヤを貫通させ、次いで、予備成形体を硬化させた後、得られた硬化成形体と可動口金の間に沿って金属製ワイヤを切断してプリント回路用基板材を製造する技術が記載されている（特許文献３参照）。
特開２０００−７７８２１号公報 特開２０００−１１４６８９号公報 特開２００１−２３０５４４号公報
本発明者の検討によれば、次のことが分かった。
半導体チップを配線基板にワイヤボンディングしたとき、ボンディングワイヤ同士が接触すると、ショートが発生し、半導体装置の信頼性が低下してしまう。表面に端子がアレイ状に配置された基板を半導体チップ搭載用の基板として用いた場合、端子の配列は半導体チップの電極に応じて設計されたものではなく、また基板上には配線パターンが形成されていないため、基板上の端子と半導体チップの電極との間のワイヤボンディングを行うと、ボンディングワイヤ間が接触しやすく、半導体装置の信頼性が低下する恐れがある。
本発明の目的は、信頼性を向上できる半導体装置およびその製造方法を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
本発明の半導体装置は、主面にアレイ状に配置された複数の端子を有する基板に半導体チップを搭載し、半導体チップから相対的に遠い端子と半導体チップの電極とを接続するボンディングワイヤのループの高さを、半導体チップに相対的に近い端子と半導体チップの電極とを接続するボンディングワイヤのループの高さよりも高くするものである。
また、本発明の半導体装置は、主面にアレイ状に配置された複数の端子を有する基板に第１半導体チップを搭載し、第１半導体チップ上に第２半導体チップを搭載し、第２半導体チップの電極は第１半導体チップから相対的に遠い端子にボンディングワイヤを介して電気的に接続され、第１半導体チップの電極は第１半導体チップに相対的に近い端子にボンディングワイヤを介して電気的に接続されているものである。
また、本発明の半導体装置は、主面にアレイ状に配置された複数の端子を有する基板に複数の半導体チップを搭載し、複数の半導体チップの電極と端子との間をボンディングワイヤを介して電気的に接続し、そのボンディングワイヤに接続された端子間を他のボンディングワイヤを介して電気的に接続したものである。
また、本発明の半導体装置の製造方法は、複数の導体線と導体板とを、導体線の各延在方向が互いに平行になりかつ導体板の主面が導体線の延在方向に平行になるように金型内に配列し、樹脂材料で封止して樹脂封止体を形成し、その樹脂封止体を導体線の延在方向と導体板の主面とに垂直な方向に切断して半導体チップ搭載用の基板を形成するものである。
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
主面にアレイ状に配置された複数の端子を有する基板に半導体チップを搭載し、半導体チップから相対的に遠い端子と半導体チップの電極とを接続するボンディングワイヤのループの高さを、半導体チップに相対的に近い端子と半導体チップの電極とを接続するボンディングワイヤのループの高さよりも高くしたことにより、半導体装置の信頼性を向上できる。
また、主面にアレイ状に配置された複数の端子を有する基板に第１半導体チップを搭載し、第１半導体チップ上に第２半導体チップを搭載し、第２半導体チップの電極を第１半導体チップから相対的に遠い端子にボンディングワイヤを介して電気的に接続し、第１半導体チップの電極は第１半導体チップに相対的に近い端子にボンディングワイヤを介して電気的に接続したことにより、半導体装置の信頼性を向上できる。
また、主面にアレイ状に配置された複数の端子を有する基板に複数の半導体チップを搭載し、複数の半導体チップの電極と端子との間をボンディングワイヤを介して電気的に接続し、そのボンディングワイヤに接続された端子間を他のボンディングワイヤを介して電気的に接続したことにより、所望の回路特性を有する半導体装置を得ることができる。
以下の実施の形態においては便宜上その必要があるときは、複数のセクションに分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。また、以下の実施の形態では、特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。
また、実施の形態で用いる図面においては、断面図であっても図面を見易くするためにハッチングを省略する場合もある。また、平面図であっても図面を見易くするためにハッチングを付す場合もある。
（実施の形態１）
本実施の形態の半導体装置を図面を参照して説明する。
図１は、本発明の一実施の形態である半導体装置の構造を示す上面図（平面図）であり、図２はその底面（裏面）図、図３はその断面図（側面断面図）である。図１のＡ−Ａ線の断面が、図３にほぼ対応する。なお、理解を簡単にするために、図１では封止部材（封止樹脂）については図示を省略している。
図１〜図３に示される本実施の形態の半導体装置１は、基板２と、基板２の主面上に搭載された半導体チップ（半導体素子）３と、半導体チップ３および基板２を電気的に接続するボンディングワイヤ４と、半導体チップ３およびボンディングワイヤ４を覆うように基板２の主面上に形成された封止樹脂（封止部、モールド樹脂、樹脂体）５とを有している。
基板２は、例えばエポキシ樹脂などの樹脂材料（フィラーなどを含むこともできる）からなる絶縁性の基材層（絶縁層、樹脂材料部分）６を備えており、絶縁性の基材層６には複数の貫通孔（スルーホール）７がアレイ状（行列状）に配列するように設けられ、各貫通孔７内は導体（導体層、導体部分）８で満たされて（埋められて）いる。貫通孔７内を満たす導体８の上部には端子（電極）９が設けられ、貫通孔７内を満たす導体８の下部には端子（電極）１０が設けられている。このため、基板２の上面（表面）に複数の端子９がアレイ状（行列状）に配置（形成）され、基板２の下面（裏面）に複数の端子１０がアレイ状（行列状）に配置（形成）される。従って、図１および図２に示されるように、基板２上面（第１主面）では端子９がアレイ状、すなわち行列状に、縦横両方向に配列し、基板２の下面（第２主面）では端子１０がアレイ状、すなわち行列状に、縦横両方向に配列する。貫通孔７は、基板２の主面にほぼ垂直に形成されている。このため、基板２の上面にアレイ状に配置された複数の端子９と、基板２の下面にアレイ状に配置された複数の端子１０とは、平面的に重なるような位置関係にある。
端子９と端子１０とは、基板２の貫通孔７を満たす導体８により電気的に接続されている。導体８は、例えば銅（Ｃｕ）または銅合金などからなる。端子９および端子１０は、例えば、めっき法などを用いて形成された導体膜などからなる。端子９および端子１０は、例えば鉛フリーのめっき膜（鉛を含有しないめっき膜）で形成すればより好ましく、パラジウム（Ｐｄ）めっき膜により形成すれば更に好ましい。鉛フリーのめっき膜を用いることで、鉛による汚染などを防止できる。また、パラジウム（Ｐｄ）めっき膜を用いることで、ワイヤボンディング性を向上することができる。ワイヤボンディングが行われるのは端子９であるので、端子９をパラジウム（Ｐｄ）めっき膜で形成すれば、有効である。他の形態として、端子９，１０を、銀（Ａｇ）膜、あるいはニッケル（Ｎｉ）膜および金（Ａｕ）膜の積層膜などにより形成することもできる。基板２は、半導体パッケージ用の配線基板に対応する機能を有している。
半導体チップ３は、例えば、単結晶シリコンなどからなる半導体基板（半導体ウエハ）に種々の半導体素子または半導体集積回路を形成した後、必要に応じて半導体基板の裏面研削を行ってから、ダイシングなどにより半導体基板を各半導体チップ３に分離したものである。半導体チップ３は、基板２の上面（表面）における複数の端子９を含む領域上に、フェースアップ（face-up）ボンディングされている。このため、半導体チップ３は、その表面（半導体素子形成側の面）が上方を向くように基板２上に搭載され、半導体チップ３の裏面（半導体素子形成側の面とは逆側の面）が基板２に接合材（ダイボンディング材）１１を介して接合（接着）されている。接合材１１は、例えば絶縁ペーストまたは絶縁フィルムなどの絶縁性の接合材を用いることができる。接合材１１として絶縁性の材料を用いれば、半導体チップ３の裏面と基板２の端子９とが電気的に接続されるのを的確に防止することができる。これにより、半導体チップ３の裏面と基板２の裏面で露出する端子１０とが電気的に接続されることを確実に防止できる。
半導体チップ３の表面には、複数の電極（ボンディングパッド、パッド電極）１３が形成されている。電極１３は、半導体チップ３に形成された半導体素子または半導体集積回路に電気的に接続されている。電極１３は、半導体チップ３の表面の周辺領域に配列されている。半導体チップ３の電極１３は、それぞれボンディングワイヤ４を介して基板２の上面の端子９（半導体チップ３に覆われた領域の外の露出された端子９）に電気的に接続されている。ボンディングワイヤ４は、例えば金（Ａｕ）線などの金属細線などからなる。また、他の形態として、金属細線（例えば金線）の表面を例えばエポキシ樹脂などの絶縁材料（絶縁膜）で被覆（コーティング）した被覆線をボンディングワイヤ４として用いることもでき、これによりボンディングワイヤ間のショートを確実に防止することが可能になる。
基板２上に、半導体チップ３およびボンディングワイヤ４を覆うように封止樹脂５が形成されている。封止樹脂５は、例えば熱硬化性樹脂材料などの樹脂材料などからなり、フィラーなどを含むこともできる。例えば、フィラーを含むエポキシ樹脂などを用いて封止樹脂５を形成することができる。封止樹脂５により、半導体チップ３やボンディングワイヤ４が封止され、保護される。
本実施の形態では、図３からも分かるように、半導体チップ３の電極１３と基板２の端子９との間を接続するボンディングワイヤ４のうち、半導体チップ３の各辺に沿って配置された端子９ａにその一端が接続されたボンディングワイヤ４ａよりも、端子９ａよりも遠い位置に配置された端子９ｂにその一端が接続されたボンディングワイヤ４ｂの方が、ワイヤループの頂点の高さ（高さ位置）が高い。すなわち、ボンディングワイヤ４のうち、半導体チップ３の側面から相対的に遠い位置に配置された端子９ｂに接続されたボンディングワイヤ４ｂのループの頂点の高さ（高さ位置）ｈ2を、半導体チップ３の側面に相対的に近い位置に配置された端子９ａに接続されたボンディングワイヤ４ａのループの頂点の高さ（高さ位置）ｈ1よりも高くする（ｈ2＞ｈ1）。なお、本実施の形態では、ボンディングワイヤ４のループの頂点の高さ（高さ位置）は、基板２の上面（表面、主面）からボンディングワイヤ４の頂点（ループの頂点、最上部）までの、基板２の上面に垂直な方向の高さ（高さ位置）に対応する。
もし、本実施の形態とは異なり、半導体チップ３の側面から相対的に遠い位置にある端子９ｂに接続するボンディングワイヤ４ｂのループの頂点の高さｈ2を半導体チップ３の側面から相対的に近い位置にある端子９ａに接続するボンディングワイヤ４ａのループの頂点の高さｈ1よりも低くした場合、ボンディングワイヤ４ａとボンディングワイヤ４ｂとが接触してショートする恐れがあり、半導体装置の信頼性を低下させる可能性がある。本実施の形態では、ボンディングワイヤ４ａのループの頂点の高さｈ1とボンディングワイヤ４ｂのループの頂点の高さｈ2とを異なるものとし、半導体チップ３の側面から相対的に遠い位置にある端子９ｂに接続するボンディングワイヤ４ｂのループの頂点の高さｈ2を、半導体チップ３の側面から相対的に近い位置にある端子９ａに接続するボンディングワイヤ４ａのループの頂点の高さｈ1よりも相対的に高くしている（ｈ2＞ｈ1）ので、ボンディングワイヤ４ａとボンディングワイヤ４ｂとが接触してショート（短絡）するのを的確に抑制または防止できる。このため、半導体装置１の信頼性を向上できる。また、半導体チップ３の電極１３の数が多くなり、ボンディングワイヤ４の数が多くなっても、ボンディングワイヤ４同士が接触（ショート）するのを防止することができる。半導体チップ３の電極１３のピッチ（間隔）を小さくすることもできる。半導体装置の多端子化にも対応できる。
また、本実施の形態では、半導体チップ３の表面に形成された電極１３を千鳥配列としている。すなわち、半導体チップ３の表面の側辺に沿って相対的に近い位置に配置（配列）された複数の電極１３ａと、その電極１３ａ間に配置され、電極１３ａよりも半導体チップ３の表面のより内側に配置された複数の電極１３ｂとにより、電極１３を構成している。そして、半導体チップ３の表面の側辺に相対的に近い位置にある電極１３ａを、ループの頂点の高さが相対的に低いボンディングワイヤ４ａを介して、半導体チップ３の側面（側辺）に相対的に近い位置に配置された端子９ａに電気的に接続し、電極１３ａよりも半導体チップ３の表面の側辺から相対的に遠い位置にある電極１３ｂを、ループの頂点の高さが相対的に高いボンディングワイヤ４ｂを介して、半導体チップ３の側面（側辺）から相対的に遠い位置に配置された端子９ｂに電気的に接続している。このため、ボンディングワイヤ４ａ，４ｂ間のショートをより的確に防止することが可能となる。また、電極１３を千鳥配列とすることで、電極１３ａ間のピッチ（間隔）および電極１３ｂ間のピッチ（間隔）を相対的に広くすることが可能となるので、電極１３へのボンディングワイヤ４のボンディングも容易となる。他の形態として、電極１３を千鳥配列とせずに、半導体チップ３の側辺に沿って単列で配列させることも可能である。
ボンディングワイヤ４（すなわちボンディングワイヤ４ａ，４ｂ）が接続された端子９、すなわち端子９ａ，９ｂは、貫通孔７を満たす導体８を介して基板２の裏面側の端子１０のうちの端子１０ａ，１０ｂに電気的に接続されており、この端子１０ａ，１０ｂが半導体装置１の外部端子（外部入出力端子）として機能することができる。なお、本実施の形態では、ボンディングワイヤ４のループの頂点の高さ（高さｈ1，ｈ2）は２種類（２段）であるが、これに限定されるものではなく、ボンディングワイヤ４のループの頂点の高さを３種類（３段）以上異なるものとすることもできる。
また、本実施の形態では、上記のように基板２の上面（表面）に端子９がアレイ状に形成されており、基板２における半導体チップ３搭載領域の周囲近傍領域にも端子９が存在している。このため、半導体チップ３の電極１３と端子９（９ａ，９ｂ）との間の距離が比較的近く、半導体チップ３の電極１３と端子９とを接続するボンディングワイヤ４の長さを比較的短くすることができる。従って、ボンディングワイヤ４の抵抗（電気抵抗）を低減することが可能である。
また、本実施の形態では、半導体チップ３の電極１３は、ボンディングワイヤ４、端子９、および貫通孔７内の導体８を介して、基板２の下面（裏面）の端子１０に電気的に接続されている。基板２の上面には、端子９が存在するが、引き回しの配線パターンが存在しない。このため、半導体チップ３の電極１３と基板２下面（裏面）の外部端子としての端子１０までの抵抗（電気抵抗）を低減することが可能である。
また、基板２においては、絶縁性の基材層６に設けられた貫通孔７を満たす導体８の上部および下部に端子９，１０を形成している。このため、端子９，１０の面積を比較的小さくすることができ、また、端子９間のピッチＰ1（および端子１０間のピッチ）を比較的小さくすることができる。ピッチＰ1を、例えば０．５ｍｍ〜１．５ｍｍ程度とすることもできる。また、端子９間の間隔またはピッチＰ1を小さくすると、端子９に接続するボンディングワイヤ間にショートが発生しやすくなるが、本実施の形態では、上記のようにボンディングワイヤ４ａとボンディングワイヤ４ｂとでワイヤのループの頂点の高さを変えることによりボンディングワイヤ４間の接触を抑制または防止できるので、端子９間の間隔またはピッチＰ1の低減が可能である。このため、半導体装置１における基板２の主面の面積を低減することが可能であり、半導体装置１を小型化することができる。また、半導体装置１の多端子化も可能になる。
また、基板２の上面には端子９がアレイ状に配列しているので、基板２に搭載する半導体チップ３の寸法などを変更した場合でも、変更後の半導体チップ搭載領域の周囲近傍領域にも端子９が存在することになる。このため、変更後の半導体チップ３の電極１３をボンディングワイヤ４を介してその半導体チップ３の各辺に沿って配置された端子９に電気的に接続することが可能である。搭載する半導体チップ３の種類や寸法などに応じて基板２（の設計）を変更しなくとも、１種類の（共通の）基板２で対応することが可能である。例えば、半導体チップ３の平面寸法が相対的に小さい場合は、基板２の上面の相対的に内部側に配置された端子９に半導体チップ３の電極１３をボンディングワイヤ４を介して接続し、半導体チップ３の平面寸法が相対的に大きい場合は、基板２の上面の相対的に外部側（周辺部側）に配置された端子９に半導体チップ３の電極１３をボンディングワイヤ４を介して接続すればよい。このため、１種類の（共通の）基板２を用いて、種々の半導体装置を製造することが可能になる。従って、半導体装置の製造コストを低減できる。
次に、本実施の形態の半導体装置の製造工程について説明する。
まず、基板２を準備する。基板２は、種々の手法で製造することができるが、例えば次のような手法で製造することができる。
図４および図５は、本実施の形態の半導体装置で用いられる基板２の製造工程を示す説明図である。図４は断面図（側面断面図）であり、図５は上面図に対応する。図５のＢ−Ｂ線の断面が図４に対応する。なお、図５では、理解を簡単にするために、上方側の整列用治具２３は、図示を省略している。
図４および図５に示されるように、上面にアレイ状（行列状）に配列した複数の窪み（孔）２１ａが設けられた整列用治具２１を準備し、その整列用治具２１の各窪み２１ａに銅（Ｃｕ）線などからなるワイヤ（導体線）２２の一方の端部を差し込む。ワイヤ２２の直径は、必要に応じて選択できるが、例えば０．３〜０．８ｍｍ程度の直径を有する導体線（銅線）をワイヤ２２として用いることができる。それから、下面にアレイ状（行列状）に配列した複数の窪み（孔）２３ａが設けられた整列用治具２３の各窪み２３ａにワイヤ２２の他方の端部を差し込む。
下方側の整列用治具２１の上面の窪み２１ａの配置と上方側の整列用治具２３の下面の窪み２３ａの配置とは平面的に重なるような位置関係にあり、各ワイヤ２２の両端が整列用治具２１の窪み２１ａと整列用治具２２の窪み２３ａに挿入されることによって、複数のワイヤ２２が位置決めされ固定される。各ワイヤ２２の両端を整列用治具２１，２３の窪み２１ａ，２３ａ内で接着して固定することもできる。
図６〜図１０は、図４に続く基板２の製造工程中の断面図である。
図６に示されるように、整列用治具２１，２３およびその間に配列し固定されたワイヤ２２を、モールド用の下金型２４および上金型２５のキャビティ２６内に挟む。キャビティ２６は、整列用治具２１，２３およびその間に配列し固定されたワイヤ２２を収容可能な形状を有している。キャビティ２６内でワイヤ２２にテンション（引張り張力）をかけることもできる。このように、複数のワイヤ２２の各延在方向が互いに平行になるように、下金型２４および上金型２５のキャビティ２６内に複数のワイヤ２２が所定のピッチで配列（配置）される。
次に、図７に示されるように、下金型２４および上金型２５により形成されるキャビティ２６内に、ゲート（注入口）２７を介して、樹脂材料２８を注入する。注入する樹脂材料２８は、例えばエポキシ樹脂などの熱硬化性樹脂材料（フィラーなどを含むこともできる）などからなり、この樹脂材料２８により基板２の絶縁性の基材層６が形成される。その後、溶融樹脂の状態でキャビティ２６内に注入した樹脂材料２８を加熱などにより硬化する。これにより、樹脂封止体２９が形成される。樹脂封止体２９は、アレイ状に配列した複数のワイヤ２２が内部に埋め込まれた構造を有している。
次に、図８に示されるように、下金型２４および上金型２５から離型して、樹脂封止体２９を取り出す。それから、図９に示されるように、樹脂封止体２９を薄く切断（スライス）する。この際、樹脂封止体２９内に埋め込まれたワイヤ２２の延在方向に対して略垂直な方向に樹脂封止体２９をスライスする。各切断片（スライスされた基板）３０が基板２に対応する。各切断片３０のワイヤ２２の部分が、基板２の導体８に対応する。それから、各切断片３０からなる基板２にめっき処理などを行って、図１０に示されるように、導体８（ワイヤ２２の部分）の露出面上にめっき層などからなる端子（電極）９および端子（電極）１０を形成する。この際、めっき層として、例えばパラジウム（Ｐｄ）膜または銀（Ａｇ）膜、あるいはニッケル（Ｎｉ）膜および金（Ａｕ）膜の積層膜などを形成することができる。このようにして、基板２を製造することができる。このような手法を用いれば、半導体チップ搭載用の配線基板としての機能を有する基板２を低い製造コストで得ることができる。
図１１〜図１４は、本実施の形態の半導体装置の製造工程中の断面図（要部断面図）である。
上記のようにして準備（製造）された図１１に示されるような基板２の表面（上面）上に、図１２に示されるように、絶縁ペーストまたは絶縁フィルムなどの絶縁性の接合材（接着剤）１１を介して半導体チップ３を搭載する。この際、半導体チップ３の裏面側が基板２側となるように、フェースアップボンディングを行う。絶縁性の接合材１１を用いることで、半導体チップ３の裏面と、基板２の端子９とが電気的に接続されるのを的確に防止することができる。
次に、図１３に示されるように、ワイヤボンディング工程を行って、半導体チップ３と基板２とを電気的に接続する。すなわち、半導体チップ３の表面の電極１３と基板２の表面（半導体チップ３搭載側の主面）の端子９とをボンディングワイヤ４を介して電気的に接続する。この際、半導体チップ３の表面の電極１３ａと半導体チップ３の側面に相対的に近い端子９ａとをループの頂点の高さが相対的に低いボンディングワイヤ４ａで接続し、半導体チップ３の表面の電極１３ｂと半導体チップ３の側面から相対的に遠い端子９ｂとをループの頂点の高さが相対的に高いボンディングワイヤ４ｂで接続する。
次に、図１４に示されるように、モールド工程（例えばトランスファモールド工程）を行って、基板２上に半導体チップ３とボンディングワイヤ４とを覆うように封止樹脂５を形成する。封止樹脂５の形成には、例えば熱硬化性樹脂材料などの樹脂材料を用いることができ、例えば、フィラーなどを含むエポキシ樹脂などを用いて封止樹脂５を形成することができる。
その後、必要に応じて基板２（または基板２および封止樹脂５）を所定の位置で切断して個片に切り離し、図１４の半導体装置１が得られる（製造される）。製造された半導体装置１は、図示しない基板（外部基板、マザーボード）などに搭載（実装）することができる。また、半導体装置１の底面の端子１０（すなわち基板２の裏面の端子１０）上に、例えばめっき法、スクリーン印刷法また半田ボール付けなどによって半田バンプ電極を形成し、その半田バンプ電極を介して図示しない基板（外部基板、マザーボード）などに搭載することもできる。
（実施の形態２）
図１５は、本発明の他の実施の形態である半導体装置の構造を示す断面図（側面断面図）であり、図１６はその上面図（平面図）である。図１６のＣ−Ｃ線の断面が、図１５にほぼ対応する。なお、理解を簡単にするために、図１６では封止部材（封止樹脂）については図示を省略している。
上記実施の形態１では、一つの半導体チップ３が基板２上に搭載されていたが、本実施の形態の半導体装置１ａでは、複数の半導体チップ（ここでは半導体チップ３ａ，３ｂ）が基板２上に搭載されている。本実施の形態の半導体装置１ａは、例えば、半導体チップ３ａと、半導体チップ３ａよりも小さな外形寸法（平面寸法）を有する半導体チップ３ｂとが基板２上に積層された２段積層型の半導体装置である。基板２の構造は上記実施の形態１と同様であるので、ここではその説明は省略する。
半導体チップ３ａ，３ｂは、上記実施の形態１の半導体チップ３と同様に、例えば、単結晶シリコンなどからなる半導体基板（半導体ウエハ）に種々の半導体素子または半導体集積回路を形成した後、必要に応じて半導体基板の裏面研削を行ってから、ダイシングなどにより半導体基板を各半導体チップに分離したものであり、半導体チップ３ａ，３ｂには、必要に応じて種々の半導体素子が形成された半導体チップを用いることができる。例えば、本実施の形態では、下段の半導体チップ３ａとして、マイコン用チップ、すなわちプログラムによって動作する回路ブロックを有する半導体チップを用い、上段の半導体チップ３ｂとして、ＥＥＰＲＯＭ（Electrically Erasable Programmable Read-Only Memory）用チップ、すなわちマイコン用チップ（半導体チップ３ａ）からの出力信号によりデータの格納、読み出しが制御されるメモリチップ（半導体チップ３ｂ）を用いている。
半導体チップ３ａは、基板２上に絶縁ペーストまたは絶縁フィルムなどの絶縁性の接合材１１を介して接着され、半導体チップ３ｂが、半導体チップ３ａ上に絶縁ペーストまたは絶縁フィルムなどの絶縁性の接合材１１ａを介して接着されている。半導体チップ３ａの裏面（半導体素子形成側の面とは逆側の面）側が基板２に接着され、半導体チップ３ｂの裏面側が半導体チップ３ａの表面（半導体素子形成側の面）に接着されている。従って、半導体チップ３ａおよび半導体チップ３ｂは、フェースアップボンディングされている。
半導体チップ３ａの表面には、複数の電極（ボンディングパッド）５３ａが形成され、半導体チップ３ｂの表面には、複数の電極（ボンディングパッド）５３ｂが形成されている。電極５３ａは、半導体チップ３ａに形成された半導体素子または半導体集積回路に電気的に接続され、電極５３ｂは、半導体チップ３ｂに形成された半導体素子または半導体集積回路に電気的に接続されている。
電極５３ａ，５３ｂは、ボンディングワイヤ５４を介して基板２の上面の端子９に電気的に接続されている。ボンディングワイヤ５４は、例えば金（Ａｕ）線などの金属細線または金属細線に絶縁膜を被覆した被覆線などからなる。
基板２上に、半導体チップ３ａ，３ｂおよびボンディングワイヤ５４を覆うように封止樹脂５が形成されている。封止樹脂５は、例えば熱硬化性樹脂材料などの樹脂材料などからなり、フィラーなどを含むこともできる。例えば、フィラーを含むエポキシ樹脂などを用いて封止樹脂５を形成することができる。封止樹脂５により、半導体チップ３ａ，３ｂやボンディングワイヤ５４が封止され、保護される。
本実施の形態では、下側の半導体チップ３ａの電極５３ａは、端子９のうち半導体チップ３ａの側面に相対的に近い端子９ａにボンディングワイヤ５４ａを介して電気的に接続され、上側の半導体チップ３ｂの電極５３ｂは、端子９のうち半導体チップ３ａの側面から相対的に遠い端子９ｂにボンディングワイヤ５４ｂを介して電気的に接続されている。すなわち、半導体チップ３ａ，３ｂの電極５３ａ，５３ｂと基板２の端子９とを接続するボンディングワイヤ５４のうち、下側の半導体チップ３ａの電極５３ａに接続するボンディングワイヤ５４ａは半導体チップ３ａの各辺に沿って配置された端子９ａに接続され、上側の半導体チップ３ｂの電極５３ｂに接続するボンディングワイヤ５４ｂは端子９ａよりも遠い位置に配置された端子９ｂに接続されている。そして、ボンディングワイヤ５４のうち、上側の半導体チップ３ｂの電極５３ｂと端子９ｂとを接続するボンディングワイヤ５４ｂのループの頂点の高さ（高さ位置）ｈ4は、下側の半導体チップ３ａの電極５３ａと端子９ａとを接続するボンディングワイヤ５４ａのループの頂点の高さ（高さ位置）ｈ3よりも高い（ｈ4＞ｈ3）。なお、本実施の形態では、ボンディングワイヤ５４のループの頂点の高さ（高さ位置）は、基板２の上面（表面、主面）からボンディングワイヤ５４の頂点（ループの頂点、最上部）までの、基板２の上面に垂直な方向の高さ（高さ位置）に対応する。
本実施の形態でも、上記実施の形態１とほぼ同様の効果を得ることができる。例えば、ボンディングワイヤ５４ａのループの頂点の高さｈ3とボンディングワイヤ５４ｂのループの頂点の高さｈ4とを異なるものとし、上側の半導体チップ３ｂの電極５３ｂを半導体チップ３ａの側面から相対的に遠い位置の端子９ｂに、ワイヤループの頂点が相対的に高いボンディングワイヤ５４ｂにより接続し、下側の半導体チップ３ａの電極５３ａを半導体チップ３ａの側面から相対的に近い位置の端子９ａに、ワイヤループの頂点が相対的に低いボンディングワイヤ５４ａにより接続することで、ボンディングワイヤ５４ａとボンディングワイヤ５４ｂとが接触してショート（短絡）するのを的確に抑制または防止できる。このため、半導体チップ３ａ，３ｂの電極５３ａ，５３ｂの数が多くなり、ボンディングワイヤ５４の数が多くなっても、ボンディングワイヤ５４同士が接触（ショート）するのを防止することができる。半導体チップ３ａ，３ｂの電極５３ａ，５３ｂのピッチ（間隔）を小さくすることもできる。半導体装置の多端子化にも対応できる。
また、上記実施の形態１と同様に、搭載する半導体チップ３ａ，３ｂの種類や寸法などに応じて基板２（の設計）を変更しなくとも、１種類の（共通の）基板２で対応することが可能である。このため、１種類の（共通の）基板２を用いて、種々の半導体装置を製造することができる。従って、半導体装置の製造コストを低減できる。
（実施の形態３）
図１７は、本発明の他の実施の形態である半導体装置の構造を示す断面図（側面断面図）であり、図１８はその上面図（平面図）である。図１８のＤ−Ｄ線の断面が、図１８にほぼ対応する。なお、理解を簡単にするために、図１８では封止部材（封止樹脂）については図示を省略している。
本実施の形態の半導体装置１ｂでは、上記実施の形態２と同様に、複数の半導体チップ（ここでは半導体チップ３ｃ，３ｄ）が基板２上に搭載されている。本実施の形態では、上記実施の形態２とは異なり、基板２上に搭載された下層側の半導体チップ３ｃの表面上に、上層側の半導体チップ３ｄがフリップチップ接続されている。基板２の構造は上記実施の形態１と同様であるので、ここではその説明は省略する。
半導体チップ３ｃ，３ｄは、上記実施の形態１の半導体チップ３と同様に、例えば、単結晶シリコンなどからなる半導体基板（半導体ウエハ）に種々の半導体素子または半導体集積回路を形成した後、必要に応じて半導体基板の裏面研削を行ってから、ダイシングなどにより半導体基板を各半導体チップに分離したものであり、半導体チップ３ｃ，３ｄには、必要に応じて種々の半導体素子が形成された半導体チップを用いることができる。例えば、本実施の形態では、下段の半導体チップ３ｃとして、マイコン用チップ、すなわちプログラムによって動作する回路ブロックを有する半導体チップを用い、上段の半導体チップ３ｄとして、ＥＥＰＲＯＭ（Electrically Erasable Programmable Read-Only Memory）用チップ、すなわちマイコン用チップ（半導体チップ３ｃ）からの出力信号によりデータの格納、読み出しが制御されるメモリチップ（半導体チップ３ｄ）を用いている。
下側の半導体チップ３ｃの表面（半導体素子形成側の面）には、複数の電極（ボンディングパッド）６３が形成され、上側の半導体チップ３ｄの表面（半導体素子形成側の面）には、半田ボールまたはバンプ電極６４が形成されている。電極６３は、半導体チップ３ｃに形成された半導体素子または半導体集積回路に電気的に接続され、バンプ電極６４は、半導体チップ３ｄに形成された半導体素子または半導体集積回路に電気的に接続されている。
下側の半導体チップ３ｃは、基板２上に絶縁ペーストまたは絶縁フィルムなどの絶縁性の接合材１１を介して接着されている。半導体チップ３ｃの裏面側が基板２に接着されており、半導体チップ３ｃはフェースアップでボンディングされている。上側の半導体チップ３ｄは、下側の半導体チップ３ｃ上にフリップチップ接続されている。半導体チップ３ｄは、半導体チップ３ｄの表面側（半導体素子形成側の面）が半導体チップ３ｃ側となるように搭載されており、半導体チップ３ｄはフェースダウンでボンディングされている。従って、上側の半導体チップ３ｄのバンプ電極６４が、下側の半導体チップ３ｃの表面のパッド電極（図示せず）に接続されている。このバンプ電極６４が接続された半導体チップ３ｃのパッド電極は、半導体チップ３の内部配線層（図示せず）を介して、半導体チップ３に形成された半導体素子または電極６３に電気的に接続されている。
半導体チップ３ｃの電極６３は、ボンディングワイヤ６５を介して基板２の上面の端子９に電気的に接続されている。ボンディングワイヤ６５は、例えば金（Ａｕ）線などの金属細線または金属細線に絶縁膜を被覆した被覆線などからなる。
基板２上に、半導体チップ３ｃ，３ｄおよびボンディングワイヤ６５を覆うように封止樹脂５が形成されている。封止樹脂５は、例えば熱硬化性樹脂材料などの樹脂材料などからなり、フィラーなどを含むこともできる。例えば、フィラーを含むエポキシ樹脂などを用いて封止樹脂５を形成することができる。封止樹脂５により、半導体チップ３ｃ，３ｄやボンディングワイヤ６５が封止され、保護される。
本実施の形態においても、上記実施の形態１のボンディングワイヤ４と同様に、半導体チップ３ｃの電極６３と基板２の端子９とを接続するボンディングワイヤ６５のうち、半導体チップ３ｃの各辺に沿って配置された端子９ａに接続されたボンディングワイヤ６５ａよりも、端子９ａよりも遠い位置に配置された端子９ｂに接続されたボンディングワイヤ６５ｂの方が、ワイヤループの頂点の高さ（高さ位置）が高い。すなわち、ボンディングワイヤ６５のうち、半導体チップ３ｃの側面から相対的に遠い位置に配置された端子９ｂに接続されたボンディングワイヤ６５ｂのループの頂点の高さ（高さ位置）ｈ6を、半導体チップ３ｃの側面に相対的に近い位置に配置された端子９ａに接続されたボンディングワイヤ６５ａのループの頂点の高さ（高さ位置）ｈ5よりも高くする（ｈ6＞ｈ5）。なお、本実施の形態では、ボンディングワイヤ６５のループの頂点の高さ（高さ位置）は、基板２の上面（表面、主面）からボンディングワイヤ６５の頂点（ループの頂点、最上部）までの、基板２の上面に垂直な方向の高さ（高さ位置）に対応する。
本実施の形態でも、上記実施の形態１とほぼ同様の効果を得ることができる。例えば、ボンディングワイヤ６５ａのループの頂点の高さｈ5とボンディングワイヤ６５ｂのループの頂点の高さｈ6とを異なるものとし、半導体チップ３ｃの側面から相対的に遠い位置にある端子９ｂに接続するボンディングワイヤ６５ｂのループの頂点の高さｈ6を相対的に高くすることで、ボンディングワイヤ６５ａとボンディングワイヤ６５ｂとが接触してショート（短絡）するのを的確に抑制または防止できる。このため、半導体チップ３ｃの電極６３の数が多くなり、ボンディングワイヤ６５の数が多くなっても、ボンディングワイヤ６５同士が接触（ショート）するのを防止することができる。半導体チップ３ｃの電極６３のピッチ（間隔）を小さくすることもできる。半導体装置の多端子化にも対応できる。
また、本実施の形態においても、上記実施の形態１と同様に、半導体チップ３ｃの表面に形成された電極６３を千鳥配列としている。すなわち、半導体チップ３ｃの表面の側辺に対して相対的に近い位置に配置（配列）された複数の電極６３ａと、その電極６３ａ間に配置され、電極６３ａよりも半導体チップ３ｃの表面の内側に配置された電極６３ｂとにより、電極６３を構成している。そして、半導体チップ３ｃの表面の側辺に相対的に近い位置にある電極６３ａを、ループの頂点の高さが相対的に低いボンディングワイヤ６５ａを介して、半導体チップ３ｃの側面に相対的に近い位置に配置された端子９ａに電気的に接続し、電極１３ａよりも半導体チップ３ｃの表面の側辺から相対的に遠い位置にある電極６３ｂを、ループの頂点の高さが相対的に高いボンディングワイヤ６５ｂを介して、半導体チップ３ｃの側面に相対的に近い位置に配置された端子９ｂに電気的に接続している。このため、ボンディングワイヤ６５ａ，６５ｂ間のショートをより的確に防止することが可能となる。また、電極６３を千鳥配列とすることで、電極６３ａ間のピッチ（間隔）および電極６３ｂ間のピッチ（間隔）を相対的に広くすることが可能となるので、電極６３へのボンディングワイヤ６５のボンディングも容易となる。他の形態として、電極６３を千鳥配列とせずに、半導体チップ３ｃの側辺に沿って単列で配列させることも可能である。
また、本実施の形態では、半導体チップ３ｄの最上部（ここでは裏面）の高さ（高さ位置）ｈ7は、ボンディングワイヤ６５のうち最もループ頂点の高さが高いボンディングワイヤ６５ｂのループの頂点の高さ（高さ位置）ｈ6よりも低い（ｈ7＜ｈ6）ことがより好ましい。これにより、封止樹脂５の厚みを薄くすることが可能となり、半導体装置１ｂの薄型化が可能になる。
また、上記実施の形態１と同様に、搭載する半導体チップ３ｃ，３ｄの種類や寸法などに応じて基板２（の設計）を変更しなくとも、１種類の（共通の）基板２で対応することが可能である。このため、１種類の（共通の）基板２を用いて、種々の半導体装置を製造することができる。従って、半導体装置の製造コストを低減できる。
（実施の形態４）
図１９は、本発明の他の実施の形態である半導体装置１ｃの構造を示す断面図（側面断面図）である。図１９は、上記実施の形態１における図３に対応する。
本実施の形態では、基板２の貫通孔７内を満たす導体８の上部および下部に形成した端子（電極）９をパラジウム（Ｐｄ）めっき層により構成し、基板２の貫通孔７内を満たす導体８の下部に、半田ボール７１からなる端子（外部接続端子）を形成している。図１９に示されるように、端子９と同様の材料膜、例えばパラジウム（Ｐｄ）めっき層７２を形成し、このパラジウムめっき層７２上に半田ボール７１を取り付けることができる。他の形態として、パラジウムめっき層７２を省略し、導体８の下部に直接半田ボール７１を取り付けることもできる。他の構成は上記実施の形態１と同様であるので、ここではその説明は省略する。
本実施の形態でも、上記実施の形態１とほぼ同様の効果を得ることができる。更に本実施の形態では、半導体装置１ｃの裏面に外部接続端子として半田ボール７１を形成しているので、半導体装置１ｃを図示しない外部基板（マザーボード）に実装する際に基板２が反っていたとしても、半導体装置１ｃを確実に外部基板に実装することが可能になる。
（実施の形態５）
図２０は、本発明の他の実施の形態である半導体装置の要部断面図（部分拡大断面図）である。
上記実施の形態１では、基板２の絶縁性の基材層６と貫通孔７を満たす導体８とは直接接触している。本実施の形態では、絶縁性の基材層６と導体８との間に、材料膜８ａを設けている。
半導体装置（例えば半導体装置１）は外部基板（マザーボード）に実装して使用されるので、基板２の熱膨張率を外部基板の熱膨張率に合わせるために、基板２の基材層６を構成する材料には、フィラーなどを含有させる場合がある。また、上記実施の形態１で説明したように、基板２を製造する際に樹脂封止体２９を金型（下金型２１および上金型２３）から離型するために樹脂材料２８（すなわち絶縁性の基材層６）に離型材を含有させる場合がある。このように、基板２の基材層６がフィラーや離型材を含有していると、基材層６と導体８の密着性が低下する恐れがある。
本実施の形態では、基板２の基材層６と導体８との間に、材料膜８ａを形成する。材料膜８ａとして、導体８に対する密着性（接着性）が高い（優れた）材料を用いる。このため、本実施の形態では、材料膜８ａの導体８に対する密着性は、基材層６の導体８に対する密着性よりも高い。すなわち、材料膜８ａと導体８との間の密着性は、材料膜８ａを省略し基材層６と導体８とを直接接触させた場合の基材層６と導体８との間の密着性よりも高い。これは、材料膜８ａとして、例えばフィラーや離型材を含有しない樹脂材料などを用いることで実現できる。また、材料膜８ａに樹脂材料を用いることで、基材層６と材料膜８ａとの間の密着性を高めることもできる。また、上記実施の形態１におけるワイヤ２２として、例えば銅線などの導体線をその導体線を構成する導体材料に対する密着性に優れた被覆材（例えば樹脂材料）で被覆した線材などを用いることで、その被覆材からなる材料膜８ａを基板２の導体８の側面に形成することができる。他の構成は上記実施の形態１とほぼ同様であるので、ここではその説明は省略する。
本実施の形態では、導体８との密着性に優れた材料膜８ａを基板２の基材層６と導体８との間に設けることで、導体８と材料膜８ａとの間の密着性（および基材層６と材料膜８ａとの間の密着性）をより向上することができ、半導体装置の信頼性をより向上することが可能になる。また、基板２の基材層６におけるフィラーや離型材などの含有量の許容値を増大することができる。これにより、半導体装置の製造がより容易になる。
（実施の形態６）
図２１は、本発明の他の実施の形態である半導体装置の構造を示す断面図（側面断面図）であり、図２２はその上面図（平面図）、図２３はその底面（裏面）図である。図２２のＥ−Ｅ線の断面が、図２１にほぼ対応する。なお、理解を簡単にするために、図２２では封止部材（封止樹脂）については図示を省略している。
上記実施の形態１では、基板２の半導体チップ３搭載領域（半導体チップ３の下方領域）においても、端子９、貫通孔７、導体８および端子１０が形成されている。本実施の形態では、基板の半導体チップ搭載領域においては、端子などの形成を省略する。
図２１〜図２３に示されるように、本実施の形態の半導体装置１ｄは、上記実施の形態１と同様に、基板２ａと、基板２ａの主面上に（接合材１１ｂを介して）搭載された半導体チップ３と、半導体チップ３および基板２ａを電気的に接続するボンディングワイヤ４と、半導体チップ３およびボンディングワイヤ４を覆うように基板２ａの主面上に形成された封止樹脂５とを有している。ボンディングワイヤ４は、半導体チップ３の表面の電極１３と、基板２ａの表面の端子９とを電気的に接続している。
本実施の形態では、上記実施の形態１とは異なり、基板２ａにおいて、半導体チップ３搭載領域（半導体チップ３の下方領域）に貫通孔７、導体８および端子９，１０を形成せず、その周囲の領域（半導体チップ３の下方領域以外の基板２ａの領域）に貫通孔７、導体８および端子９，１０を形成している。半導体チップ３の下方に端子９などが形成されていないので、半導体チップ３を基板２ａに接着する接合材１１ｂに、絶縁性の接合材だけでなく、例えば銀ペーストなどの導電性の接合材を用いることもできる。接合材１１ｂとして導電性の接合材を用いたとしても、半導体チップ３の裏面が半導体装置１ｄの裏面に露出する端子１０に電気的に接続することがなくなる。他の構成は上記実施の形態１と同様であるので、ここではその説明は省略する。
本実施の形態でも、上記実施の形態１とほぼ同様の効果を得ることができる。更に本実施の形態では、基板２ａの半導体チップ３搭載領域（半導体チップ３の下方領域）に貫通孔７、導体８および端子９，１０を形成していないので、半導体チップ３のダイボンディング用の接合材１１ｂに、絶縁性の接合材だけでなく、銀ペーストなどの導電性の接合材を用いることが可能となる。
（実施の形態７）
図２４は、本発明の他の実施の形態である半導体装置の構造を示す上面図（平面図）であり、図２５はその断面図（側面断面図）である。図２４のＦ−Ｆ線の断面が、図２５にほぼ対応する。なお、理解を簡単にするために、図２４では封止部材（封止樹脂）については図示を省略している。
上記実施の形態１では、一つの半導体チップ３が基板２上に搭載されていた。本実施の形態の半導体装置１ｅでは、複数の半導体チップ（ここでは半導体チップ３ｅ，３ｆ，３ｇ）が基板２上に搭載されている。従って、半実施の形態の半導体装置１ｅは、マルチチップ構造を有している。基板２の構造は上記実施の形態１と同様であるので、ここではその説明は省略する。
半導体チップ３ｅ，３ｆ，３ｇは、上記実施の形態１の半導体チップ３と同様に、例えば、単結晶シリコンなどからなる半導体基板（半導体ウエハ）に種々の半導体素子または半導体集積回路を形成した後、必要に応じて半導体基板の裏面研削を行ってから、ダイシングなどにより半導体基板を各半導体チップに分離したものである。
半導体チップ３ｅ，３ｆ，３ｇは、基板２上に絶縁ペーストまたは絶縁フィルムなどの絶縁性の接合材１１を介して接着されている。半導体チップ３ｅ，３ｆ，３ｇは、フェースアップボンディングされており、半導体チップ３ｅ，３ｆ，３ｇの裏面側が基板２に接着されている。なお、本実施の形態では、３つの半導体チップ３ｅ，３ｆ，３ｇが基板２上に搭載されているが、これに限定されるものではなく、２つ以上の任意の数の半導体チップを基板２上に搭載することができる。
半導体チップ３ｅの表面には、複数の電極（ボンディングパッド）８３ａが形成され、半導体チップ３ｆの表面には、複数の電極（ボンディングパッド）８３ｂが形成され、半導体チップ３ｇの表面には、複数の電極（ボンディングパッド）８３ｃが形成されている。電極８３ａ，８３ｂ，８３ｃは、それぞれ半導体チップ３ｅ，３ｆ，３ｇに形成された半導体素子または半導体集積回路に電気的に接続されている。
半導体チップ３ｅ，３ｆ，３ｇの電極８３ａ，８３ｂ，８３ｅは、ボンディングワイヤ８４を介して基板２の上面の端子９に電気的に接続されている。ボンディングワイヤ８４は、例えば金（Ａｕ）線などの金属細線または金属細線に絶縁膜を被覆した被覆線などからなる。
本実施の形態では、更に、ボンディングワイヤ８４に接続され、ボンディングワイヤ８４を介して半導体チップ３ｅ，３ｆ，３ｇの電極８３ａ，８３ｂ，８３ｅに電気的に接続された端子９（すなわち端子９ｃ）間が、必要に応じてボンディングワイヤ８５によって電気的に接続されている。ボンディングワイヤ８５も、ボンディングワイヤ８４と同様に、例えば金（Ａｕ）線などの金属細線または金属細線に絶縁膜を被覆した被覆線などにより形成することができる。ボンディングワイヤ８５は、配線基板の配線パターンに対応する機能を有することができる。
基板２上に、半導体チップ３ｅ，３ｆ，３ｇおよびボンディングワイヤ８４，８５を覆うように封止樹脂５が形成されており、この封止樹脂５により、半導体チップ３ｅ，３ｆ，３ｇやボンディングワイヤ８４，８５が封止され、保護される。
本実施の形態では、基板２上に複数の半導体チップ３ｅ，３ｆ，３ｇを搭載し、各半導体チップ３ｅ，３ｆ，３ｇの電極８３ａ，８３ｂ，８３ｅにボンディングワイヤ８４を介して電気的に接続された端子９間を、他のボンディングワイヤ８５によって電気的に接続している。これにより、複数の半導体チップ（の電極）間を電気的に接続し、所望の特性（回路特性）を有する半導体装置を得ることができる。
また、上記実施の形態１と同様に、搭載する半導体チップ３ｅ，３ｆ，３ｇの種類、寸法または数などに応じて基板２（の設計）を変更しなくとも、１種類の（共通の）基板２で対応することが可能である。このため、１種類の（共通の）基板２を用いて、種々の半導体装置を製造することができる。従って、半導体装置の製造コストを低減できる。
（実施の形態８）
図２６は、本発明の他の実施の形態である半導体装置の構造を示す上面図（平面図）であり、図２７および図２８はその断面図（側面断面図）、図２９はその底面（裏面）図である。図２６のＧ−Ｇ線の断面が図２７にほぼ対応し、図２６のＨ−Ｈ線の断面が図２８にほぼ対応する。なお、理解を簡単にするために、図２６では封止部材（封止樹脂）については図示を省略している。
図２６〜図２９に示される本実施の形態の半導体装置１ｆは、基板２ｂと、基板２ｂ上に搭載された半導体チップ（半導体素子）３と、半導体チップ３および基板２を電気的に接続するボンディングワイヤ４と、半導体チップ３およびボンディングワイヤ４を覆うように基板２ｂ上に形成された封止樹脂（封止部、モールド樹脂）５とを有している。
本実施の形態では、上記実施の形態１における基板２の代わりに、基板２ｂが用いられている。基板２ｂは、上記実施の形態１における基板２と同様に、例えばエポキシ樹脂などの樹脂材料（フィラーなどを含むこともできる）からなる絶縁性の基材層（絶縁層、樹脂材料部分）６に複数の貫通孔７がアレイ状（行列状）に配列するように設けられ、各貫通孔７内は導体８で満たされ、貫通孔７を満たす導体８の上部には端子９が設けられ、下部には端子１０が設けられている。更に、本実施の形態の基板２ｂにおいては、基材層６には、貫通孔７よりも大きな平面形状（面積）を有する貫通孔としての溝７ｄが設けられており、この溝７ｄ内は導体８ｄで満たされている。導体８ｄは例えば導体８と同様の材料により形成することができ、例えば例えば銅（Ｃｕ）または銅合金などからなる。溝７ｄは、複数の貫通孔７を連結したような形状を有している。この溝７ｄを満たす導体８ｄの上部には、端子９と同様の材料（例えばパラジウム（Ｐｄ）めっき膜）からなる端子９ｄが形成され、下部には端子１０と同様の材料（例えばパラジウム（Ｐｄ）めっき膜）からなる端子１０ｄが形成されている。このため、端子９ｄと端子１０ｄとは、溝７ｄを満たす導体８ｄを介して電気的に接続されている。貫通孔７および溝７ｄは配線基板２の主面にほぼ垂直に形成されており、基板２ｂの上面に配置された端子９および端子９ｄは、基板２ｂの下面に配置された端子１０および端子１０ｄと、平面的に重なるような位置関係にある。このため、基板２ｂの上面（表面）には、アレイ状（行列状）に配置された複数の端子９と、端子９よりも大きな平面形状（面積）を有する端子９ｄとが形成され、基板２ｂの下面（裏面）には、アレイ状（行列状）に配置された複数の端子１０と、端子１０よりも大きな平面形状（面積）を有する端子１０ｄとが形成されている。
基板２ｂ上に半導体チップ３が絶縁性の接合材１１を介してフェースアップ（face-up）で搭載されている。半導体チップ３の表面には、複数の電極（ボンディングパッド、パッド電極）１３が形成されており、この電極１３はボンディングワイヤ９４を介して端子９，９ｄに電気的に接続されている。ボンディングワイヤ９４は、例えば金（Ａｕ）線などの金属細線または金属細線の表面を絶縁材料で被覆した被覆線などを用いることができる。
基板２ｂ上に、半導体チップ３およびボンディングワイヤ９４を覆うように封止樹脂５が形成されており、この封止樹脂５により、半導体チップ３やボンディングワイヤ９４が封止され、保護される。
本実施の形態では、各端子９ｄには、複数のボンディングワイヤ９４ａ（の一方の端部）が接続されている。すなわち、一つの端子９ｄに対して複数のボンディングワイヤ９４ａ（の一方の端部）が接続されている。端子９ｄの平面形状（面積）は端子９よりも大きいので、一つの端子９ｄに複数のボンディングワイヤ９４を容易に接続することができる。各端子９ｄに接続された複数のボンディングワイヤ９４ａ（の他方の端部）は、半導体チップ３の複数の電極１３にそれぞれ接続されている。このため、半導体装置１ｆを図示しない外部基板（マザーボード）に実装した際に、半導体装置１ｆの裏面で露出する端子１０ｄを共通電源（例えば接地電位または基準電位）などに接続することにより、半導体チップ３の電極１３のうち、端子９ｄにボンディングワイヤ９４ａを介して電気的に接続された電極１３に、共通電位または共通電源電位（例えば接地電位または基準電位）を供給することができる。
また、本実施の形態では、半導体チップ３の電極１３と端子９，９ｄとの間を接続するボンディングワイヤ９４のうち、半導体チップ３の各辺に沿って配置された端子９ｄにその一端が接続されたボンディングワイヤ９４ａよりも、端子９ｄよりも遠い位置に配置された端子９にその一端が接続されたボンディングワイヤ９４ｂの方が、ワイヤループの頂点の高さ（高さ位置）が高い。すなわち、ボンディングワイヤ９４のうち、半導体チップ３の側面から相対的に遠い位置に配置された端子９に接続されたボンディングワイヤ９４ｂのループの頂点の高さ（高さ位置）ｈ9を、半導体チップ３の側面に相対的に近い位置に配置された端子９ｄに接続されたボンディングワイヤ９４ａのループの頂点の高さ（高さ位置）ｈ8よりも高くする（ｈ9＞ｈ8）。なお、本実施の形態では、ボンディングワイヤ９４のループの頂点の高さ（高さ位置）は、基板２の上面（表面、第１主面）からボンディングワイヤ９４の頂点（ループの頂点、最上部）までの、基板２の上面に垂直な方向の高さ（高さ位置）に対応する。
本実施の形態では、ボンディングワイヤ９４ａのループの頂点の高さｈ8とボンディングワイヤ９４ｂのループの頂点の高さｈ9とを異なるものとし、半導体チップ３の側面から相対的に遠い位置にある端子９に接続するボンディングワイヤ９４ｂのループの頂点の高さｈ9を、半導体チップ３の側面から相対的に近い位置にある端子９ｄに接続するボンディングワイヤ９４ａのループの頂点の高さｈ8よりも相対的に高くしているので、ボンディングワイヤ９４ａとボンディングワイヤ９４ｂとが接触してショート（短絡）するのを的確に抑制または防止できる。このため、半導体装置１ｆの信頼性を向上できる。また、半導体チップ３の電極１３の数が多くなり、ボンディングワイヤ９４の数が多くなっても、ボンディングワイヤ９４同士が接触（ショート）するのを防止することができる。半導体チップ３の電極１３のピッチ（間隔）を小さくすることもできる。半導体装置の多端子化にも対応できる。また、本実施の形態においても、半導体チップ３の電極１３を千鳥配列としたことにより、上記実施の形態１と同様の効果を得ることができる。
また、他の形態として、半導体チップ３の電極１３をボンディングワイヤ９４を介して端子９ｄと端子９ｄよりも半導体チップ３の側面に近い位置に配置された端子９とに電気的に接続し、半導体チップ３の側面から相対的に遠い位置に配置された端子９ｄに接続されたボンディングワイヤ９４のループの頂点の高さを、半導体チップ３の側面に相対的に近い位置に配置された端子９に接続されたボンディングワイヤ９４のループの頂点の高さよりも高くすることもできる。
また、基板２ｂの端子９ｄ、導体８ｄおよび端子１０ｄは、放熱（放熱経路、サーマルビア）に用いることもできる。図３０は、他の実施の形態の半導体装置の断面図であり、基板２ｂの端子９ｄ（および導体８ｄ、端子１０ｄ）を含む領域上に半導体チップ３を搭載したものに対応する。図３０の半導体装置では、半導体チップ３で生じた熱は、半導体チップ３の下方に位置する接合材１１、端子９ｄ、導体８ｄおよび端子１０ｄを介して半導体装置の裏面側に放熱され、半導体装置を実装した外部基板などに逃がすことが可能になる。半導体チップ３の下方に（端子９、導体８および端子１０よりも）比較的大きな平面寸法を有する端子９ｄ、導体８ｄおよび端子１０ｄが配置されているので、半導体装置の放熱特性をより向上することが可能になる。この場合、半導体チップ３の電極１３は、ボンディングワイヤ９４を介して基板２ｂの端子９に電気的に接続することができる。
次に、本実施の形態の半導体装置の製造工程について説明する。
まず、基板２ｂを準備する。基板２ｂは、種々の手法で製造することができるが、例えば次のような手法で製造することができる。
図３１〜図３３は、本実施の形態の半導体装置で用いられる基板２ｂの製造工程を示す説明図である。図３１および図３２は断面図（側面断面図）であり、図３３は上面図に対応する。図３３のＪ−Ｊ線の断面が図３１に対応し、図３３のＫ−Ｋ線の断面が図３２に対応する。なお、図３３では、理解を簡単にするために、上方側の整列用治具１０４は、図示を省略している。
図３１〜図３３に示されるように、上面にアレイ状（行列状）に配列した複数の窪み（孔）１０１ａと溝１０１ｂとが設けられた整列用治具１０１を準備し、その整列用治具１０１の各窪み１０１ａに銅（Ｃｕ）線などからなるワイヤ（導体線）１０２の一方の端部を差し込み、各溝１０１ｂに銅（Ｃｕ）薄板などからなる導体板１０３の一端を差し込む。ワイヤ１０２の直径は、必要に応じて選択できるが、例えば０．３〜０．８ｍｍ程度の直径を有する導体線（銅線）をワイヤ１０２として用いることができる。それから、下面にアレイ状（行列状）に配列した複数の窪み（孔）１０４ａと溝１０４ｂが設けられた整列用治具１０４の各窪み１０４ａにワイヤ１０２の他端を差し込み、各溝１０４ｂに導体板１０３の他端を差し込む。
なお、上記実施の形態５（図２０）を本実施の形態に適用することもできる。例えば、ワイヤ１０２および導体板１０３を構成する導体材料に対する密着性に優れた材料膜（すなわち、基材層６を構成する材料（樹脂材料１０９）のワイヤ１０２および導体板１０３を構成する導体材料に対する密着性よりも高い密着性をワイヤ１０２および導体板１０３を構成する導体材料に対して有する材料膜であり、例えばフィラーや離型材などを含まない樹脂材料膜を用いることができる）で予めワイヤ１０２および導体板１０３を被覆しておけば、そのワイヤ１０２および導体板１０３の被覆材からなり、導体８，８ｄとの密着性に優れた材料膜８ａを基板２ｂの導体８および導体８ｄの側面に形成することができ、上記実施の形態５と同様の効果を得ることができる。
下方側の整列用治具１０１の上面の窪み１０１ａおよび溝１０１ｂの配置と上方側の整列用治具１０４の下面の窪み１０４ａおよび溝１０４ｂの配置とは平面的に重なるような位置関係にあり、各ワイヤ１０２の両端が整列用治具１０１の窪み１０１ａと整列用治具１０４の窪み１０４ａに挿入され、各導体板１０３の両端が整列用治具１０１の溝１０１ｂと整列用治具１０４の溝１０４ｂに挿入されることによって、複数のワイヤ１０２および導体板１０３が位置決めされ固定される。各ワイヤ１０２の両端を整列用治具１０１，１０４の窪み１０１ａ，１０４ａ内で接着して固定し、各導体板１０３の両端を整列用治具１０１，１０４の溝１０１ｂ，１０４ｂ内で接着して固定することもできる。
図３４〜図３８は、図３２に続く基板２ｂの製造工程中の断面図である。図３４〜図３８は、図３２と同じ断面に対応する。
図３４に示されるように、整列用治具１０１，１０４およびその間に配列し固定されたワイヤ１０２および導体板１０３を、モールド用の下金型１０５および上金型１０６のキャビティ１０７内に挟む。キャビティ１０７は、整列用治具１０１，１０４およびその間に配列し固定されたワイヤ１０２および導体板１０３を収容可能な形状を有している。キャビティ１０７内でワイヤ１０２および導体板１０３にテンション（引張り張力）をかけることもできる。このように、複数のワイヤ１０２の各延在方向が互いに平行になり、かつ導体板１０３の主面がワイヤ１０２の延在方向に平行になるように、下金型１０５および上金型１０６のキャビティ１０７内に複数のワイヤ１０２および導体板１０３が所定のピッチで配列（配置）される。
次に、図３５に示されるように、下金型１０５および上金型１０６により形成されるキャビティ１０７内に、ゲート（注入口）１０８を介して、樹脂材料１０９を注入する。注入する樹脂材料１０９は、上記実施の形態１における樹脂材料２８と同様の材料（例えばエポキシ樹脂などの熱硬化性樹脂材料であり、フィラーなどを含むこともできる）からなり、この樹脂材料１０９により基板２ｂの絶縁性の基材層６が形成される。その後、溶融樹脂の状態でキャビティ１０７内に注入した樹脂材料１０９を加熱などにより硬化する。これにより、樹脂封止体１１０が形成される。樹脂封止体１１０は、アレイ状に配列した複数のワイヤ１０２および導体板１０３が内部に埋め込まれた構造を有している。
次に、図３６に示されるように、下金型１０５および上金型１０６から離型して、樹脂封止体１１０を取り出す。それから、図３７に示されるように、樹脂封止体１１０を薄く切断（スライス）する。この際、樹脂封止体１１０内に埋め込まれたワイヤ１０２の延在方向と導体板１０３の各主面とに対して略垂直な方向に樹脂封止体１１０をスライスする。各切断片（スライスされた基板）１１１が基板２ｂに対応する。各切断片１１１のワイヤ１０２の部分が基板２ｂの導体８に対応し、各切断片１１１の導体板１０３の部分が基板２ｂの導体８ｄに対応する。それから、各切断片１１１からなる基板２ｂにめっき処理などを行って、図３８に示されるように、導体８（ワイヤ１０２の部分）の露出面上（すなわちワイヤ１０２の部分からなる導体８の上部および下部）にめっき層などからなる端子９および端子１０を形成し、導体８ｄ（導体板１０３の部分）の露出面上（すなわち導体板１０３の部分からなる導体８ｄの上部および下部）にめっき層などからなる端子９ｄおよび端子１０ｄを形成する。この際、めっき層として、例えばパラジウム（Ｐｄ）膜または銀（Ａｇ）膜、あるいはニッケル（Ｎｉ）膜および金（Ａｕ）膜の積層膜などを形成することができる。また、めっき層としてパラジウム（Ｐｄ）めっき層を用いれば、端子９，９ｄに対するワイヤボンディング性を向上できるのでより好ましい。このようにして、基板２ｂを製造することができる。このような手法を用いれば、半導体チップ搭載用の配線基板としての機能を有する基板２ｂを低い製造コストで得ることができる。
その後の半導体装置の製造工程は、上記実施の形態１（図１１〜図１４の工程）とほぼ同様である。
すなわち、図２７に示されるように、基板２ｂの表面（上面）上に、絶縁性の接合材１１を介して半導体チップ３を搭載する。この際、半導体チップ３の裏面側が基板２ｂ側となるように、フェースアップボンディングを行う。
それから、ワイヤボンディング工程を行って、半導体チップ３の表面の電極１３と基板２ｂの表面の端子９，９ｄとをボンディングワイヤ９４を介して電気的に接続する。この際、半導体チップ３の電極１３ａと端子９ｄとの間をボンディングワイヤ９４ａを介して接続し、半導体チップ３の電極１３ｂと端子９との間をボンディングワイヤ９４ｂを介して接続するが、図２６に示されるように、一つの端子９ｄ（各端子９ｄ）と半導体チップ３の複数の電極１３ｂとの間が複数のボンディングワイヤ９４ａを介して接続されるようにする。また、半導体チップ３の電極１３ａと半導体チップ３の側面に相対的に近い端子９ｄとをループの頂点の高さが相対的に低いボンディングワイヤ９４ａで接続し、半導体チップ３の表面の電極１３ｂと半導体チップ３の側面から（端子９ｄよりも）相対的に遠い端子９とをループの頂点の高さが相対的に高いボンディングワイヤ９４ｂで接続する。
その後、モールド工程（例えばトランスファモールド工程）を行って、基板２ｂ上に半導体チップ３とボンディングワイヤ９４とを覆うように封止樹脂５を形成する。そして、必要に応じて基板２ｂ（または基板２ｂおよび封止樹脂５）を所定の位置で切断して個片に切り離し、本実施の形態の半導体装置１ｆが製造される。製造された半導体装置１ｆは、図示しない基板（外部基板、マザーボード）などに実装することができる。
以上、本発明者によってなされた発明をその実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
本発明の半導体装置および半導体装置の製造方法は、種々の半導体パッケージに適用できる。
本発明の一実施の形態である半導体装置の構造を示す上面図である。 図１の半導体装置の底面図である。 図１の半導体装置の断面図である。 本発明の一実施の形態である半導体装置で用いられる基板の製造工程を示す説明図である。 本発明の一実施の形態である半導体装置で用いられる基板の製造工程を示す説明図である。 図４に続く基板の製造工程中の断面図である。 図６に続く基板の製造工程中の断面図である。 図７に続く基板の製造工程中の断面図である。 図８に続く基板の製造工程中の断面図である。 図９に続く基板の製造工程中の断面図である。 本発明の一実施の形態である半導体装置の製造工程中の断面図である。 図１１に続く半導体装置の製造工程中の断面図である。 図１２に続く半導体装置の製造工程中の断面図である。 図１３に続く半導体装置の製造工程中の断面図である。 本発明の他の実施の形態である半導体装置の構造を示す断面図である。 図１５の半導体装置の上面図である。 本発明の他の実施の形態である半導体装置の構造を示す断面図である。 図１７の半導体装置の上面図である。 本発明の他の実施の形態である半導体装置の構造を示す断面図である。 本発明の他の実施の形態である半導体装置の要部断面図である。 本発明の他の実施の形態である半導体装置の構造を示す断面図である。 図２１の半導体装置の上面図である。 図２１の半導体装置の底面図である。 本発明の他の実施の形態である半導体装置の構造を示す上面図である。 図２４の半導体装置の断面図である。 本発明の他の実施の形態である半導体装置の構造を示す上面図である。 図２６の半導体装置の断面図である。 図２６の半導体装置の断面図である。 図２６の半導体装置の底面図である。 本発明の他の実施の形態である半導体装置の構造を示す断面図である。 本発明の他の実施の形態である半導体装置で用いられる基板の製造工程を示す説明図である。 本発明の他の実施の形態である半導体装置で用いられる基板の製造工程を示す説明図である。 本発明の他の実施の形態である半導体装置で用いられる基板の製造工程を示す説明図である。 図３２に続く基板の製造工程中の断面図である。 図３４に続く基板の製造工程中の断面図である。 図３５に続く基板の製造工程中の断面図である。 図３６に続く基板の製造工程中の断面図である。 図３７に続く基板の製造工程中の断面図である。
符号の説明
１ 半導体装置
１ａ〜１ｆ 半導体装置
２ 基板
２ａ，２ｂ 基板
３ 半導体チップ
３ａ〜３ｇ 半導体チップ
４ ボンディングワイヤ
４ａ，４ｂ ボンディングワイヤ
５ 封止樹脂
６ 基材層
７ 貫通孔
７ｄ 溝
８ 導体
８ａ 材料膜
８ｄ 導体
９ 端子
９ａ〜９ｄ 端子
１０ 端子
１０ａ，１０ｂ，１０ｄ 端子
１１ 接合材
１１ａ，１１ｂ 接合材
１３ 電極
１３ａ，１３ｂ 電極
２１ 整列用治具
２１ａ 窪み
２２ ワイヤ
２３ 整列用治具
２３ａ 窪み
２４ 下金型
２５ 上金型
２６ キャビティ
２７ ゲート
２８ 樹脂材料
２９ 樹脂封止体
３０ 切断片
５３ 電極
５３ａ，５３ｂ 電極
５４ ボンディングワイヤ
５４ａ，５４ｂ ボンディングワイヤ
６３ 電極
６３ａ，６３ｂ 電極
６４ バンプ電極
６５ ボンディングワイヤ
６５ａ，６５ｂ ボンディングワイヤ
７１ 半田ボール
７２ パラジウムめっき層
８３ａ〜８３ｃ 電極
８４ ボンディングワイヤ
８５ ボンディングワイヤ
９４ ボンディングワイヤ
９４ａ，９４ｂ ボンディングワイヤ
１０１ 整列用治具
１０１ａ 窪み
１０１ｂ 溝
１０２ ワイヤ
１０３ 導体板
１０４ 整列用治具
１０４ａ 窪み
１０４ｂ 溝
１０５ 下金型
１０６ 上金型
１０７ キャビティ
１０８ ゲート
１０９ 樹脂材料
１１０ 樹脂封止体
１１１ 切断片

Claims (20)

  1. 第１主面にアレイ状に配置された複数の第１端子と、前記第１主面とは逆側の第２主面に前記第１端子に平面的に重なるようにアレイ状に配置された複数の第２端子と、前記第１端子および前記第２端子間に形成され前記第１端子および前記第２端子を電気的に接続する導体層とを有する基板と、
    その主面に複数の電極を有し、前記基板の前記第１主面上に搭載された第１半導体チップと、
    前記第１半導体チップの前記複数の電極と前記複数の第１端子との間を電気的に接続する複数の第１ワイヤおよび複数の第２ワイヤと、
    前記第１半導体チップ、前記複数の第１ワイヤおよび前記複数の第２ワイヤを覆うように前記基板の前記第１主面上に形成された封止部と、
    を具備し、
    前記複数の第１ワイヤの一端は、前記第１半導体チップの各辺に沿って配置された前記複数の第１端子に接続され、
    前記複数の第２ワイヤの一端は、前記第１半導体チップの各辺に沿って配置され前記複数の第１ワイヤの一端が接続された前記複数の第１端子よりも遠い位置に配置された前記複数の第１端子に接続され、
    前記複数の第２ワイヤのループの頂点の高さは、前記複数の第１ワイヤのループの頂点の高さよりも高いことを特徴とする半導体装置。
  2. 請求項１記載の半導体装置において、
    前記第１半導体チップは、絶縁性の接合材を介して前記基板の前記第１主面上に搭載されていることを特徴とする半導体装置。
  3. 請求項１記載の半導体装置において、
    前記第１半導体チップの前記複数の電極は、前記第１半導体チップの前記主面の側辺に沿って配置された複数の第１電極と、前記第１電極間に配置され、前記第１電極よりも前記第１半導体チップの前記主面の内側に配置された複数の第２電極とを有し、前記複数の第１ワイヤの他端が前記複数の第１電極に接続され、前記複数の第２ワイヤの他端が前記複数の第２電極に接続されていることを特徴とする半導体装置。
  4. 請求項１記載の半導体装置において、
    前記第１端子は、パラジウムめっき層を有することを特徴とする半導体装置。
  5. 請求項１記載の半導体装置において、
    前記基板は絶縁性の基材層を有し、前記導体層は前記基材層に設けられた複数の貫通孔内を満たすように形成され、前記導体層の上部および下部に前記第１端子および前記第２端子が形成されていることを特徴とする半導体装置。
  6. 請求項５記載の半導体装置において、
    前記基材層と前記導体層との間には材料膜が形成されており、前記材料膜の前記導体層に対する密着性は、前記基材層の前記導体層に対する密着性よりも高いことを特徴とする半導体装置。
  7. 請求項６記載の半導体装置において、
    前記基材層はフィラーを含有する樹脂材料からなり、前記材料膜はフィラーを含有しない樹脂材料からなることを特徴とする半導体装置。
  8. 請求項１記載の半導体装置において、
    前記複数の第２端子は、半田ボールを有することを特徴とする半導体装置。
  9. 請求項１記載の半導体装置において、
    前記基板の前記第１半導体チップの下方領域には、前記複数の第１端子、前記導体層および前記複数の第２端子が形成されていないことを特徴とする半導体装置。
  10. 請求項１記載の半導体装置において、
    前記第１半導体チップ上に搭載された第２半導体チップを更に具備することを特徴とする半導体装置。
  11. 請求項１０記載の半導体装置において、
    前記第２半導体チップは前記第１半導体チップ上にフェースダウンで搭載され、前記第２半導体チップの最上部の高さは前記複数の第２ワイヤのループの頂点の高さよりも低いことを特徴とする半導体装置。
  12. 請求項１０記載の半導体装置において、
    前記第１半導体チップは、プログラムによって動作する回路ブロックを有する半導体チップであり、前記第２半導体チップは、前記第１半導体チップからの出力信号により、データの格納または読み出しが制御されるメモリチップであることを特徴とする半導体装置。
  13. 第１主面にアレイ状に配置された複数の第１端子と、前記第１主面とは逆側の第２主面に前記第１端子に平面的に重なるようにアレイ状に配置された複数の第２端子と、前記第１端子および前記第２端子間に形成され前記第１端子および前記第２端子を電気的に接続する導体層とを有する基板と、
    その主面に複数の第１電極を有し、前記基板の前記第１主面上に搭載された第１半導体チップと、
    その主面に複数の第２電極を有し、前記第１半導体チップ上に搭載され、前記第１半導体チップよりも小さな平面寸法を有する第２半導体チップと、
    前記第１半導体チップの前記複数の第１電極と前記複数の第１端子との間を電気的に接続する複数の第１ワイヤと、
    前記第２半導体チップの前記複数の第２電極と前記複数の第１端子との間を電気的に接続する複数の第２ワイヤと、
    前記第１半導体チップ、前記第２半導体チップ、前記複数の第１ワイヤおよび前記複数の第２ワイヤを覆うように前記基板の前記第１主面上に形成された封止部と、
    を具備し、
    前記複数の第１ワイヤの一端は、前記第１半導体チップの各辺に沿って配置された前記複数の第１端子に接続され、
    前記複数の第２ワイヤの一端は、前記第１半導体チップの各辺に沿って配置され前記複数の第１ワイヤの一端が接続された前記複数の第１端子よりも遠い位置に配置された前記複数の第１端子に接続されていることを特徴とする半導体装置。
  14. 請求項１３記載の半導体装置において、
    前記複数の第２ワイヤのループの頂点の高さは、前記複数の第１ワイヤのループの頂点の高さよりも高いことを特徴とする半導体装置。
  15. 第１主面にアレイ状に配置された複数の第１端子と、前記第１主面とは逆側の第２主面に前記第１端子に平面的に重なるようにアレイ状に配置された複数の第２端子と、前記第１端子および前記第２端子間に形成され前記第１端子および前記第２端子を電気的に接続する導体層とを有する基板と、
    その主面に複数の電極を有し、前記基板の前記第１主面上に搭載された複数の半導体チップと、
    前記複数の半導体チップの前記複数の電極と前記複数の第１端子との間を電気的に接続する複数の第１ワイヤと、
    前記複数の第１ワイヤに接続された前記第１端子間を電気的に接続する第２ワイヤと、
    前記複数の半導体チップ、前記複数の第１ワイヤおよび前記第２ワイヤを覆うように前記基板の前記第１主面上に形成された封止部と、
    を具備することを特徴とする半導体装置。
  16. 以下の工程を有することを特徴とする半導体装置の製造方法；
    （ａ）複数の導体線と導体板とを、前記複数の導体線の各延在方向が互いに平行になりかつ前記導体板の主面が前記複数の導体線の延在方向に平行になるように配列する工程、
    （ｂ）前記複数の導体線と前記導体板とを樹脂材料で封止して樹脂封止体を形成する工程、
    （ｃ）前記樹脂封止体を、前記複数の導体線の延在方向と前記導体板の主面とに垂直な方向に切断し、半導体チップ搭載用の基板を形成する工程。
  17. 請求項１６記載の半導体装置の製造方法において、
    前記（ｃ）工程後に、前記基板の主面で露出する前記複数の導体線の部分および前記導体板の部分上にめっき層を形成する工程を更に有することを特徴とする半導体装置の製造方法。
  18. 請求項１６記載の半導体装置の製造方法において、
    前記（ａ）工程で用いられる前記複数の導体線および前記導体板は、前記樹脂材料の前記複数の導体線および前記導体板を構成する導体材料に対する密着性よりも高い密着性を前記複数の導体線および前記導体板を構成する導体材料に対して有する材料膜で被覆されていることを特徴とする半導体装置の製造方法。
  19. 以下の工程を有することを特徴とする半導体装置の製造方法；
    （ａ）複数の導体線と導体板とを、前記複数の導体線の各延在方向が互いに平行になりかつ前記導体板の主面が前記複数の導体線の延在方向に平行になるように配列する工程、
    （ｂ）前記複数の導体線と前記導体板とを樹脂材料で封止して樹脂封止体を形成する工程、
    （ｃ）前記樹脂封止体を、前記複数の導体線の延在方向と前記導体板の主面とに垂直な方向に切断し、基板を形成する工程、
    （ｄ）前記基板の第１主面で露出する前記複数の導体線の部分上にめっき層からなる第１端子を形成し、前記基板の前記第１主面で露出する前記導体板の部分上にめっき層からなる第２端子を形成する工程、
    （ｅ）その主面に複数の電極を有する半導体チップを前記基板の第１主面上に搭載する工程、
    （ｆ）前記半導体チップの前記複数の電極を、複数のワイヤを介して前記第１端子または前記第２端子に電気的に接続する工程、
    （ｇ）前記半導体チップおよび前記複数のワイヤを覆うように前記基板の前記第１主面上に封止部を形成する工程。
  20. 請求項１９記載の半導体装置の製造方法において、
    前記（ｆ）工程では、複数の前記第１端子と前記半導体チップの前記複数の電極との間を複数の第１ワイヤを介して電気的に接続し、一つの前記第２端子と前記半導体チップの前記複数の電極との間を複数の第２ワイヤを介して電気的に接続することを特徴とする半導体装置の製造方法。
JP2003287323A 2003-08-06 2003-08-06 半導体装置およびその製造方法 Pending JP2005057099A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003287323A JP2005057099A (ja) 2003-08-06 2003-08-06 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003287323A JP2005057099A (ja) 2003-08-06 2003-08-06 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2005057099A true JP2005057099A (ja) 2005-03-03

Family

ID=34366331

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003287323A Pending JP2005057099A (ja) 2003-08-06 2003-08-06 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP2005057099A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006339596A (ja) * 2005-06-06 2006-12-14 Rohm Co Ltd インタポーザおよび半導体装置
JP2007059486A (ja) * 2005-08-22 2007-03-08 Rohm Co Ltd 半導体装置及び半導体装置製造用基板
KR20160021027A (ko) * 2014-08-14 2016-02-24 삼성전자주식회사 반도체 패키지

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006339596A (ja) * 2005-06-06 2006-12-14 Rohm Co Ltd インタポーザおよび半導体装置
JP2007059486A (ja) * 2005-08-22 2007-03-08 Rohm Co Ltd 半導体装置及び半導体装置製造用基板
KR20160021027A (ko) * 2014-08-14 2016-02-24 삼성전자주식회사 반도체 패키지
KR102379703B1 (ko) * 2014-08-14 2022-03-29 삼성전자주식회사 반도체 패키지

Similar Documents

Publication Publication Date Title
US9385072B2 (en) Method of manufacturing semiconductor device and semiconductor device
US7893547B2 (en) Semiconductor package with a support structure and fabrication method thereof
US6369454B1 (en) Semiconductor package and method for fabricating the same
JP2546192B2 (ja) フィルムキャリア半導体装置
JP3170182B2 (ja) 樹脂封止型半導体装置及びその製造方法
JP5122835B2 (ja) 半導体装置、リードフレームおよび半導体装置の製造方法
US7993980B2 (en) Lead frame, electronic component including the lead frame, and manufacturing method thereof
US8487424B2 (en) Routable array metal integrated circuit package fabricated using partial etching process
US20070252255A1 (en) Multi-component package with both top and bottom side connection pads for three-dimensional packaging
US20090127682A1 (en) Chip package structure and method of fabricating the same
JP2002208656A (ja) 半導体装置
US20080160678A1 (en) Method for fabricating semiconductor package
JP2003017518A (ja) 混成集積回路装置の製造方法
CN107039387B (zh) 引线框架、半导体装置及引线框架的制造方法
JP2006190771A (ja) 半導体装置
JP2005244035A (ja) 半導体装置の実装方法、並びに半導体装置
JP2007287762A (ja) 半導体集積回路素子とその製造方法および半導体装置
JP2004363365A (ja) 半導体装置及びその製造方法
WO2014203739A1 (ja) 半導体装置及びその製造方法
JP2005057099A (ja) 半導体装置およびその製造方法
JP5095957B2 (ja) 回路装置の製造方法
JP2010050288A (ja) 樹脂封止型半導体装置およびその製造方法
JP2001127228A (ja) ターミナルランドフレーム及びその製造方法、並びに樹脂封止型半導体装置及びその製造方法
JP3916352B2 (ja) ターミナルランドフレーム及びその製造方法、並びに樹脂封止型半導体装置及びその製造方法
JP2001127196A (ja) ターミナルランドフレーム及びその製造方法、並びに樹脂封止型半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060803

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071119

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071127

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080415