CN101515554A - 半导体器件的制造方法、半导体器件以及配线基板 - Google Patents

半导体器件的制造方法、半导体器件以及配线基板 Download PDF

Info

Publication number
CN101515554A
CN101515554A CNA2009100069877A CN200910006987A CN101515554A CN 101515554 A CN101515554 A CN 101515554A CN A2009100069877 A CNA2009100069877 A CN A2009100069877A CN 200910006987 A CN200910006987 A CN 200910006987A CN 101515554 A CN101515554 A CN 101515554A
Authority
CN
China
Prior art keywords
semiconductor device
semiconductor chip
terminal electrode
modification
supporting bracket
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2009100069877A
Other languages
English (en)
Other versions
CN101515554B (zh
Inventor
堀内章夫
宫坂俊次
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Shinko Electric Co Ltd
Original Assignee
Shinko Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Co Ltd filed Critical Shinko Electric Co Ltd
Publication of CN101515554A publication Critical patent/CN101515554A/zh
Application granted granted Critical
Publication of CN101515554B publication Critical patent/CN101515554B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H01L2224/211—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect not connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the semiconductor or solid-state body being mounted in a cavity or on a protrusion of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

本发明公开了一种半导体器件的制造方法、半导体器件以及配线基板。在半导体器件的制造方法中，把半导体芯片安装在支撑板上，使该半导体芯片的设置有多个端子电极的一侧露出来。形成绝缘层以覆盖半导体芯片的设置有端子电极的一侧。形成与端子电极连接并穿透绝缘层的穿通电极。在绝缘层上形成与穿通电极连接的金属配线。形成与金属配线连接的外部端子电极。作为第二间隔的相邻外部端子电极之间的间隔大于作为第一间隔的相邻端子电极之间的间隔。

Description

半导体器件的制造方法、半导体器件以及配线基板
技术领域
本发明涉及半导体器件的制造方法、半导体器件以及配线基板。
更具体地说，本发明涉及使半导体芯片的端子电极间隔与配线基板的端子电极间隔一致的半导体器件的制造方法、半导体器件以及配线基板。
背景技术
随着无处不在的网络社会的到来，对减小电子设备的尺寸和重量的需求以及使电子设备具有更快的速度和更强的性能的需求逐渐增加。尤其是，伴随着更精细的半导体设计规则技术的发展，形成IC(例如LSI系统)的半导体芯片的集成度也越来越高。半导体芯片的端子电极(管脚)数量随着集成度的提高而增加。
因此，当半导体芯片的管脚数量越来越多时，半导体芯片的端子电极间隔(节距)变窄。例如，当在0.35μm代的设计规则中必须使用约60μm的窄节距时，100μm、70μm、50μm等窄节距就变得很普遍了。
另一方面，在安装这种半导体芯片的配线基板中，以C4凸点节距为代表的相邻端子电极之间的间隔很大(约100μm-200μm)。很难制造与上述100μm、70μm、50μm等窄节距相匹配的配线基板。因此，用于将上述半导体芯片安装在配线基板上并且进行电连接的工艺变得非常重要，其中该半导体芯片随着管脚数量的增加而具有更窄节距的端子电极。
一般来说，作为将管脚数量增加的半导体芯片安装在配线基板上并且与该配线基板进行电连接的安装方法，倒装芯片连接是一种重要方法。现有的普通安装技术是以半导体芯片的电路侧朝上的方式利用细金属线使配线与端子结合的引线结合法。然而，在倒装芯片连接中，以半导体芯片的电路侧朝下的方式利用焊料和金属端子(凸点)使半导体芯片与配线基板连接，从而进行电连接。因为配线长度比结合引线的长度短，所以倒装芯片连接具有极好的电气特性并且适合更快的速度和更高的密度。由于端子还可以二维地设置在半导体芯片的正下方，所以倒装芯片连接具有易于将管脚数量(端子数量)增加到例如几千个管脚的特征。此外，由于倒装芯片连接的结构能够从半导体芯片的背面散热，所以倒装芯片连接还具有极好的散热性。
如果半导体芯片的端子电极间隔比配线基板的端子电极间隔小，那么难以将半导体芯片直接安装在配线基板上。图1是当半导体芯片120的端子电极140之间的间隔D1小于配线基板170的端子电极150之间的间隔D2时的半导体芯片120和配线基板170的示意性剖视图。在这种情况下，进行以下安装方法：在半导体芯片与配线基板之间设置带有复杂沉积的绝缘层和配线层的高密度多层配线基板，通过倒装芯片方式将半导体芯片安装在高密度多层配线基板上，再通过BGA结合方式将其上安装有半导体芯片的高密度多层配线基板安装在普通配线基板(母板)上。这是倒装芯片球栅阵列封装(FCBGA，Flip Chip Ball Grid Array)。在FCBGA中，将高密度多层配线基板安装在普通配线基板上的安装方法是BGA；除了BGA以外，还可以使用针栅阵列封装(PGA，Pin Grid Array)或线栅阵列封装(LGA，Line Grid Array)，并且安装方法相应地称为FCPGA或FCLGA。
然而，上述FCBGA等涉及的问题在于，必须使用带有复杂沉积的绝缘层和配线层的高密度多层配线基板。
作为能够在不使用具有复杂沉积结构的高密度多层配线基板的情况下使半导体芯片与配线基板直接电连接的半导体器件的制造方法，可以采用将半导体芯片直接嵌入配线基板并且将半导体芯片安装在配线基板中的方法，以及利用焊球将安装在基板(用于机械支撑半导体芯片并具有导热功能)上的半导体器件安装在配线基板上的方法等。
将半导体芯片直接嵌入配线基板的方法就是形成凹口以将半导体芯片结合在配线基板中的方法。日本专利申请公开No.2003-7896公开了将半导体芯片结合在多层配线基板中，并且半导体芯片的配线端子通过过渡层在配线基板中配线的方法。
利用焊球等将安装在基板(用于机械支撑半导体芯片并具有导热功能)上的半导体器件安装在配线基板上的方法是以下方法：利用预定的安装方法在预定的基板上进行安装，形成与现有配线基板的端子电极相对应的外部端子电极，利用焊球等安装方法将半导体芯片安装在配线基板上。日本专利申请公开No.2002-16173公开了半导体器件的制造方法的实施例，其中，形成由金属底板和树脂复合材料框架组成的凹口，将半导体芯片嵌入该凹口，并设置绝缘层，然后形成与现有配线基板的端子电极相对应的外部端子电极。日本专利申请公开No.236941/1994公开了半导体器件的制造方法的实施例，其中，选择具有高导热性的机械稳定基板，在该基板中形成空腔，连接半导体芯片，并设置与半导体芯片的端子电极连接的配线和由绝缘层组成的薄膜覆盖物，然后使半导体芯片与配线基板连接。
然而，在现有技术中使用的半导体器件的制造方法、半导体器件和配线基板存在以下问题：
首先，在日本专利申请公开No.2003-7896公开的方法中存在的问题是：不能使用任何想要的配线基板。具体地说，该方法存在以下问题：因为用于结合半导体芯片的凹口必须通过镗阶梯孔等方式形成在配线基板表面上，并且必须提供由容易在结构中形成凹口的材料制成且具有容易在结构中形成凹口的结构的配线基板，所以不能使用一些想要的配线基板。
在日本专利申请公开No.2002-16173公开的方法中存在的问题是：必须具有提供框架的步骤。具体地说，必须具有以下步骤：形成由树脂复合材料制成的带孔的封装材料，其中孔的形状与半导体芯片的形状相对应；将由带孔的封装材料制成的框架压力堆叠在由金属板制成的底板上。另外，再将绝缘膜设置在顶面上，因而必须使框架的厚度与半导体芯片的厚度相等。因此，存在加工步骤的稳定性和可靠性的问题，从而存在支撑半导体芯片的机械强度降低和用于散发由半导体芯片产生的热量的导热性降低的问题。
此外，在日本专利申请公开No.236941/1994公开的方法中存在的问题是：没有考虑空腔的形成方法。具体地说，仅公开了将空腔铣削成比半导体芯片略大的尺寸的方法，并且该方法缺乏加工精度和可靠性。因此，难以设计出适应具有C4凸点节距等普通端子间隔的现有配线基板的所需连接端子。
发明内容
本发明的示例性实施例提供了半导体器件的制造方法、半导体器件以及配线基板，其能够在不使用结构复杂的高密度配线基板的情况下使半导体芯片的端子电极间隔与C4凸点节距等普通端子间隔一致，并从而能够在使用现有配线基板的情况下增强用于支撑半导体芯片的机械强度和用于散发由半导体芯片产生的热量的导热性。
最后，根据本发明，提供了以下手段：
根据本发明第一方面的半导体器件的制造方法，该半导体器件的制造方法具有：
半导体芯片安装步骤：把半导体芯片安装在支撑板上，并使所述半导体芯片的设置有多个端子电极的一侧露出来；
绝缘层形成步骤：形成绝缘层以覆盖所述半导体芯片的设置有多个端子电极的一侧；
穿通电极形成步骤：形成穿通电极，所述穿通电极与所述端子电极连接并穿透所述绝缘层；
金属配线形成步骤：在所述绝缘层上形成与所述穿通电极连接的金属配线；以及
外部端子电极形成步骤：在所述金属配线上形成用于使所述金属配线与外部连接的外部端子电极，
其中，相邻的所述外部端子电极之间的间隔大于相邻的所述端子电极之间的间隔。
本发明第二方面的特征在于，根据本发明第一方面所述的半导体器件的制造方法，所述半导体芯片安装步骤是用粘合剂把所述半导体芯片粘接在所述支撑板上。
本发明第三方面的特征在于，根据本发明第一或第二方面所述的半导体器件的制造方法，所述支撑板是铜板或科瓦铁镍钴合金板。
本发明第四方面的特征在于，根据本发明第一至第三方面中任一方面所述的半导体器件的制造方法，所述绝缘层是环氧系树脂或聚酰亚胺系树脂。
本发明第五方面的特征在于，根据本发明第一方面所述的半导体器件的制造方法，所述半导体芯片安装步骤包括：
金属膜形成步骤：在所述支撑板上形成第一金属膜，并且在所述第一金属膜上形成第二金属膜；
安装孔形成步骤：使所述第二金属膜形成用于安装所述半导体芯片的安装孔；以及
安装和粘接步骤：把所述半导体芯片装入所述安装孔，并用粘合剂把所述半导体芯片粘接在所述安装孔中。
本发明第六方面的特征在于，根据本发明第五方面所述的半导体器件的制造方法，所述安装孔形成步骤是把干膜抗蚀剂沉积在所述第二金属膜上，使所述干膜抗蚀剂曝光和显影以形成与所述安装孔相对应的抗蚀图案，然后蚀刻形成有所述抗蚀图案的所述第二金属膜。
本发明第七方面的特征在于，根据本发明第五或第六方面所述的半导体器件的制造方法，所述支撑板是铜板、科瓦铁镍钴合金板、镍板和玻璃纤维环氧树脂板中的任一种板。
本发明第八方面的特征在于，根据本发明第五至第七方面中任一方面所述的半导体器件的制造方法，所述第一金属膜含有金。
本发明第九方面的特征在于，根据本发明第五至第八方面中任一方面所述的半导体器件的制造方法，所述第二金属膜是由铜制成的。
本发明第十方面的特征在于，根据本发明第一方面所述的半导体器件的制造方法，所述半导体芯片安装步骤包括：
安装孔形成步骤：使所述支撑板形成用于安装所述半导体芯片的安装孔；以及
安装和粘接步骤：把所述半导体芯片装入所述安装孔，并用粘合剂把所述半导体芯片粘接在所述安装孔中。
本发明第十一方面的特征在于，根据本发明第十方面所述的半导体器件的制造方法，所述装孔形成步骤是把干膜抗蚀剂沉积在所述支撑板上，使所述干膜抗蚀剂曝光和显影以形成与所述安装孔相对应的抗蚀图案，然后蚀刻形成有所述抗蚀图案的所述支撑板。
本发明第十二方面的特征在于，根据本发明第十或第十一方面所述的半导体器件的制造方法，所述支撑板是铜板或科瓦铁镍钴合金板。
根据本发明第十三方面，提供了一种半导体器件，该半导体器件具有：
半导体芯片；
支撑板，其支撑所述半导体芯片；
多个端子电极，其设置在所述半导体芯片上；
多个外部端子电极，其使所述端子电极与外部连接；以及
展开部分，其使所述端子电极与所述外部端子电极电连接，所述展开部分包括：
绝缘层，其覆盖所述端子电极；
穿通电极，其与所述端子电极连接并穿透所述绝缘层；以及
金属配线，其与所述穿通电极连接并形成在所述缘层上，
其中，相邻的所述外部端子电极之间的间隔大于相邻的所述端子电极之间的间隔。
本发明第十四方面的特征在于，根据本发明第十三方面所述的半导体器件，所述半导体芯片用粘合剂粘接在所述支撑板上，并且所述半导体芯片的设置有所述端子电极的一侧覆盖有所述绝缘层。
本发明第十五方面的特征在于，根据本发明第十三或第十四方面所述的半导体器件，还包括：
第一金属膜，其设置在所述支撑板上；以及
第二金属膜，其通过第一金属膜设置在所述支撑板上，所述第二金属膜具有用于安装所述半导体芯片的安装孔，
其中，所述半导体芯片被装入安装孔中，使半导体芯片的设置有所述端子电极的一侧露出来，并且所述半导体芯片用粘合剂粘接在安装孔中。
本发明第十六方面的特征在于，根据本发明第十三或第十四方面所述的半导体器件，所述支撑板形成有用于安装所述半导体芯片的安装孔，并且
所述半导体芯片被装入安装孔中，使半导体芯片的设置有所述端子电极的一侧露出来，并且所述半导体芯片用粘合剂粘接在安装孔中。
本发明第十七方面的特征在于，根据本发明第十三至第十六方面中任一方面所述的半导体器件，安装有多个所述半导体芯片。
根据本发明第十八方面，提供了一种配线基板，该配线基板包括：
根据本发明第十三至第十七方面中任一方面所述的半导体器件；
配线基板基体，其上安装有所述半导体器件；以及
配线基板端子电极，其设置在所述配线基板基体上，并与所述外部端子电极一一对应，
其中，所述外部端子电极与所述配线基板端子电极电连接。
根据本发明，使半导体芯片的端子电极间隔与C4凸点节距等普通端子间隔一致，因而可以使用现有配线基板，并且可以增强用于支撑半导体芯片的机械强度和用于散发半导体芯片所产生的热量的导热性。
从下面的详细描述、附图和权利要求书中将清楚地看出其他特征和优点。
附图说明
图1是示出现有配线基板的附图，并且是示意性示出当半导体芯片的端子电极间隔小于配线基板的端子电极间隔时的半导体芯片和配线基板的剖视图；
图2是示意性示出根据本发明第一实施例的半导体器件的剖视图；
图3A(3A(a)至3A(d))是示意性示出根据本发明第一实施例的半导体器件的制造方法的附图(第一步)；
图3B(3B(a)至3B(c))是示意性示出根据本发明第一实施例的半导体器件的制造方法的附图(第二步)；
图4是示意性示出根据本发明第一实施例的第一修改例的半导体器件的剖视图；
图5A(5A(a)至5A(d))是示意性示出根据本发明第一实施例的第一修改例的半导体器件的第一制造方法的附图(第一步)；
图5B(5B(a)至5B(d))是示意性示出根据本发明第一实施例的第一修改例的半导体器件的第一制造方法的附图(第二步)；
图5C(5C(a)至5C(c))是示意性示出根据本发明第一实施例的第一修改例的半导体器件的第一制造方法的附图(第三步)；
图6(6(a)至6(d))是示意性示出根据本发明第一实施例的第一修改例的半导体器件的第二制造方法的附图；
图7是示意性示出根据本发明第一实施例的第二修改例的半导体器件的剖视图；
图8A(8A(a)至8A(d))是示意性示出根据本发明第一实施例的第二修改例的半导体器件的第一制造方法的附图(第一步)；
图8B(8B(a)至8B(d))是示意性示出根据本发明第一实施例的第二修改例的半导体器件的第一制造方法的附图(第二步)；
图8C(8C(a)至8C(c))是示意性示出根据本发明第一实施例的第二修改例的半导体器件的第一制造方法的附图(第三步)；
图9(9(a)至9(d))是示意性示出根据本发明第一实施例的第二修改例的半导体器件的第二制造方法的附图；
图10是示意性示出根据本发明第一实施例的第三修改例的半导体器件的剖视图；
图11A(11A(a)至11A(d))是示意性示出根据本发明第一实施例的第三修改例的半导体器件的第一制造方法的附图(第一步)；
图11B(11B(a)至11B(d))是示意性示出根据本发明第一实施例的第三修改例的半导体器件的第一制造方法的附图(第二步)；
图11C(11C(a)至11C(c))是示意性示出根据本发明第一实施例的第三修改例的半导体器件的第一制造方法的附图(第三步)；
图12(12(a)至12(d))是示意性示出根据本发明第一实施例的第三修改例的半导体器件的第二制造方法的附图；
图13是示意性示出根据本发明第一实施例的第四修改例的半导体器件的剖视图；
图14A(14A(a)至14A(c))是示意性示出根据本发明第一实施例的第四修改例的半导体器件的第一制造方法的附图(第一步)；
图14B(14B(a)至14B(d))是示意性示出根据本发明第一实施例的第四修改例的半导体器件的第一制造方法的附图(第二步)；
图14C(14C(a)至14C(c))是示意性示出根据本发明第一实施例的第四修改例的半导体器件的第一制造方法的附图(第三步)；
图15是示意性示出根据本发明第一实施例的第五修改例的半导体器件的剖视图；
图16是示意性示出根据本发明第一实施例的第六修改例的半导体器件的剖视图；
图17是示意性示出根据本发明第一实施例的第七修改例的半导体器件的剖视图；
图18是示意性示出根据本发明第一实施例的第八修改例的半导体器件的剖视图；
图19是示意性示出根据本发明第一实施例的第九修改例的半导体器件的剖视图；
图20是示意性示出根据本发明第二实施例的配线基板的剖视图；
图21是示意性示出根据本发明第二实施例的第一修改例的配线基板的剖视图；
图22是示意性示出根据本发明第二实施例的第二修改例的配线基板的剖视图；
图23是示意性示出根据本发明第二实施例的第三修改例的配线基板的剖视图；
图24是示意性示出根据本发明第二实施例的第四修改例的配线基板的剖视图；以及
图25是示意性示出根据本发明第二实施例的第五修改例的配线基板的剖视图。
具体实施方式
下面参考附图描述实现本发明的最佳实施方式。
(第一实施例)
参考图2至图3B描述根据本发明第一实施例的半导体器件。
首先参考图2描述根据本发明实施例的半导体器件。
图2是示意性示出根据本发明实施例的半导体器件的剖视图。
如图2所示，根据本发明实施例的半导体器件10具有半导体芯片20、支撑板30、端子电极40、外部端子电极50和展开部分(fanout section)60。
半导体芯片20具有半导体器件10的电气功能。该半导体芯片20具有与该半导体芯片的外部电连接的端子电极40。相邻的端子电极40之间的间隔为第一间隔D1。例如，D1可以设为约50μm-100μm。
半导体芯片20的与其上设置有端子电极40的一侧相反的一侧通过粘合剂31连接在支撑板30上。支撑板30支撑半导体芯片20，保证半导体器件10的机械强度，并同时散发在半导体芯片20中产生的热量。
外部端子电极50设置在展开部分60的表面上。外部端子电极50是与半导体器件10的外部电连接的端子电极。相邻的外部端子电极50之间的间隔为第二间隔D2。例如，D2可以设置为约150μm-180μm。
所有外部端子电极50中的相邻外部端子电极50之间的间隔D2大于所有端子电极40中的相邻端子电极40之间的间隔D1。也就是说，相邻的外部端子电极50之间的最小间隔大于相邻的端子电极40之间的最大间隔。
展开部分60具有绝缘层61、穿通电极62和金属配线63。该展开部分连接具有第一间隔D1的端子电极40和具有第二间隔D2的外部端子电极50。
绝缘层61设置成覆盖半导体芯片20和设置在半导体芯片20上的端子电极40。穿通电极62连接在端子电极40上，并且设置成穿透绝缘层61。金属配线63连接在穿通电极62上，并且作为绝缘层61的表面上的配线。
绝缘层61覆盖通过粘合剂31连接在支撑板30上的半导体芯片20的形成有端子电极40的一侧。如图2所示，绝缘层61可以覆盖半导体芯片20的侧面。
绝缘层61、穿通电极62和金属配线63各自形成为至少一层。当D1大致上等于D2时，绝缘层61、穿通电极62和金属配线63各自形成至少一层，并且端子电极40与外部端子电极50可以电连接。然而，例如，如果D2明显大于D1(如D2约为D1的两倍)，则绝缘层61、穿通电极62和金属配线63可以各自形成为多个层以避免配线交叉。在本实施例中，如图2所示，绝缘层61、穿通电极62和金属配线63从支撑板30和半导体芯片20起按顺序各自形成为三个层(如绝缘层61、61a和61b，穿通电极62、62a和62b以及金属配线63、63a和63b)。外部端子电极50设置成与设置在展开部分60的表面上的金属配线63b连接。
接下来，将描述根据本实施例所述半导体器件10所具有的把半导体芯片20的相邻端子电极40之间的第一间隔D1加宽到相邻外部端子电极50之间的第二间隔D2的展开功能、保证机械强度的功能以及保证导热性的功能。
首先描述展开功能。
首先，穿通电极62连接在端子电极40上并且竖直地形成，因此相邻穿通电极62之间的间隔与第一间隔D1相同。
接下来，在与五个穿通电极62连接的金属配线63的五个部分中，除了左右部分以外，金属配线63的中间三个部分形成为与穿通电极62的顶部连接，因此金属配线63的相邻部分之间的间隔与第一间隔D1相同。然而，金属配线63的与左右两个穿通电极62连接的部分从左右两个穿通电极62的位置向左边和右边设置，以将第一间隔D1加宽到第二间隔D2。在本实施例中，例如，金属配线63的位于左边和右边的两个部分距中心穿通电极的距离为2×D2。
接下来，穿通电极62a连接在金属配线63上并且竖直地形成，因此除了左右穿通电极62a以外的中间三个穿通电极62a中的相邻穿通电极62a之间的间隔与第一间隔D1相同，并且位于左边和右边的每一个穿通电极62a距中心穿通电极62a的间隔均为2×D2。
接下来，在与五个穿通电极62a连接的金属配线63a的五个部分中，金属配线63a的中心、左边和右边三个部分形成为与穿通电极62a的顶部连接。然而，金属配线63a的位于从左边和右边起第二位的两个部分从相应穿通电极62a的位置向左边和右边设置，以将第一间隔D1加宽到第二间隔D2。在本实施例中，例如，金属配线63a的位于从左边和右边起第二位的两个部分距中心穿通电极的距离为D2。
接下来，穿通电极62b连接在金属配线63b上并且竖直地形成。因此，五个穿通电极62b中的相邻穿通电极62b之间的间隔与第二间隔D2相同。
接下来，金属配线63b的五个部分形成为连接在五个穿通电极62b的顶部。因此，金属配线63b的五个部分中的相邻部分之间的间隔与第二间隔D2相同。
最后，五个外部端子电极50形成为连接在金属配线63b的五个部分上。因此，第一间隔D1(端子电极40之间的间隔)被加宽至第二间隔D2，并且端子电极40与外部端子电极50连接。
如上文所述，提供了将第一间隔D1(相邻端子电极40之间的间隔)加宽至第二间隔D2(相邻外部端子电极50之间的间隔)的展开功能。
接下来，将描述半导体器件10的保证机械强度的功能和保证导热性的功能。
半导体器件10具有半导体芯片20、端子电极40以及与端子电极40数量一样多的外部端子电极50。第二间隔D2(相邻外部端子电极50之间的间隔)比第一间隔D1(相邻端子电极40之间的间隔)大。因此，半导体器件10的面积比半导体芯片20的面积大。主要通过支撑板30保证半导体器件10的机械强度大于半导体芯片20的机械强度。在根据本实施例的半导体器件10中，使用粘合剂31和绝缘层61将半导体芯片20固定在支撑板30上，从而也通过粘合剂31和绝缘层61保证机械强度。
另一方面，半导体芯片20通过粘合剂31和绝缘层61与支撑板30热接触。半导体芯片20自端子电极40起通过穿通电极62、62a和62b以及金属配线63、63a和63b与外部端子电极50电连接和热连接。因此，在根据本实施例的半导体器件10中，保证了散发在半导体芯片20中产生的热量的导热性。
接下来，将描述形成半导体器件10的优选材料。
首先，支撑板30的材料不受限制；然而，可以使用例如由铜板、或铝板、或科瓦铁镍钴合金板等制成的金属板。绝缘层61的材料不受限制；然而，可以例如使用环氧系树脂、苯酚系树脂、苯氧基树脂、聚酰亚胺系树脂、聚亚苯基系树脂、聚烯烃系树脂或氟系树脂。穿通电极62的材料不受限制；然而，可以例如使用铜。粘合剂31的材料不受限制；然而，可以例如使用通过把银添加到环氧树脂中而形成的高导热性环氧粘合剂或金硅合金。金属配线63的材料不受限制；然而，可以例如使用锡、铬、钛、镍、锌、钴、金、铜等。外部端子电极50的材料不受限制；然而，可以例如使用焊料。
(根据第一实施例的半导体器件的制造方法)
接下来，将参考图3A和图3B描述根据本实施例的半导体器件的制造方法。
图3A和图3B是示意性示出根据本实施例的半导体器件的制造方法的附图。
首先，在图3A(a)所示的半导体芯片安装步骤中，将半导体芯片20粘接到支撑板30上。在这种情况下，将粘合剂31预先施加在支撑板30的将要粘接半导体芯片20的粘接面上，其中该支撑板例如由厚度为100μm-1000μm的铜板制成，然后将半导体芯片20放置并粘接到施加有粘合剂31的支撑板30上。半导体芯片20粘接在支撑板30上，使得其上设置有端子电极40的一侧露出来(朝上)。
接下来，在图3A(b)所示的绝缘层形成步骤中，形成由环氧系树脂或聚酰亚胺系树脂制成的绝缘层61。同时，绝缘层61形成为在高度为例如100μm-800μm的半导体芯片20的其上设置有端子电极40的一侧进一步覆盖例如5μm-30μm的厚度。也就是说，绝缘层61的厚度是半导体芯片20的高度(例如，100μm-800μm)与覆盖半导体芯片20的端子电极40的厚度(例如，5μm-30μm)之和，并且半导体芯片20的端子电极40被绝缘层61覆盖。绝缘层61还可以形成为紧密地覆盖半导体芯片20的侧面21。在本实施例中，如图3A(b)所示，半导体芯片20的侧面21也被绝缘层61紧密地覆盖。
接下来，在图3A(c)所示步骤中，例如利用激光(但不限于该方法)使绝缘层61形成延伸到端子电极40的通孔64。
接下来，在图3A(d)所示的穿通电极形成步骤和金属配线形成步骤中，例如通过半加成法形成穿通电极62以填充通孔64，并且形成与穿通电极62连接的金属配线63。
同时，将金属配线63的与图3A(d)所示的五个端子电极40中的位于左边和右边的两个最外侧端子电极40连接的部分布置成向左右两侧伸展，以加宽端子间隔。
接下来，在图3B(a)和图3B(b)所示步骤中，使形成绝缘层61、形成带通孔64的绝缘层61、以及形成穿通电极62和金属配线63的步骤重复两次。然而，在第一次重复中，形成绝缘层61a、通孔64a、穿通电极62a和金属配线63a，在第二次重复中，形成绝缘层61b、通孔64b、穿通电极62b和金属配线63b。绝缘层61a和61b可以形成例如5μm-30μm的厚度。将金属配线63a的与图3B(a)所示的五个端子电极40中的位于从左边和右边起第二位的两个端子电极连接的部分布置成向左右两侧伸展，以加宽端子间隔。因此，如图3B(b)所示，在第二次重复中，穿通电极62b与金属配线63b的几个部分以比第一间隔D1宽的第二间隔D2彼此等距地隔开。
接下来，在图3B(c)所示的外部端子电极形成步骤中，形成与金属配线63b连接的外部端子电极50。通过焊料或由电镀法形成的铜形成外部端子电极50。
如上文所述，根据本实施例所述的半导体器件，使半导体芯片的端子电极间隔与C4凸点节距等普通端子间隔一致，由此可以使用现有的配线基板，并且可以增强用于支撑半导体芯片的机械强度和用于散发半导体芯片所产生的热量的导热性。
在根据本实施例的半导体器件10中，使用了三层绝缘层61、穿通电极62和金属配线63来保证展开功能。然而，如果可以使任意端子电极40与外部端子电极50连接而不相互交叉，那么层的数量和金属配线的长度不限于此。
在根据本实施例的半导体器件的制造方法中，虽然通过例如半加成法形成穿通电极62、62a和62b并且形成金属配线63、63a和63b，但是可以在分开的步骤中形成穿通电极62、62a和62b和金属配线63、63a和63b。
(第一实施例的第一修改例)
接下来，将参考图4至图6描述本发明第一实施例的第一修改例。
首先，将参考图4描述根据本发明第一实施例的第一修改例的半导体器件。
图4是示意性示出根据第一修改例的半导体器件的剖视图。在下面的描述中，用相同的附图标记表示前面已经描述过的部件并且不再描述这些部件(类似的注释适用于下面的修改例)。
根据第一修改例的半导体器件与根据第一实施例的半导体器件的不同之处在于：在支撑板上通过第一金属膜设置第二金属膜，并且该第二金属膜形成有将要装入半导体芯片的安装孔。
参考图4，与根据第一实施例的半导体器件(在根据第一实施例的半导体器件中，通过粘合剂将半导体芯片粘接在支撑板上，然后在半导体芯片的设置有端子电极的一侧覆盖绝缘膜)不同，根据第一修改例的半导体器件10a的特征在于：在支撑板30上通过第一金属膜32设置第二金属膜33，该第二金属膜形成有将要装入半导体芯片20的安装孔34，并且半导体芯片20装入安装孔34中以使其上设置有端子电极40的一侧露出来，并且通过粘合剂31粘接在安装孔34中。
如图4所示，根据第一修改例的半导体器件10a具有半导体芯片20、支撑板30、端子电极40、外部端子电极50和展开部分60。半导体芯片20、端子电极40和外部端子电极50的结构与根据第一实施例的半导体器件10的结构相同。
另一方面，支撑板30的两个面都覆盖有第一金属膜32。第二金属膜33通过第一金属膜32形成在支撑板30的一个面上。第二金属膜33的厚度大致上等于半导体芯片20的高度。将第二金属膜33去掉与半导体芯片20的平面形状大致相同的形状，以形成安装孔34。通过粘合剂31把半导体芯片20的与其上设置有端子电极40的一侧相反的一侧粘接在安装孔34中。
在第一实施例中，作为展开部分60的一部分的第一绝缘层61包括厚度与半导体芯片20的高度几乎相等的部分；然而，在第一修改例中，第一绝缘层61在除了半导体芯片20与安装孔34之间的缝隙以外的所有部分中具有覆盖半导体芯片20的端子电极40的厚度。
接下来，将描述展开功能、保证机械强度的功能和保证导热性的功能。展开功能与第一实施例的展开功能类似。对于机械强度和导热性，由于半导体芯片20被装入安装孔34中，由此半导体芯片20的侧面覆盖有第二金属膜33。因此，与第一实施例相比，可以进一步增强机械强度和导热性。
接下来，将描述形成半导体器件10a的优选材料。第一绝缘层61、穿通电极62、粘合剂31、金属配线63和外部端子电极50可以使用与第一实施例的材料相同的材料。
支撑板30的材料不受限制；然而，可以例如使用镍板。第一金属膜的材料不受限制；然而，可以例如使用金。第二金属膜的材料不受限制；然而，可以例如使用铜。
(根据第一实施例的第一修改例的半导体器件的第一制造方法)
接下来，将参考图5A至图5C描述根据第一修改例的半导体器件的第一制造方法。
图5A至图5C是示意性示出根据第一修改例的半导体器件的第一制造方法的附图。
首先，如图5A(a)所示，提供由厚度为例如100μm-1000μm的镍板制成的支撑板30。预先用金对由镍板制成的支撑板30的两面进行电镀，以形成由厚度为例如30nm-400nm的金制成的第一金属膜32。
接下来，在如图5A(b)所示的金属膜形成步骤中，用铜对通过在支撑板30上镀金形成的第一金属膜32的顶部进行电镀，以形成由厚度为例如100μm-800μm的铜制成的第二金属膜33。100μm-800μm的厚度大致上等于半导体芯片20的高度(例如100μm-800μm)。
接下来，在图5A(c)所示的安装孔形成步骤中，在第二金属膜33上形成由干膜抗蚀剂35制成的抗蚀图案。也就是说，把厚度为例如10μm-30μm的干膜抗蚀剂35沉积在第二金属膜33上并使其曝光和显影，然后去除与半导体芯片20的平面形状相对应的部分以形成抗蚀图案。该抗蚀图案的形状与随后在第二金属膜33中形成的、用于安装半导体芯片20的安装孔34的形状一致。
接下来，在图5A(d)所示的安装孔形成步骤中，通过以下方式形成安装孔34：使用氯化铜作为蚀刻液并且使用由形成在第二金属膜33上的干膜抗蚀剂35制成的抗蚀图案作为蚀刻保护膜，对由铜制成的第二金属膜33进行蚀刻。同时，沿由铜制成的第二金属膜33的深度方向进行蚀刻。当蚀刻到达通过镀金形成的第一金属膜32的表面时，停止蚀刻过程，因而可以保证用于安装半导体芯片20的安装孔34的、其上将要安装半导体芯片20的安装面36的平整度。安装孔34的深度等于第二金属膜33的厚度，第二金属膜33的厚度大致上等于半导体芯片20的高度(例如100μm-800μm)，因此安装孔34的深度大致上等于半导体芯片20的高度。
接下来，在图5B(a)所示的安装孔粘接步骤中，把半导体芯片20装入安装孔34，并且用粘合剂31把半导体芯片20粘接在安装孔34中。虽然可以使用高导热性环氧粘合剂作为粘合剂31，但是因为安装面36是由金形成的，所以也可以使用金硅合金通过共晶结合法把半导体芯片20粘接在安装孔34中。
接下来，在图5B(b)所示的绝缘层形成步骤中，形成由环氧系树脂或聚酰亚胺系树脂制成的绝缘层61。具体地说，形成厚度为例如5μm-30μm的绝缘层61，以便覆盖装入安装孔34中的半导体芯片20的设置有端子电极40的一侧和第二金属膜33的表面。如上文所述，安装孔34的深度大致上等于半导体芯片20的高度，因此装入安装孔34中的半导体芯片20的设置有端子电极40的一侧与第二金属膜33的表面大致上处于同一高度。另外，绝缘层61还填充在半导体芯片20的侧面21与安装孔34之间的缝隙中。因此，用绝缘层61覆盖半导体芯片20的端子电极40以实现平坦化。
接下来，例如使用激光形成通孔64(图5B(c))，然后通过例如半加成法形成穿通电极62，并且形成金属配线63(图5B(d))。此外，重复图5B(b)至图5B(d)的步骤两次，以形成展开部分60(图5C(a)和5C(b))和外部端子电极50(图5C(c))。图5B(c)、图5B(d)和图5C(a)至图5C(c)所示的步骤与图3A(c)、图3A(d)和图3B(a)至图3B(c)所示的第一实施例的制造方法的步骤相同。与第一实施例相同，在第一次重复中，形成绝缘层61a、通孔64a、穿通电极62a和金属配线63a，而在第二次重复中，形成绝缘层61b、通孔64b、穿通电极62b和金属配线63b。
(根据第一实施例的第一修改例的半导体器件的第二制造方法)
接下来，将参考图5B至图6描述根据第一修改例的半导体器件的第二制造方法。
该制造方法与根据第一修改例的半导体器件的第一制造方法的不同之处在于，使用加成法形成带有安装孔的第二金属膜。
参考图6，与根据第一修改例的半导体器件的第一制造方法(在根据第一修改例的半导体器件的第一制造方法中，在支撑板上形成第二金属膜，然后形成与安装孔相对应的抗蚀图案，对第二金属膜进行蚀刻以形成安装孔)不同，第二制造方法的特征在于：当在支撑板上形成第一金属膜之后，在形成第二金属膜之前，形成与安装孔相对应的抗蚀图案，然后形成第二金属膜，再去除抗蚀图案，以在第二金属膜中形成安装孔。
图6是示意性示出根据第一修改例的半导体器件的第二制造方法的附图。参考图6(a)至图6(d)、图5B(a)至图5B(d)和图5C(a)至图5C(c)描述该制造方法。
首先，如图6(a)所示，提供由厚度为例如100μm-1000μm的镍板制成的支撑板30。预先用金对由镍板制成的支撑板30的两面进行电镀，以形成由厚度为例如30nm-400nm的金制成的第一金属膜32。该步骤与图5A(a)所示的根据第一修改例的半导体器件的第一制造方法的步骤相同。
接下来，在图6(b)所示步骤中，在第一金属膜32上形成由干膜抗蚀剂35制成的抗蚀图案。也就是说，把厚度为例如10μm-30μm的干膜抗蚀剂35沉积在第二金属膜33上并使其曝光和显影，从而形成具有与半导体芯片20的平面形状相对应的形状的抗蚀图案。该抗蚀图案的形状与随后在第二金属膜33中形成的、用于安装半导体芯片20的安装孔34的形状一致。然而，与根据第一修改例的半导体器件的第一制造方法相比，该抗蚀图案形状是正反颠倒的图案形状。
接下来，在图6(c)所示步骤中，用铜对第一金属膜32的形成有抗蚀图案的顶部进行电镀，以形成由厚度为例如100μm-800μm的铜制成的第二金属膜33。100μm-800μm的厚度大致上等于半导体芯片20的高度(例如100μm-800μm)。
接下来，在图6(d)所示步骤中，使干膜抗蚀剂35的留下作为抗蚀图案的全部面曝光和显影，然后剥掉干膜抗蚀剂。因此，第二金属膜33形成了用于安装半导体芯片20的安装孔34。安装孔34的深度等于第二金属膜33的厚度，第二金属膜33的厚度大致上等于半导体芯片20的高度(例如100μm-800μm)，因而安装孔34的深度大致上等于半导体芯片20的高度。
此后，从把半导体芯片20装入安装孔34并把半导体芯片20粘接在安装孔34中的步骤至形成外部端子电极50的步骤的那些步骤，与图5B(a)至图5B(d)和图5C(a)至图5C(c)所示的根据第一修改例的半导体器件的第一制造方法的那些步骤相同。
如上文所述，根据第一修改例所述的半导体器件，可以使半导体芯片的端子电极间隔与C4凸点节距等普通端子间隔一致，并且把半导体芯片装入安装孔，由此可以进一步增强机械强度和导热性。
在根据第一修改例的半导体器件10a中，使用了三层绝缘层61、穿通电极62和金属配线63来保证展开功能。然而，如果可以使任意端子电极40与外部端子电极50连接而不相互交叉，那么层的数量和金属配线的长度不限于此。
在根据本实施例的半导体器件的制造方法中，虽然通过例如半加成法形成穿通电极62、62a和62b并且形成金属配线63、63a和63b，但是可以在分开的步骤中形成穿通电极62、62a和62b和金属配线63、63a和63b。
(第一实施例的第二修改例)
接下来，将参考图7至图9描述本发明第一实施例的第二修改例。
首先，将参考图7描述根据本发明第一实施例的第二修改例的半导体器件。
图7是示意性示出根据第二修改例的半导体器件的剖视图。
根据第二修改例的半导体器件与根据第一实施例的第一修改例的半导体器件的不同之处在于：通过支撑板表面处理膜在支撑板上形成第一金属膜。
参考图7，与根据第一实施例的第一修改例的半导体器件(在根据第一实施例的第一修改例的半导体器件中，第一金属膜直接形成在支撑板上)不同，根据第二修改例的半导体器件10b的特征在于：通过支撑板表面处理膜37在支撑板30上形成第一金属膜32。
如图7所示，根据第二修改例的半导体器件10b具有半导体芯片20、支撑板30、端子电极40、外部端子电极50和展开部分60。半导体芯片20、端子电极40、外部端子电极50和展开部分60的结构与根据第一实施例的第一修改例的半导体器件10a的结构相同。
另一方面，支撑板30的两个面都覆盖有支撑板表面处理膜37，并且每一个支撑板表面处理膜37的表面都覆盖有第一金属膜32。在支撑板30的一个面上，在第一金属膜32的表面上形成第二金属膜33。与第一实施例的第一修改例一样，第二金属膜33的厚度大致上等于半导体芯片20的高度，并且形成安装孔34，然后把半导体芯片20装入安装孔34并粘接在安装孔34中。
通过支撑板表面处理膜37在支撑板30上形成第一金属膜32的目的是为了使用任何需要的材料组合作为支撑板30与第一金属膜32的组合。也就是说，如果难以在支撑板30上直接形成用作第二金属膜33的阻蚀层的第一金属膜32，那么可以通过支撑板表面处理膜37在支撑板30上形成第一金属膜32。
具体地说，为了例如使用铜板作为支撑板30并且例如使用镀金而形成的金作为第一金属膜32，如果直接对铜板的顶部镀金，那么铜和金会扩散，因而不能进行镀金。因此，把由例如镍制成的支撑板表面处理膜37设置在支撑板30的表面上作为扩散阻挡层。可以使用与第一实施例的第一修改例的材料相同的材料作为另一种优选材料。
该半导体器件具有与第一实施例的第一修改例的半导体器件的功能类似的展开功能、保证机械强度的功能和保证导热性的功能。因此，与第一实施例相比，尤其可以进一步增强机械强度和导热性。
(根据第一实施例的第二修改例的半导体器件的第一制造方法)
接下来，将参考图8A至图8C描述根据第二修改例的半导体器件的第一制造方法。
图8A至图8C是示意性示出根据第二修改例的半导体器件的第一制造方法的附图。
首先，如图8A(a)所示，提供由厚度为例如100μm-1000μm的铜板制成的支撑板30。预先用镍对由铜板制成的支撑板30的两面进行电镀，以形成由厚度为例如3μm-10μm的镍制成的支撑板表面处理膜37。接下来，进行镀金，以形成由厚度为例如30nm-400nm的金制成的第一金属膜32。
接下来，进行镀铜，以形成由铜制成的第二金属膜33(图8A(b))；在第二金属膜33上形成由干膜抗蚀剂35制成的抗蚀图案(图8A(c))；通过把由铜制成的第二金属膜33蚀刻至第一金属膜32的表面的方式形成安装孔34(图8A(d))；把半导体芯片20装入安装孔34并粘接在安装孔34中(图8B(a))；以及形成绝缘层61以覆盖半导体芯片20的端子电极40(图8B(b))。此外，例如使用激光形成通孔64(图8B(c))，然后通过例如半加成法形成穿通电极62，并且形成金属配线63(图8B(d))。图8A(b)至图8A(d)和图8B(a)至图8B(d)所示的步骤与图5A(b)至图5A(d)和图5B(a)至图5B(d)所示的第一实施例的第一修改例的制造方法的步骤相同。
接下来，重复图8B(b)至图8B(d)的步骤两次，以形成展开部分60(图8C(a)和图8C(b))和外部端子电极50(图8C(c))。图8C(a)至图8C(c)所示的步骤与图5C(a)至图5C(c)所示的第一实施例的第一修改例的制造方法的步骤相同。与第一实施例的第一修改例相同，在第一次重复中，形成绝缘层61a、通孔64a、穿通电极62a和金属配线63a，而在第二次重复中，形成绝缘层61b、通孔64b、穿通电极62b和金属配线63b。
(根据第一实施例的第二修改例的半导体器件的第二制造方法)
接下来，将参考图8B至图9描述根据第二修改例的半导体器件的第二制造方法。
该制造方法与根据第二修改例的半导体器件的第一制造方法的不同之处在于：使用加成法形成带有安装孔的第二金属膜。
参考图9，与根据第二修改例的半导体器件的第一制造方法(在根据第二修改例的半导体器件的第一制造方法中，在支撑板上形成第二金属膜，然后形成与安装孔相对应的抗蚀图案，再对第二金属膜进行蚀刻以形成安装孔)不同，第二制造方法的特征在于：当在支撑板上形成第一金属膜之后，在形成第二金属膜之前，形成与安装孔相对应的抗蚀图案，然后形成第二金属膜，再去除抗蚀图案，以在第二金属膜中形成安装孔。
图9是示意性示出根据第二修改例的半导体器件的第二制造方法的附图。将参考图9(a)至图9(d)、图8B(a)至图8B(d)和图8C(a)至图8C(c)描述该制造方法。
首先，如图9(a)所示，提供由厚度为例如100μm-1000μm的铜板制成的支撑板30。预先用镍对由铜板制成的支撑板30的两面进行电镀，以形成由厚度为例如3μm-10μm的镍制成的支撑板表面处理膜37。接下来进行镀金，以形成由厚度为例如30nm-400nm的金制成的第一金属膜32。该步骤与图8A(a)所示的根据第二修改例的半导体器件的第一制造方法的步骤相同。
接下来，在图9(b)所示步骤中，在第一金属膜32上形成由干膜抗蚀剂35制成的抗蚀图案。也就是说，把厚度为例如10μm-30μm的干膜抗蚀剂35沉积在第一金属膜32上并使其曝光和显影，以形成具有与半导体芯片20的平面形状相对应的形状的抗蚀图案。该抗蚀图案的形状与随后在第二金属膜33中形成的、用于安装半导体芯片20的安装孔34的形状一致。然而，与根据第二修改例的半导体器件的第一制造方法相比，该抗蚀图案形状是正反颠倒的图案形状。
接下来，在图9(c)所示步骤中，用铜对第一金属膜32的形成有抗蚀图案的顶部进行电镀，以形成由厚度为例如100μm-800μm的铜制成的第二金属膜33。100μm-800μm的厚度大致上等于半导体芯片20的高度(例如100μm-800μm)。
接下来，在图9(d)所示步骤中，使干膜抗蚀剂35的留下作为抗蚀图案的全部面曝光和显影，然后剥掉干膜抗蚀剂。因此，第二金属膜33形成了用于安装半导体芯片20的安装孔34。安装孔34的深度等于第二金属膜33的厚度，第二金属膜33的厚度大致上等于半导体芯片20的高度(例如100μm-800μm)，因而安装孔34的深度大致上等于半导体芯片20的高度。
此后，从把半导体芯片20装入安装孔34并把半导体芯片20粘接在安装孔34中的步骤至形成外部端子电极50的步骤的这些步骤与图8B(a)至图8B(d)和图8C(a)至图8C(c)所示的根据第二修改例的半导体器件的第一制造方法的步骤相同。
如上文所述，根据第二修改例所述的半导体器件，可以使用更宽范围的材料作为支撑板和第一金属膜，可以使半导体芯片的端子电极间隔与C4凸点节距等普通端子间隔一致，并且把半导体芯片装入安装孔，由此可以进一步增强机械强度和导热性。
在根据第二修改例的半导体器件10b中，使用了三层绝缘层61、穿通电极62和金属配线63来保证展开功能。然而，如果可以使任意端子电极40与外部端子电极50连接而不相互交叉，那么层的数量和金属配线的长度不限于此。
在根据本实施例的半导体器件的制造方法中，虽然通过例如加成法形成穿通电极62、62a和62b并且形成金属配线63、63a和63b，但是可以在分开的步骤中形成穿通电极62、62a和62b和金属配线63、63a和63b。
(第一实施例的第三修改例)
接下来，将参考图10至图11C描述本发明第一实施例的第三修改例。
首先，将参考图10描述根据本发明第一实施例的第三修改例的半导体器件。
图10是示意性示出根据第三修改例的半导体器件的剖视图。
根据第三修改例的半导体器件与根据第一实施例的第二修改例的半导体器件的不同之处在于，支撑板是带有铺设在绝缘板表面上的铜箔的板。
参考图10，与根据第一实施例的第二修改例的半导体器件(在根据第一实施例的第二修改例的半导体器件中，支撑板为金属板)不同，根据第三修改例的半导体器件10c的特征在于：支撑板30是带有铺设在绝缘板表面上的铜箔的板。
如图10所示，根据第三修改例的半导体器件10c具有半导体芯片20、支撑板30、端子电极40、外部端子电极50和展开部分60。半导体芯片20、端子电极40、外部端子电极50和展开部分60的结构与根据第一实施例的第二修改例的半导体器件10b的结构相同。
另一方面，支撑板30是绝缘板而不是金属板。支撑板30具有其上铺设有铜箔38的两个面。在支撑板30的每个面上，铜箔38的表面覆盖有支撑板表面处理膜37，并且支撑板表面处理膜37的顶面覆盖有第一金属膜32。在支撑板30的一个面上，在第一金属膜32上形成第二金属膜33。与第一实施例的第二修改例一样，第二金属膜33的厚度大致上等于半导体芯片20的高度，并且形成安装孔34，然后把半导体芯片20装入安装孔34并粘接在安装孔34中。
支撑板30是绝缘板而不是金属板，从而能够使用普通绝缘板作为母板。也就是说，根据第三修改例，即使使用例如玻璃纤维环氧树脂板作为支撑板30，也可以制造半导体器件10c。
具体地说，可以使用例如玻璃纤维环氧树脂板作为支撑板30并且使用例如镀金的金作为第一金属膜32。把铜箔38铺设在由玻璃纤维环氧树脂板制成的支撑板30的表面上，由此可以把由例如镍制成的支撑板表面处理膜37设置在铜箔38，并且可以使用镀金而形成的金作为位于支撑板表面处理膜37上的第一金属膜32。与第一实施例的第二修改例一样，在铜箔38上设置由镍制成的支撑板表面处理膜37，以便通过镀金形成由金制成的第一金属膜32。
该半导体器件具有与第一实施例的第二修改例的半导体器件的功能类似的展开功能、保证机械强度的功能和保证导热性的功能。因此，与第一实施例相比，尤其可以进一步增强机械强度和导热性。
(根据第一实施例的第三修改例的半导体器件的第一制造方法)
接下来，将参考图11A至图11C描述根据第三修改例的半导体器件的第一制造方法。
图11A至图11C是示意性示出根据第三修改例的半导体器件的第一制造方法的附图。
首先，如图11A(a)所示，提供由厚度为例如100μm-1000μm的玻璃纤维环氧树脂板制成的支撑板30。预先把厚度为例如10μm-100μm的铜箔38铺设在由玻璃纤维环氧树脂板制成的支撑板30的两面上，接着在支撑板30的两面上，用镍对铜箔38的表面进行电镀，以形成由厚度为例如3μm-10μm的镍制成的支撑板表面处理膜37。接下来，在支撑板30的两面上，用金对支撑板表面处理膜37的表面进行电镀，以形成由厚度为例如30nm-400nm的金制成的第一金属膜32。
接下来，进行镀铜，以形成由铜制成的第二金属膜33(图11A(b))；在第二金属膜33上形成由干膜抗蚀剂35制成的抗蚀图案(图11A(c))；通过把由铜制成的第二金属膜33蚀刻至第一金属膜32的表面的方式形成安装孔34(图11A(d))；把半导体芯片20装入安装孔34并粘接在安装孔34中(图11B(a))；以及形成绝缘层61以覆盖半导体芯片20的端子电极40(图11B(b))。此外，例如使用激光形成通孔64(图11B(c))，然后通过例如半加成法形成穿通电极62，并且形成金属配线63(图11B(d))。图11A(b)至图11A(d)和图11B(a)至图11B(d)所示的步骤与图5A(b)至图5A(d)和图5B(a)至图5B(d)所示的第一实施例的第一修改例的制造方法的步骤相同。
接下来，重复图11B(b)至图11B(d)的步骤两次，以形成展开部分60(图11C(a)和图11C(b))和外部端子电极50(图11C(c))。图11C(a)至图11C(c)所示的步骤与图5C(a)至图5C(c)所示的第一实施例的第一修改例的制造方法的步骤相同。与第一实施例的第一修改例相同，在第一次重复中，形成绝缘层61a、通孔64a、穿通电极62a和金属配线63a，而在第二次重复中，形成绝缘层61b、通孔64b、穿通电极62b和金属配线63b。
(根据第一实施例的第三修改例的半导体器件的第二制造方法)
接下来，将参考图11B至图12描述根据第三修改例的半导体器件的第二制造方法。
该制造方法与根据第三修改例的半导体器件的第一制造方法的不同之处在于：使用加成法形成带有安装孔的第二金属膜。
参考图12，与根据第二修改例的半导体器件的第一制造方法(在根据第二修改例的半导体器件的第一制造方法中，在支撑板上形成第二金属膜，然后形成与安装孔相对应的抗蚀图案，再对第二金属膜进行蚀刻以形成安装孔)不同，第二制造方法的特征在于：当在支撑板上形成第一金属膜之后，在形成第二金属膜之前，形成与安装孔相对应的抗蚀图案，然后形成第二金属膜，再去除抗蚀图案，以在第二金属膜中形成安装孔。
图12是示意性示出根据第三修改例的半导体器件的第二制造方法的附图。将参考图12(a)至图12(d)、图11B(a)至图11B(d)和图11C(a)至图11C(c)描述该制造方法。
首先，如图12(a)所示，提供由厚度为例如100μm-1000μm的玻璃纤维环氧树脂板制成的支撑板30。预先把厚度为例如10μm-100μm的铜箔38铺设在由玻璃纤维环氧树脂板制成的支撑板30的两面上，接着在支撑板30的两面上，用镍对铜箔38的表面进行电镀，以形成由厚度为例如3μm-10μm的镍制成的支撑板表面处理膜37。接下来，在支撑板30的两面上，用金对支撑板表面处理膜37的表面进行电镀，以形成由厚度为例如30nm-400nm的金制成的第一金属膜32。该步骤与图11A(a)所示的根据第三修改例的半导体器件的第一制造方法的步骤相同。
接下来，在图12(b)所示步骤中，在第一金属膜32上形成由干膜抗蚀剂35制成的抗蚀图案。也就是说，把厚度为例如10μm-30μm的干膜抗蚀剂35沉积在第一金属膜32上并使其曝光和显影，然后形成具有与半导体芯片20的平面形状相对应的形状的抗蚀图案。该抗蚀图案的形状与随后在第二金属膜33中形成的、用于安装半导体芯片20的安装孔34的形状一致。然而，与根据第三修改例的半导体器件的第一制造方法相比，该抗蚀图案形状是正反颠倒的图案形状。
接下来，在图12(c)所示步骤中，用铜对第一金属膜32的形成有抗蚀图案的顶部进行电镀，以形成由厚度为例如100μm-800μm的铜制成的第二金属膜33。100μm-800μm的厚度大致上等于半导体芯片20的高度(例如100μm-800μm)。
接下来，在图12(d)所示步骤中，使干膜抗蚀剂35的留下作为抗蚀图案的全部面曝光和显影，然后剥掉干膜抗蚀剂。因此，第二金属膜33形成了用于安装半导体芯片20的安装孔34。安装孔34的深度等于第二金属膜33的厚度，第二金属膜33的厚度大致上等于半导体芯片20的高度(例如100μm-800μm)，因而安装孔34的深度大致上等于半导体芯片20的高度。
此后，从把半导体芯片20装入安装孔34并把半导体芯片20粘接在安装孔34中的步骤至形成外部端子电极50的步骤的这些步骤与图11B(a)至图11B(d)和图11C(a)至图11C(c)所示的根据第三修改例的半导体器件的第一制造方法的步骤相同。
如上文所述，根据第三修改例所述的半导体器件，可以使用更宽范围的材料作为支撑板，可以使半导体芯片的端子电极间隔与C4凸点节距等普通端子间隔一致，并且把半导体芯片装入安装孔，由此可以进一步增强机械强度和导热性。
在根据第三修改例的半导体器件10c中，使用了三层绝缘层61、穿通电极62和金属配线63来保证展开功能。然而，如果可以使任意端子电极40与外部端子电极50连接而不相互交叉，那么层的数量和金属配线的长度不限于此。
在根据本实施例的半导体器件的制造方法中，虽然通过例如加成法形成穿通电极62、62a和62b并且形成金属配线63、63a和63b，但是可以在分开的步骤中形成穿通电极62、62a和62b和金属配线63、63a和63b。
(第一实施例的第四修改例)
接下来，将参考图13和图14描述本发明第一实施例的第四修改例。
首先，将参考图13描述根据本发明第一实施例的第四修改例的半导体器件。
图13是示意性示出根据第四修改例的半导体器件的剖视图。
根据第四修改例的半导体器件与根据第一实施例的半导体器件的不同之处在于：形成带有将要装入半导体芯片的安装孔的整块支撑板。
参考图13，与根据第一实施例的半导体器件(在根据第一实施例的半导体器件中，半导体芯片用粘合剂粘接在支撑板上，并且用绝缘膜覆盖半导体芯片的设置有端子电极的一侧)不同，根据第四修改例的半导体器件10d的特征在于：形成带有将要装入半导体芯片20的安装孔34的支撑板30，然后把半导体芯片20装入安装孔34，使半导体芯片20的设置有端子电极40的一侧露出来，并且用粘合剂31把该半导体芯片粘接在安装孔34中。
如图13所示，根据第四修改例的半导体器件10d具有半导体芯片20、支撑板30、端子电极40、外部端子电极50和展开部分60。半导体芯片20、端子电极40和外部端子电极50的结构与根据第一实施例的半导体器件10的结构相同。
另一方面，支撑板30是整块支撑板，并且去掉了支撑板30的形状与半导体芯片20的平面形状大致上相同并且深度与半导体芯片20的高度大致上相同的部分，以形成安装孔34。半导体芯片20的与设置有端子电极40一侧相反的一侧用粘合剂31粘接在安装孔34中。
对于展开部分60，在根据第一实施例的半导体器件10中，第一绝缘层61具有厚度与半导体芯片20的高度大致上相同的部分，以便也覆盖半导体芯片20的侧面；而在第四修改例中，由于第一绝缘层61具有覆盖被装入安装孔34中的半导体芯片20的设置有端子电极40的一侧和支撑板30的结构，所以第一绝缘层61具有在所有部分中大致上均匀的厚度。
接下来，将描述展开功能、保证机械强度的功能和保证导热性的功能。展开功能与第一实施例的展开功能类似。对于机械强度和导热性，半导体芯片20被装入安装孔34，由此半导体芯片20的侧面被支撑板30覆盖。因此，与第一实施例相比，可以进一步增强机械强度和导热性。
接下来，将描述形成半导体器件10d的优选材料。第一绝缘层61、穿通电极62、粘合剂31、金属配线63和外部端子电极50可以使用与第一实施例的材料相同的材料。
支撑板30的材料不受到特别的限定，只要能使支撑板30为机械强度和导热性极好的板就行；可以使用铜板。
(根据第一实施例的第四修改例的半导体器件的制造方法)
接下来，将参考图14A至图14C描述根据第四修改例的半导体器件的制造方法。
图14A至图14C是示意性示出根据第四修改例的半导体器件的第一制造方法的附图。
首先，如图14A(a)所示，提供由厚度为例如100μm-1000μm的铜板制成的支撑板30。
接下来，在图14A(b)所示的安装孔形成步骤中，在由铜板制成的支撑板30上形成由干膜抗蚀剂35制成的抗蚀图案。也就是说，把干膜抗蚀剂35沉积在支撑板30上并使其曝光和显影，然后去除与半导体芯片20的平面形状相对应的部分以形成抗蚀图案。该抗蚀图案的形状与随后在支撑板30中形成的、用于安装半导体芯片20的安装孔34的形状一致。
接下来，在图14A(c)所示的安装孔形成步骤中，通过以下方式形成安装孔34：使用氯化铜作为蚀刻液并且使用由形成在支撑板30上的干膜抗蚀剂35制成的抗蚀图案作为蚀刻保护膜，对由铜制成的支撑板30进行蚀刻。同时，沿由铜制成的支撑板30的深度方向进行蚀刻。控制蚀刻时间，由此当达到与装入安装孔34中的半导体芯片20的高度大致上相同的深度时，完成蚀刻，从而形成安装孔34。
接下来，把半导体芯片20装入安装孔34并粘接在安装孔34中(图14B(a))；形成绝缘层61以覆盖半导体芯片20的端子电极40(图14B(b))；例如使用激光形成通孔64(图14B(c))；以及通过例如半加成法形成穿通电极62，并且形成金属配线63(图14B(d))。图14B(a)至图14B(d)所示的步骤与图5B(a)至图5B(d)所示的第一实施例的第一修改例的制造方法的步骤相同。
此外，重复图14B(b)至图14B(d)的步骤两次，以形成展开部分60(图14C(a)和图14C(b))和外部端子电极50(图14C(c))。图14C(a)至图14C(c)所示的步骤与与图5C(a)至图5C(c)所示的第一实施例的第一修改例的制造方法的步骤相同。与第一实施例的第一修改例相同，在第一次重复中，形成绝缘层61a、通孔64a、穿通电极62a和金属配线63a，而在第二次重复中，形成绝缘层61b、通孔64b、穿通电极62b和金属配线63b。
如上文所述，根据第四修改例的半导体器件，可以使用更宽范围的材料作为支撑板，可以使半导体芯片的端子电极间隔与C4凸点节距等普通端子间隔一致，并且把半导体芯片装入安装孔，由此可以进一步增强机械强度和导热性。
在根据第四修改例的半导体器件10d中，使用了三层绝缘层61、穿通电极62和金属配线63来保证展开功能。然而，如果可以使任意端子电极40与外部端子电极50连接而不相互交叉，那么层的数量和金属配线的长度不限于此。
在根据本实施例的半导体器件的制造方法中，虽然通过例如半加成法形成穿通电极62、62a和62b并且形成金属配线63、63a和63b，但是可以在分开的步骤中形成穿通电极62、62a和62b和金属配线63、63a和63b。
(第一实施例的第五修改例)
接下来，将参考图15描述根据本发明第一实施例的第五修改例的半导体器件。
图15是示意性示出根据第五修改例的半导体器件的剖视图。
根据第五修改例的半导体器件与根据第一实施例的半导体器件10的不同之处在于：在一块支撑板上安装多个半导体芯片。
参考图15，与根据第一实施例的半导体器件(在根据第一实施例的半导体器件中，在一块支撑板上安装一个半导体芯片)不同，根据第五修改例的半导体器件10e的特征在于：在一块支撑板30上安装多个半导体芯片20。
如图15所示，根据第五修改例的半导体器件10e具有半导体芯片20、支撑板30、端子电极40、外部端子电极50和展开部分60。半导体芯片20和端子电极40的结构与根据第一实施例的半导体器件10的结构相同。
另一方面，每一个半导体芯片20的与其上设置有端子电极40的一侧相反的一侧用粘合剂31粘接在支撑板30上。将要安装在一块支撑板30上的半导体芯片20的数量只要多于两个或更多就行，并不受到特别的限定；例如，与根据第五修改例的半导体器件10e一样，可以安装两个半导体芯片20。同时，与根据第一实施例的半导体器件10相比，增加了支撑板30的平面面积。
外部端子电极50形成为与半导体芯片20的端子电极40相对应。因此，与根据第一实施例的半导体器件10相比，增加了外部端子电极50的数量。
与根据第一实施例的半导体器件10一样，展开部分60在其厚度方向上的结构具有绝缘层61、61a和61b、穿通电极62、62a和62b以及金属配线63、63a和63b。然而，因为在一块支撑板30上安装了多个半导体芯片20，所以与根据第一实施例的半导体器件10相比，随着半导体芯片20的数量增加，穿通电极62、62a和62b以及金属配线63、63a和63b的数量相应增加。
此外，可以通过金属配线63、63a和63b连接多个半导体芯片20。
如上文所述，根据第五修改例的半导体器件，可以在一个半导体器件中安装多个半导体芯片，并且可以使多个半导体芯片与普通配线基板的端子间隔相匹配。
(第一实施例的第六修改例)
接下来，将参考图16描述根据本发明第一实施例的第六修改例的半导体器件。
图16是示意性示出根据第六修改例的半导体器件的剖视图。
根据第六修改例的半导体器件与根据第一实施例的第一修改例的半导体器件10a的不同之处在于：在一块支撑板上安装多个半导体芯片。
参考图16，与根据第一实施例的第一修改例的半导体器件(在根据第一实施例的第一修改例的半导体器件中，在一块支撑板上安装一个半导体芯片)不同，根据第六修改例的半导体器件10f的特征在于：在一块支撑板30上安装多个半导体芯片20。
如图16所示，根据第六修改例的半导体器件10f具有半导体芯片20、支撑板30、端子电极40、外部端子电极50和展开部分60。半导体芯片20和端子电极40的结构与根据第一实施例的第一修改例的半导体器件10a的结构相同。另一方面，支撑板30、外部端子电极50和展开部分60被修改与根据第一实施例的第五修改例的半导体器件10e所具有的结构(在根据第一实施例的半导体器件10中安装多个半导体芯片20)一致。
此外，可以通过金属配线63、63a和63b连接多个半导体芯片20。
如上文所述，根据第六修改例的半导体器件，可以在一个半导体器件中安装多个半导体芯片，并且可以使多个半导体芯片与普通配线基板的端子间隔相匹配。
(第一实施例的第七修改例)
接下来，将参考图17描述根据本发明第一实施例的第七修改例的半导体器件。
图17是示意性示出根据第七修改例的半导体器件的剖视图。
根据第七修改例的半导体器件与根据第一实施例的第二修改例的半导体器件10b的不同之处在于：在一块支撑板上安装多个半导体芯片。
参考图17，与根据第一实施例的第二修改例的半导体器件(在根据第一实施例的第二修改例的半导体器件中，在一块支撑板上安装一个半导体芯片)不同，根据第七修改例的半导体器件10g的特征在于：在一块支撑板30上安装多个半导体芯片20。
如图17所示，根据第七修改例的半导体器件10g具有半导体芯片20、支撑板30、端子电极40、外部端子电极50和展开部分60。半导体芯片20和端子电极40的结构与根据第一实施例的第二修改例的半导体器件10b的结构相同。另一方面，支撑板30、外部端子电极5和展开部分60被修改成与根据第一实施例的第五修改例的半导体器件10e所具有的结构(在根据第一实施例的半导体器件10中安装多个半导体芯片20)一致。
此外，可以通过金属配线63、63a和63b连接多个半导体芯片20。
如上文所述，根据第七修改例所述的半导体器件，可以在一个半导体器件中安装多个半导体芯片，并且可以使多个半导体芯片与普通配线基板的端子间隔相匹配。
(第一实施例的第八修改例)
接下来，将参考图18描述根据本发明第一实施例的第八修改例的半导体器件。
图18是示意性示出根据第八修改例的半导体器件的剖视图。
根据第八修改例的半导体器件与根据第一实施例的第三修改例的半导体器件10c的不同之处在于：在一块支撑板上安装多个半导体芯片。
参考图18，与根据第一实施例的第三修改例的半导体器件(在根据第一实施例的第三修改例的半导体器件中，在一块支撑板上安装一个半导体芯片)不同，根据第八修改例的半导体器件10h的特征在于：在一块支撑板30上安装多个半导体芯片20。
如图18所示，根据第八修改例的半导体器件10h具有半导体芯片20、支撑板30、端子电极40、外部端子电极50和展开部分60。半导体芯片20和端子电极40的结构与根据第一实施例的第三修改例的半导体器件10c的结构相同。另一方面，支撑板30、外部端子电极5和展开部分60被修改成与根据第一实施例的第五修改例的半导体器件10e所具有的结构(在根据第一实施例的半导体器件10中安装多个半导体芯片20)一致。
此外，可以通过金属配线63、63a和63b连接多个半导体芯片20。
如上文所述，根据第八修改例的半导体器件，可以在一个半导体器件中安装多个半导体芯片，并且可以使多个半导体芯片与普通配线基板的端子间隔相匹配。
(第一实施例的第九修改例)
接下来，将参考图19描述根据本发明第一实施例的第九修改例的半导体器件。
图19是示意性示出根据第九修改例的半导体器件的剖视图。
根据第九修改例的半导体器件与根据第一实施例的第四修改例的半导体器件10d的不同之处在于：在一块支撑板上安装多个半导体芯片。
参考图19，与根据第一实施例的第四修改例的半导体器件(在根据第一实施例的第四修改例的半导体器件中，在一块支撑板上安装一个半导体芯片)不同，根据第九修改例的半导体器件10i的特征在于：在一块支撑板30上安装多个半导体芯片20。
如图19所示，根据第九修改例的半导体器件10i具有半导体芯片20、支撑板30、端子电极40、外部端子电极50和展开部分60。半导体芯片20和端子电极40的结构与根据第一实施例的第四修改例的半导体器件10d的结构相同。另一方面，支撑板30、外部端子电极5和展开部分60被修改成与根据第一实施例的第五修改例的半导体器件10e所具有的结构(在根据第一实施例的半导体器件10中安装多个半导体芯片20)一致。
此外，可以通过金属配线63、63a和63b连接多个半导体芯片20。
如上文所述，根据第九修改例所述的半导体器件，可以在一个半导体器件中安装多个半导体芯片，并且可以使多个半导体芯片与普通配线基板的端子间隔相匹配。
(第二实施例)
接下来，将参考图20描述根据本发明第二实施例的配线基板。
图20是示意性示出根据本发明第二实施例的配线基板的剖视图。
如图20所示，根据本实施例的配线基板100具有半导体器件10和配线基板基体70。
半导体器件10与根据第一实施例的半导体器件10相同，并且具有半导体芯片20、支撑板30、端子电极40、外部端子电极50和展开部分60。第一间隔D1(相邻端子电极40之间的间隔)与第二间隔D2(相邻外部端子电极50之间的间隔)的关系为D1＜D2。D1不受限制；然而，D1例如为50μm-100μm。D2不受限制；然而，D2例如为150μm-180μm。
配线基板基体70是形成配线基板以安装半导体器件10的基体。该配线基板基体具有：配线基板端子电极71，其设置在配线基板基体70的表面上，并与半导体器件10的外部端子电极50一一对应；配线基板背面端子电极72，其设置在配线基板基体70的背面，并与配线基板端子电极71电连接；以及绝缘层73，其设置在配线基板基体70的表面和背面上。配线基板端子电极71之间的间隔等于第二间隔D2(半导体器件10的相邻外部端子电极50之间的间隔)并且为150μm-180μm(C4凸点节距等普通端子间隔)。也就是说，配线基板基体70是现有技术中广泛使用的配线基板的基体。
半导体器件10的外部端子电极50焊接并电连接在配线基板基体70的配线基板端子电极71上。也就是说，配线基板100与半导体器件10电连接。
如上文所述，根据第二实施例的配线基板，可以把具有以比C4凸点节距等普通端子间隔更窄的间隔布置的端子电极的半导体芯片安装在具有以普通端子间隔布置的连接端子的配线基板上。
(第二实施例的第一修改例)
接下来，将参考图21描述根据本发明第二实施例的第一修改例的配线基板。
图21是示意性示出根据该修改例的配线基板的剖视图。
根据该修改例的配线基板与根据第二实施例的配线基板的不同之处在于：安装在配线基板上的半导体器件是根据第一实施例的第一修改例的半导体器件10a。
参考图21，与根据第二实施例的配线基板(在根据第二实施例的配线基板中安装的是根据第一实施例的半导体器件10)不同，根据该修改例的配线基板100a的特征在于：安装的是根据第一实施例的第一修改例的半导体器件10a。
如图21所示，根据修改例的配线基板100a具有半导体器件10a和配线基板基体70。
半导体器件10a与根据第一实施例的第一修改例的半导体器件10a相同，并且具有以第一间隔D1布置的端子电极40和以第二间隔D2(＞D1)布置的外部端子电极50。配线基板基体70具有配线基板端子电极71，该配线基板端子电极71以第二间隔D2(＞D1)布置，并与半导体器件10a的外部端子电极50一一对应。与第二实施例一样，外部端子电极50与配线基板端子电极71电连接。
如上文所述，根据第二实施例所述的配线基板，可以把具有以比C4凸点节距等普通端子间隔更窄的间隔布置的端子电极的半导体芯片安装在具有以普通端子间隔布置的连接端子的配线基板上。
(第二实施例的第二修改例)
接下来，将参考图22描述根据本发明第二实施例的第二修改例的配线基板。
图22是示意性示出根据该修改例的配线基板的剖视图。
根据该修改例的配线基板与根据第二实施例的配线基板的不同之处在于：安装在配线基板上的半导体器件是根据第一实施例的第二修改例的半导体器件10b。
参考图22，与根据第二实施例的配线基板(在根据第二实施例的配线基板中安装的是根据第一实施例的半导体器件10)不同，根据该修改例的配线基板100b的特征在于：安装的是根据第一实施例的第二修改例的半导体器件10b。
如图22所示，根据修改例的配线基板100b具有半导体器件10b和配线基板基体70。
半导体器件10b与根据第一实施例的第二修改例的半导体器件10b相同，并且具有以第一间隔D1布置的端子电极40和以第二间隔D2(＞D1)布置的外部端子电极50。配线基板基体70具有配线基板端子电极71，该配线基板端子电极71以第二间隔D2(＞D1)布置，并与半导体器件10b的外部端子电极50一一对应。与第二实施例一样，外部端子电极50与配线基板端子电极71电连接。
如上文所述，根据第二实施例所述的配线基板，可以把具有以比C4凸点节距等普通端子间隔更窄的间隔布置的端子电极的半导体芯片安装在具有以普通端子间隔布置的连接端子的配线基板上。
(第二实施例的第三修改例)
接下来，将参考图23描述根据本发明第二实施例的第三修改例的配线基板。
图23是示意性示出根据该修改例的配线基板的剖视图。
根据该修改例的配线基板与根据第二实施例的配线基板的不同之处在于：安装在配线基板上的半导体器件是根据第一实施例的第三修改例的半导体器件10c。
参考图23，与根据第二实施例的配线基板(在根据第二实施例的配线基板中安装的是根据第一实施例的半导体器件10)不同，根据该修改例的配线基板100c的特征在于：安装的是根据第一实施例的第三修改例的半导体器件10c。
如图23所示，根据修改例的配线基板100c具有半导体器件10c和配线基板基体70。
半导体器件10c与根据第一实施例的第三修改例的半导体器件10c相同，并且具有以第一间隔D1布置的端子电极40和以第二间隔D2(＞D1)布置的外部端子电极50。配线基板基体70具有配线基板端予电极71，该配线基板端子电极71以第二间隔D2(＞D1)布置，并与半导体器件10c的外部端子电极50一一对应。与第二实施例一样，外部端子电极50与配线基板端子电极71电连接。
如上文所述，根据第二实施例所述的配线基板，可以把具有以比C4凸点节距等普通端子间隔更窄的间隔布置的端子电极的半导体芯片安装在具有以普通端子间隔布置的连接端子的配线基板上。
(第二实施例的第四修改例)
接下来，将参考图24描述根据本发明第二实施例的第四修改例的配线基板。
图24是示意性示出根据该修改例的配线基板的剖视图。
根据该修改例的配线基板与根据第二实施例的配线基板的不同之处在于：安装在配线基板上的半导体器件是根据第一实施例的第四修改例的半导体器件10d。
参考图24，与根据第二实施例的配线基板(在根据第二实施例的配线基板中安装的是根据第一实施例的半导体器件10)不同，根据该修改例的配线基板100d的特征在于：安装的是根据第一实施例的第四修改例的半导体器件10d。
如图24所示，根据修改例的配线基板100d具有半导体器件10d和配线基板基体70。
半导体器件10d与根据第一实施例的第四修改例的半导体器件10d相同，并且具有以第一间隔D1布置的端子电极40和以第二间隔D2(＞D1)布置的外部端子电极50。配线基板基体70具有配线基板端子电极71，该配线基板端子电极71以第二间隔D2(＞D1)布置，并与半导体器件10d的外部端子电极50一一对应。与第二实施例一样，外部端子电极50与配线基板端子电极71电连接。
如上文所述，根据第二实施例所述的配线基板，可以把具有以比C4凸点节距等普通端子间隔更窄的间隔布置的端子电极的半导体芯片安装在具有以普通端子间隔布置的连接端子的配线基板上。
(第二实施例的第五修改例)
接下来，将参考图25描述根据本发明第二实施例的第五修改例的配线基板。
图25是示意性示出根据该修改例的配线基板的剖视图。
根据该修改例的配线基板与根据第二实施例的配线基板的不同之处在于：安装在配线基板上的半导体器件是根据第一实施例的第五修改例的半导体器件10e。
参考图25，与根据第二实施例的配线基板(在根据第二实施例的配线基板中安装的是根据第一实施例的半导体器件10)不同，根据该修改例的配线基板100e的特征在于：安装的是根据第一实施例的第五修改例的半导体器件10e。
如图25所示，根据修改例的配线基板100e具有半导体器件10e和配线基板基体70。
半导体器件10e与根据第一实施例的第五修改例的半导体器件10e相同，并且具有以第一间隔D1布置的端子电极40和以第二间隔D2(＞D1)布置的外部端子电极50。配线基板基体70具有配线基板端子电极71，该配线基板端子电极71以第二间隔D2(＞D1)布置，并与半导体器件10e的外部端子电极50一一对应。与第二实施例一样，外部端子电极50与配线基板端子电极71电连接。
如上文所述，根据第二实施例所述的配线基板，可以把具有以比C4凸点节距等普通端子间隔更窄的间隔布置的端子电极的半导体芯片安装在具有以普通端子间隔布置的连接端子的配线基板上。

Claims (18)

1.一种半导体器件的制造方法，包括：
半导体芯片安装步骤：把半导体芯片安装在支撑板上，并使所述半导体芯片的设置有多个端子电极的一侧露出来；
绝缘层形成步骤：形成绝缘层以覆盖所述半导体芯片的设置有多个端子电极的一侧；
穿通电极形成步骤：形成穿通电极，所述穿通电极与所述端子电极连接并穿透所述绝缘层；
金属配线形成步骤：在所述绝缘层上形成与所述穿通电极连接的金属配线；以及
外部端子电极形成步骤：在所述金属配线上形成用于使所述金属配线与外部连接的外部端子电极，
其中，相邻的所述外部端子电极之间的间隔大于相邻的所述端子电极之间的间隔。
2.根据权利要求1所述的半导体器件的制造方法，
其中，所述半导体芯片安装步骤是用粘合剂把所述半导体芯片粘接在所述支撑板上。
3.根据权利要求1或2所述的半导体器件的制造方法，
其中，所述支撑板是铜板或科瓦铁镍钴合金板。
4.根据权利要求1或2所述的半导体器件的制造方法，
其中，所述绝缘层是由环氧系树脂或聚酰亚胺系树脂制成的。
5.根据权利要求1所述的半导体器件的制造方法，
其中，所述半导体芯片安装步骤包括：
金属膜形成步骤：在所述支撑板上形成第一金属膜，并且在所述第一金属膜上形成第二金属膜；
安装孔形成步骤：使所述第二金属膜形成用于安装所述半导体芯片的安装孔；以及
安装和粘接步骤：把所述半导体芯片装入所述安装孔，并用粘合剂把所述半导体芯片粘接在所述安装孔中。
6.根据权利要求5所述的半导体器件的制造方法，
其中，所述安装孔形成步骤是把干膜抗蚀剂沉积在所述第二金属膜上，使所述干膜抗蚀剂曝光和显影以形成与所述安装孔相对应的抗蚀图案，然后蚀刻形成有所述抗蚀图案的所述第二金属膜。
7.根据权利要求5或6所述的半导体器件的制造方法，
其中，所述支撑板是铜板、科瓦铁镍钴合金板、镍板和玻璃纤维环氧树脂板中的任一种板。
8.根据权利要求5或6所述的半导体器件的制造方法，
其中，所述第一金属膜含有金。
9.根据权利要求5或6所述的半导体器件的制造方法，
其中，所述第二金属膜是由铜制成的。
10.根据权利要求1所述的半导体器件的制造方法，
其中，所述半导体芯片安装步骤包括：
安装孔形成步骤：使所述支撑板形成用于安装所述半导体芯片的安装孔；以及
安装和粘接步骤：把所述半导体芯片装入所述安装孔，并用粘合剂把所述半导体芯片粘接在所述安装孔中。
11.根据权利要求10所述的半导体器件的制造方法，
其中，所述装孔形成步骤是把干膜抗蚀剂沉积在所述支撑板上，使所述干膜抗蚀剂曝光和显影以形成与所述安装孔相对应的抗蚀图案，然后蚀刻形成有所述抗蚀图案的所述支撑板。
12.根据权利要求10或11所述的半导体器件的制造方法，
其中，所述支撑板是铜板或科瓦铁镍钴合金板。
13.一种半导体器件，包括：
半导体芯片；
支撑板，其支撑所述半导体芯片；
多个端子电极，其设置在所述半导体芯片上；
多个外部端子电极，其使所述端子电极与外部连接；以及
展开部分，其使所述端子电极与所述外部端子电极电连接，所述展开部分包括：
绝缘层，其覆盖所述端子电极；
穿通电极，其与所述端子电极连接并穿透所述绝缘层；以及
金属配线，其与所述穿通电极连接并形成在所述缘层上，
其中，相邻的所述外部端子电极之间的间隔大于相邻的所述端子电极之间的间隔。
14.根据权利要求13所述的半导体器件，
其中，所述半导体芯片用粘合剂粘接在所述支撑板上，并且所述半导体芯片的设置有所述端子电极的一侧覆盖有所述绝缘层。
15.根据权利要求13或14所述的半导体器件，还包括：
第一金属膜，其设置在所述支撑板上；以及
第二金属膜，其通过第一金属膜设置在所述支撑板上，所述第二金属膜具有用于安装所述半导体芯片的安装孔，
其中，所述半导体芯片被装入所述安装孔中，使得所述半导体芯片的设置有所述端子电极的一侧露出来，并且所述半导体芯片用粘合剂粘接在所述安装孔中。
16.根据权利要求13或14所述的半导体器件，
其中，所述支撑板形成有用于安装所述半导体芯片的安装孔，并且
所述半导体芯片被装入所述安装孔中，使得所述半导体芯片的设置有所述端子电极的一侧露出来，并且所述半导体芯片用粘合剂粘接在所述安装孔中。
17.根据权利要求13或14所述的半导体器件，
其中，安装有多个所述半导体芯片。
18.一种配线基板，包括：
根据权利要求13或14所述的半导体器件；
配线基板基体，其上安装有所述半导体器件；以及
配线基板端子电极，其设置在所述配线基板基体上，并与所述外部端子电极一一对应，
其中，所述外部端子电极与所述配线基板端子电极电连接。
CN2009100069877A 2008-02-18 2009-02-18 半导体器件的制造方法、半导体器件以及配线基板 Active CN101515554B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008036235 2008-02-18
JP2008-036235 2008-02-18
JP2008036235A JP5224845B2 (ja) 2008-02-18 2008-02-18 半導体装置の製造方法及び半導体装置

Publications (2)

Publication Number Publication Date
CN101515554A true CN101515554A (zh) 2009-08-26
CN101515554B CN101515554B (zh) 2012-11-07

Family

ID=40954338

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009100069877A Active CN101515554B (zh) 2008-02-18 2009-02-18 半导体器件的制造方法、半导体器件以及配线基板

Country Status (5)

Country Link
US (2) US8217509B2 (zh)
JP (1) JP5224845B2 (zh)
KR (1) KR101602958B1 (zh)
CN (1) CN101515554B (zh)
TW (1) TWI497617B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104347559A (zh) * 2013-08-02 2015-02-11 矽品精密工业股份有限公司 半导体封装件及其制法
CN104347528A (zh) * 2013-08-02 2015-02-11 矽品精密工业股份有限公司 半导体封装件及其制法
CN108648625A (zh) * 2018-02-13 2018-10-12 友达光电股份有限公司 显示面板
TWI808618B (zh) * 2022-01-20 2023-07-11 大陸商廣東則成科技有限公司 用於嵌入式晶片的封裝製程
CN116721978A (zh) * 2023-06-29 2023-09-08 上海纳矽微电子有限公司 一种半导体封装结构及其制造方法

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5355363B2 (ja) * 2009-11-30 2013-11-27 新光電気工業株式会社 半導体装置内蔵基板及びその製造方法
KR101141209B1 (ko) * 2010-02-01 2012-05-04 삼성전기주식회사 단층 인쇄회로기판 및 그 제조방법
US8319318B2 (en) * 2010-04-06 2012-11-27 Intel Corporation Forming metal filled die back-side film for electromagnetic interference shielding with coreless packages
US8618652B2 (en) 2010-04-16 2013-12-31 Intel Corporation Forming functionalized carrier structures with coreless packages
JP2012146963A (ja) * 2010-12-20 2012-08-02 Shinko Electric Ind Co Ltd 半導体パッケージの製造方法及び半導体パッケージ
JP2013114415A (ja) 2011-11-28 2013-06-10 Elpida Memory Inc メモリモジュール
KR101333893B1 (ko) * 2012-01-03 2013-11-27 주식회사 네패스 반도체 패키지 및 그 제조 방법
US20150035163A1 (en) * 2013-08-02 2015-02-05 Siliconware Precision Industries Co., Ltd. Semiconductor package and method of fabricating the same
US10219384B2 (en) 2013-11-27 2019-02-26 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Circuit board structure
AT515101B1 (de) 2013-12-12 2015-06-15 Austria Tech & System Tech Verfahren zum Einbetten einer Komponente in eine Leiterplatte
US11523520B2 (en) * 2014-02-27 2022-12-06 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Method for making contact with a component embedded in a printed circuit board
TWI557853B (zh) * 2014-11-12 2016-11-11 矽品精密工業股份有限公司 半導體封裝件及其製法
WO2016084768A1 (ja) * 2014-11-27 2016-06-02 国立研究開発法人産業技術総合研究所 表面実装型パッケージおよびその製造方法
US9659863B2 (en) 2014-12-01 2017-05-23 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices, multi-die packages, and methods of manufacture thereof
JP6511695B2 (ja) * 2015-01-20 2019-05-15 ローム株式会社 半導体装置およびその製造方法
US10083888B2 (en) * 2015-11-19 2018-09-25 Advanced Semiconductor Engineering, Inc. Semiconductor device package
US10115668B2 (en) * 2015-12-15 2018-10-30 Intel IP Corporation Semiconductor package having a variable redistribution layer thickness
JP6669586B2 (ja) 2016-05-26 2020-03-18 新光電気工業株式会社 半導体装置、半導体装置の製造方法
JP6716363B2 (ja) * 2016-06-28 2020-07-01 株式会社アムコー・テクノロジー・ジャパン 半導体パッケージ及びその製造方法
JP6971052B2 (ja) * 2017-04-20 2021-11-24 京セラ株式会社 半導体装置の製造方法および半導体装置
KR102185706B1 (ko) * 2017-11-08 2020-12-02 삼성전자주식회사 팬-아웃 반도체 패키지
US10643919B2 (en) 2017-11-08 2020-05-05 Samsung Electronics Co., Ltd. Fan-out semiconductor package
JP6921794B2 (ja) * 2018-09-14 2021-08-18 株式会社東芝 半導体装置
JP2019208045A (ja) * 2019-07-17 2019-12-05 太陽誘電株式会社 回路基板
JP2020141152A (ja) * 2020-06-10 2020-09-03 株式会社アムコー・テクノロジー・ジャパン 半導体アセンブリおよび半導体アセンブリの製造方法
KR20240124546A (ko) * 2023-02-09 2024-08-19 하나 마이크론(주) 팬아웃 반도체 패키지 및 이의 제조방법

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6274391B1 (en) * 1992-10-26 2001-08-14 Texas Instruments Incorporated HDI land grid array packaged device having electrical and optical interconnects
JPH08240904A (ja) * 1995-03-01 1996-09-17 Hoya Corp 転写マスクおよびその製造方法
DE19546443A1 (de) * 1995-12-13 1997-06-19 Deutsche Telekom Ag Optische und/oder elektrooptische Verbindung und Verfahren zur Herstellung einer solchen
US6350706B1 (en) * 1998-09-03 2002-02-26 Micron Technology, Inc. Process for using photo-definable layers in the manufacture of semiconductor devices and resulting structures of same
JP4623622B2 (ja) * 1999-06-25 2011-02-02 東洋鋼鈑株式会社 半導体パッケージ用クラッド材の製造方法および半導体パッケージの製造方法
JP3277997B2 (ja) * 1999-06-29 2002-04-22 日本電気株式会社 ボールグリッドアレイパッケージとその製造方法
US6271469B1 (en) * 1999-11-12 2001-08-07 Intel Corporation Direct build-up layer on an encapsulated die package
JP2001217359A (ja) * 2000-01-31 2001-08-10 Shinko Electric Ind Co Ltd 放熱用フィン及びその製造方法並びに半導体装置
US6309912B1 (en) * 2000-06-20 2001-10-30 Motorola, Inc. Method of interconnecting an embedded integrated circuit
JP2002016173A (ja) * 2000-06-30 2002-01-18 Mitsubishi Electric Corp 半導体装置
JP4243922B2 (ja) 2001-06-26 2009-03-25 イビデン株式会社 多層プリント配線板
TW557521B (en) * 2002-01-16 2003-10-11 Via Tech Inc Integrated circuit package and its manufacturing process
US6680529B2 (en) * 2002-02-15 2004-01-20 Advanced Semiconductor Engineering, Inc. Semiconductor build-up package
KR100789348B1 (ko) * 2002-04-29 2007-12-28 유니셈 (모리셔스) 홀딩스 리미티드 부분적으로 패터닝된 리드 프레임 및 이를 제조하는 방법및 반도체 패키징에서 이를 이용하는 방법
JP2005203390A (ja) * 2004-01-13 2005-07-28 Seiko Instruments Inc 樹脂封止型半導体装置の製造方法
JP4343044B2 (ja) * 2004-06-30 2009-10-14 新光電気工業株式会社 インターポーザ及びその製造方法並びに半導体装置
JP4445351B2 (ja) * 2004-08-31 2010-04-07 株式会社東芝 半導体モジュール
TWI299248B (en) * 2004-09-09 2008-07-21 Phoenix Prec Technology Corp Method for fabricating conductive bumps of a circuit board

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104347559A (zh) * 2013-08-02 2015-02-11 矽品精密工业股份有限公司 半导体封装件及其制法
CN104347528A (zh) * 2013-08-02 2015-02-11 矽品精密工业股份有限公司 半导体封装件及其制法
CN104347528B (zh) * 2013-08-02 2018-04-03 矽品精密工业股份有限公司 半导体封装件及其制法
CN108648625A (zh) * 2018-02-13 2018-10-12 友达光电股份有限公司 显示面板
CN108648625B (zh) * 2018-02-13 2021-04-27 友达光电股份有限公司 显示面板
TWI808618B (zh) * 2022-01-20 2023-07-11 大陸商廣東則成科技有限公司 用於嵌入式晶片的封裝製程
CN116721978A (zh) * 2023-06-29 2023-09-08 上海纳矽微电子有限公司 一种半导体封装结构及其制造方法

Also Published As

Publication number Publication date
CN101515554B (zh) 2012-11-07
US9048242B2 (en) 2015-06-02
US20090206470A1 (en) 2009-08-20
US20110244631A1 (en) 2011-10-06
TWI497617B (zh) 2015-08-21
US8217509B2 (en) 2012-07-10
KR101602958B1 (ko) 2016-03-11
KR20090089267A (ko) 2009-08-21
JP2009194322A (ja) 2009-08-27
JP5224845B2 (ja) 2013-07-03
TW200945461A (en) 2009-11-01

Similar Documents

Publication Publication Date Title
CN101515554B (zh) 半导体器件的制造方法、半导体器件以及配线基板
US10008470B2 (en) Embedded chip packages and methods for manufacturing an embedded chip package
US10177130B2 (en) Semiconductor assembly having anti-warping controller and vertical connecting element in stiffener
TWI650846B (zh) 內建散熱座之散熱增益型面朝面半導體組體及製作方法
CN104882416B (zh) 具有堆叠式封装能力的半导体封装件及其制作方法
US7838967B2 (en) Semiconductor chip having TSV (through silicon via) and stacked assembly including the chips
CN104064551B (zh) 一种芯片堆叠封装结构和电子设备
US6930257B1 (en) Integrated circuit substrate having laminated laser-embedded circuit layers
US5796164A (en) Packaging and interconnect system for integrated circuits
CN100524717C (zh) 芯片内埋的模块化结构
US20130337648A1 (en) Method of making cavity substrate with built-in stiffener and cavity
US20150115433A1 (en) Semiconducor device and method of manufacturing the same
JP2000164765A (ja) 電源及び接地ラップを具備したクロスト―クノイズ低減形の高密度信号介挿体、並びに、介挿体の製造方法
JP2010521818A (ja) 半導体デバイスパッケージ化装置、パッケージ化された半導体部品、半導体デバイスパッケージ化装置の製造方法、及び半導体部品の製造方法
JP2007535156A (ja) 埋込み構成要素からの熱伝導
CN103247599A (zh) 半导体器件及其制造方法
JP3610661B2 (ja) 三次元積層モジュール
JP4521251B2 (ja) 配線性が高いマイクロビア基板
US6596620B2 (en) BGA substrate via structure
US8826531B1 (en) Method for making an integrated circuit substrate having laminated laser-embedded circuit layers
US10154594B2 (en) Printed circuit board
TWI395318B (zh) 使用嵌入式晶片載板之薄型立體堆疊封裝結構
US7239024B2 (en) Semiconductor package with recess for die
TWI614855B (zh) 具有電磁屏蔽及散熱特性之半導體組體及製作方法
TWI611530B (zh) 具有散熱座之散熱增益型面朝面半導體組體及製作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant