KR20090089267A - 반도체 장치의 제조 방법, 반도체 장치 및 배선 기판 - Google Patents

반도체 장치의 제조 방법, 반도체 장치 및 배선 기판 Download PDF

Info

Publication number
KR20090089267A
KR20090089267A KR1020090013080A KR20090013080A KR20090089267A KR 20090089267 A KR20090089267 A KR 20090089267A KR 1020090013080 A KR1020090013080 A KR 1020090013080A KR 20090013080 A KR20090013080 A KR 20090013080A KR 20090089267 A KR20090089267 A KR 20090089267A
Authority
KR
South Korea
Prior art keywords
semiconductor chip
semiconductor device
terminal electrode
modification
support substrate
Prior art date
Application number
KR1020090013080A
Other languages
English (en)
Other versions
KR101602958B1 (ko
Inventor
아키오 호리우치
토시지 미야사카
Original Assignee
신코 덴키 코교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신코 덴키 코교 가부시키가이샤 filed Critical 신코 덴키 코교 가부시키가이샤
Publication of KR20090089267A publication Critical patent/KR20090089267A/ko
Application granted granted Critical
Publication of KR101602958B1 publication Critical patent/KR101602958B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H01L2224/211—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect not connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the semiconductor or solid-state body being mounted in a cavity or on a protrusion of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

반도체 장치 제조 방법으로서, 복수의 단자 전극이 제공되어 있는 반도체 칩의 면이 노출되도록 상기 반도체 칩이 지지 기판 상에 마운트된다. 상기 단자 전극이 제공되어 있는 반도체 칩의 면을 덮을 수 있도록 절연층이 형성된다. 상기 단자 전극과 연결되는 상기 절연층을 관통하는 관통 전극이 상기 절연층 상에 형성된다. 상기 관통 전극에 연결되는 메탈 배선이 상기 절연층 상에 형성된다. 상기 메탈 배선과 연결되는 외부단자 전극이 형성된다. 인접한 외부단자 전극들 사이의 간격인 제 2 간격은, 인접한 단자 전극들 사이의 간격인 제 1 간격 보다 크다.
반도체 장치, 배선 기판

Description

반도체 장치의 제조 방법, 반도체 장치 및 배선 기판{SEMICONDUCTOR DEVICE MANUFACTURING METHOD, SEMICONDUCTOR DEVICE AND WIRING BOARD}
본 발명은 반도체 장치의 제조 방법, 반도체 장치 및 배선 기판에 대한 것이다. 좀더 상세히, 본 발명은 배선 기판의 단자 전극 간격에 대응되는 반도체 칩의 단자 전극을 만들기 위한 반도체 장치 제조 방법, 반도체 장치 및 배선 기판을 개시한다.
유비쿼터스 네트워크 사회의 도래로, 전자 장치의 사이즈 및 무게 감소, 좀더 향상된 성능에 대한 요구가 증가한다. 무엇보다도, 시스템 LSI와 같은 IC를 형성하는 반도체 칩의 좀더 높은 집적이, 향상된 반도체의 디자인 룰 기술에 결합되어 점점 진보하고 있다. 반도체 칩의 단자 전극(pin)의 개수가 좀더 높은 집적과 함께 증가한다.
따라서, 반도체 칩의 핀의 개수가 점점 더 증가함에 따라, 반도체 칩의 단자 전극 간격(pitch)이 좀더 좁아지고 있다. 100㎛, 70㎛, 50㎛ 등의 좁은 피치가 일반적이게 되고 있으며, 예를 들어, 0.35-㎛ 세대의 디자인 룰에서는 약 60㎛ 의 좁은 피치가 필요하게 된다.
반면에, 이러한 반도체 칩이 마운트되는 배선 기판에서, 인접한 단자 전극들 사이의 간격은 C4 범프 피치에 의해 나타나는 것처럼 크다(약 100㎛ 내지 200㎛). 100㎛, 70㎛, 50㎛ 등 언급한 바와 같은 좁은 피치와 양립될 수 있는 배선 기판을 제조하는 것은 어려운 것이다. 따라서, 배선 기판 상에 상기에서 언급한 핀의 개수가 증가하여 좀더 좁은 피치로 단자 전극이 형성된 반도체 칩을 마운팅하고, 전기적으로 접속시키는 기술은 중요하게 되었다.
일반적으로, 배선 기판 상에 증가하는 수의 핀을 갖으면서 반도체 칩을 마운팅하는 마운팅 방법으로서 중요한 방법은, 플립 칩 접속이다. 종래의 일반적인 마운팅 기술은, 반도체 칩의 회로면이 위를 향하는 상태에서 가는 메탈 와이어를 사용하여 배선을 단자와 함께 와이어 본딩하는 것이다. 그러나, 상기의 플립 칩 접속에서는, 반도체 칩의 회로면이 아래를 향하는 상태에서 솔더와 메탈 단자(범프)를 사용하여, 반도체 칩이 배선 기판에 접속되며, 이러한 것에 의하여 전기적인 접속이 형성된다. 상기 배선 길이가 상기 와이어 본딩의 길이보다 좀 더 짧기 때문에, 상기 플립 칩 접속은 훌륭한 전기적인 특성을 갖고, 속도 증가 및 더 높은 밀도를 달성할 수 있다. 또한, 단자들은 상기 반도체 칩 아래에서 2-차원적으로 놓여질 수 있기 때문에, 상기 플립 칩 접속은, 예를 들어 수천개의 핀으로 핀의 개수(단자의 개수)를 증가하는 것이 쉬운 특성을 갖는다. 게다가, 상기 플립 칩 접속은 열 방산에도 우수한 특성을 갖으며, 이는 그 구조가 열이 상기 반도체 칩의 후면으로부터 방산되도록 할 수 있기 때문이다.
반도체 칩의 단자 전극 간격이 배선 기판의 단자 간격과 비교하여 작을 경우 에는, 상기 반도체 칩을 상기 배선 기판 상에 직접 마운트하기가 어렵다. 도 1은, 반도체 칩(120)의 단자 전극(140)들 사이의 간격(D1)이 상기 배선 기판(170)의 단자 전극(150)들 사이의 간격(D2)에 비하여 작을 때의 반도체 칩(120)과 배선 기판(170)을 개략적으로 보여주는 단면도이다. 이러한 경우에, 다음과 같은 마운팅 방법이 유추된다: 절연층과 배선층이 복잡하게 적층되어 있는 높은-밀도의 멀티층 배선 기판이 반도체 칩과 배선 기판 사이에 놓여지고, 상기 반도체 칩은 플립 칩에 따라 상기 높은-밀도의 멀티층 배선 기판 상에 마운트되고, 마운트된 반도체 칩을 갖는 상기 높은-밀도의 멀티층 배선 기판은 BGA 본딩에 따라 일반적인 배선 기판(마더 보드) 상에 마운트된다. 이것은 FCBGA(Flip Chip Ball Grid Array)이다. FCBGA에서는, 높은-밀도의 멀티층 배선 기판을 상기 일반적인 배선 기판 상에 마운팅하는 마운팅 방법은 BGA이다; BGA보다는 PGA(Pin Grid Array) 또는 LGA(Line Grid Array)도 사용될 수 있으며, 이러한 마운팅 방법은 FCPGA 또는 FCLGA라고 불린다.
그러나, 전술한 바와 같은 FCBGA등은, 복잡하게 적층되어 있는 절연층과 배선층을 갖는 높은-밀도의 멀티층 배선 기판이 사용되어야만 한다는 문제점을 갖고 있다.
복잡한 적층 구조를 갖는 상기의 높은-밀도의 멀티층 배선 기판을 사용하지 않고서, 반도체 칩을 직접 배선 기판에 전기적으로 접속하는 것이 가능한 반도체 장치 제조 방법으로는, 반도체 칩을 직접 배선 기판 내에 끼워넣고, 상기 반도체 칩을 상기 배선 기판 내에 마운팅시키는 방법과, 반도체 칩을 기계적으로 지지하기 위한 기판 상에 반도체 장치를 마운팅하고, 솔더 볼 등을 사용하여 배선 기판 상의 열을 전도하는 기능을 갖는 방법등이 이용될 수 있다.
반도체 칩을 직접 배선 기판 내에 끼워넣는 방법은, 반도체 칩을 배선 기판 내에 병합시키기 위하여 리세스(recess)를 형성하는 방법이다. 특허문헌 1은 반도체 칩을 멀티층 배선 기판 내에 병합시키고, 반도체 칩의 단자 전극을 천이층을 통하여 배선 기판 내로 배선시키는 방법을 개시하고 있다.
반도체 칩을 기계적으로 지지하는 기판 상에 마운트된 반도체 장치를 마운팅하고, 솔더 볼드 등을 사용하여 배선 기판 상의 열을 전도시키는 기능을 갖는 방법은, 기결정된 마운팅 방법을 사용하여 기결정된 기판 상에 마운팅하는 단계, 종래의 배선 기판의 단자 전극에 대응되도록 외부단자 전극을 형성하는 단계 및 솔더 볼 등의 마운팅 방법을 사용하여 배선 기판 상에 반도체 칩을 마운팅하는 방법이다. 특허문헌 2는, 메탈 하부 플레이트와 수지 혼합 프레임에 리세스를 형성하는 단계와, 상기 리세스 내에 반도체 칩을 끼워넣는 단계와, 절연층을 마련하는 단계와, 종래의 배선 기판의 단자 전극에 대응되는 외부단자 전극을 형성하는 단계를 포함하는 반도체 장치 제조 방법의 예를 개시한다. 특허문헌 3은, 높은 열 전도성을 갖는 기계적으로 안정된 기판을 선택하는 단계와, 상기 기판 내에 홈을 형성하는 단계와, 반도체 칩을 접착하는 단계와, 상기 반도체 칩의 단자 전극에 연결되는 배선으로 이루어져 오버레이되는 얇은 필름과, 절연층을 마련하는 단계와, 상기 반도체 칩과 배선 기판을 연결하는 단계를 포함하는 반도체 장치 제조 방법의 예를 개시한다.
[특허문헌 1] 일본 특개2003-7896호 공보
[특허문헌 2] 일본 특개2002-16173호 공보
[특허문헌 3] 일본 특개236941/1994호 공보
그러나, 종래에서 사용되는 상기 반도체 장치 제조 방법, 반도체 장치 및 배선 기판은 다음과 같은 문제점들을 갖고 있다.
먼저, 특허문헌 1에 개시된 방법은 어떠한 바람직한 배선 기판에 사용하는 것이 불가능해지는 문제점을 갖는다. 특히, 상기의 방법은, 반도체 칩을 병합시키기 위한 리세스가 카운터 보링(counter boring) 등에 의하여 배선 기판의 표면 상에 형성되어야 하고, 소정의 재료로 이루어진 배선 기판과 상기 리세스가 쉽게 만들어질 수 있는 구조가 반드시 제공되어야 하기 때문에, 어떠한 바람직한 배선 기판은 사용될 수 없는 문제점을 갖는다.
특허문헌 2에 개시된 상기의 방법은 소정의 프레임을 제공하는 단계가 필요해지는 문제점을 갖는다. 특히, 반도체 칩의 형상에 대응되는 홀을 갖는 수지 합성물로 이루어진 패키지 재료를 형성하고, 메탈 플레이트로 이루어진 하부 플레이트 상에 홀을 갖도록 형성된 상기 패키지 재료로 이루어진 프레임을 프레스-스태킹(press-stacking)하는 단계가 필요해진다. 그리고, 절연 필름이 상기의 상부면 상에 제공되고, 이로 인하여 상기 프레임의 두께가 상기 반도체 칩의 두께와 도일하게 만들어져야만 한다. 작업 단계에서의 안정성과 신뢰도에 문제가 있게 되고, 그 결과로, 상기 반도체 칩을 지지하는 기계적인 강도가 저하되는 문제점과, 상기 반도체 칩으로부터 발생되는 열을 방산하기에 열 전도성이 역시 저하되는 문제점이 있다.
또한, 특허문헌 3에 개시된 방법은 홈의 형성 방법이 고려되지 못하는 문제점이 있다. 특히, 상기 반도체 칩 보다 약간 큰 사이즈로 홈을 밀링(milling)하는 방법만이 개시되어 있어서, 이 방법은 완성도와 신뢰도의 정확성이 결여된다. C4 범프 피치 등의 일반적인 단자 전극을 갖는 종래의 배선 기판에 대하여 바람직하게 접속 단자를 디자인하는 것은 어렵다.
본 발명의 실시예들은, 복잡한 구조의 높은-밀도의 배선 기판을 사용하지 않고서 C4 범프 피치 등의 일반적인 단자 간격에 대응되는 반도체 칩의 단자 전극 간격을 만들 수 있고, 그 결과 종래의 배선 기판을 사용하는 때에도 상기 반도체 칩을 지지하기 위한 기계적인 강도와 상기 반도체 칩으로부터 발생된 열을 방산하기 위한 열 전도성이 향상될 수 있는 반도체 장치 제조 방법, 반도체 장치 및 배선 기판을 제안한다.
이러한 목적을 달성하기 위하여, 본 발명은 다음의 수단들이 제공된다.
본 발명의 제 1 형태에 따른 반도체 장치 제조 방법은,
반도체 칩 상에 복수의 단자 전극이 제공되고, 상기 단자 전극이 제공되어 있는 반도체 칩의 면이 노출되도록 지지 기판 상에 반도체 칩을 마운팅하는 반도체 칩 마운팅 단계;
상기 단자 전극이 제공되어 있는 반도체 칩의 면을 덮을 수 있도록 절연층을 형성하는 절연층 형성 단계;
상기 단자 전극에 연결되고, 상기 절연층을 관통하는 관통 전극을 형성하는 관통 전극 형성 단계;
상기 관통 전극에 연결 연결되는 메탈 배선을 상기 절연층 상에 형성하는 메탈 배선 형성 단계; 및
상기 메탈 배선을 외부에 연결하기 위한 외부단자 전극을 상기 메탈 배선 상에 형성하는 외부단자 전극 형성 단계;를 포함하고,
인접한 외부단자 전극들 사이의 간격은 인접한 단자 전극들 사이의 간격보다 큰 것을 특징으로 한다.
본 발명의 제 2 형태는, 본 발명의 상기 제 1 형태에 따른 반도체 장치 제조 방법에서, 상기의 반도체 칩 마운팅 단계는 상기 반도체 칩을 접착제를 이용하여 상기 지지 기판에 접착하는 것을 특징으로 한다.
본 발명의 제 3 형태는, 본 발명의 상기 제 1 형태 또는 제 2 형태에 따른 반도체 장치 제조 방법에서, 상기 지지 기판은 구리 플레이트 또는 코바 플레이트인 것을 특징으로 한다.
본 발명의 제 4 형태는, 본 발명의 상기 제 1 형태 내지 제 3 형태 중 어느 하나에 따른 반도체 장치 제조 방법에서, 상기 절연층은 에폭시-기반의 수지 또는 폴리이미드-기반의 수지인 것을 특징으로 한다.
본 발명의 제 5 형태는, 본 발명의 상기 제 1 형태에 따른 반도체 장치 제조 방법에서, 상기의 반도체 칩 마운팅 단계는,
상기 지지 기판 상에 제 1 메탈 필름을 형성하고, 상기 제 1 메탈 필름 상에 제 2 메탈 필름을 형성하는 메탈 필름 형성 단계와,
상기 반도체 칩을 실장하기 위한 피트 홀을 상기 제 2 메탈 필름에 형성하는 피트 홀 형성 단계와,
상기 반도체 칩을 상기 피트 홀 내로 실장하고, 상기 반도체 칩을 접착제를 이용하여 상기 피트 홀에 접착하는 실장 및 접착 단계를 포함하는 것을 특징으로 한다.
본 발명의 제 6 형태는, 본 발명의 상기 제 5 형태에 따른 반도체 장치 제조 방법에서, 상기의 피트 홀 형성 단계는 상기 제 2 메탈 필름 상에 드라이 필름 레지스트를 침착시키고, 상기 피트 홀에 대응되는 레지스트 패턴을 형성하기 위하여 상기 드라이 필름 레지스트를 노광 및 현상하고, 상기 레지스트 패턴이 형성된 상기 제 2 메탈 필름을 에칭하는 것을 특징으로 한다.
본 발명의 제 7 형태는, 본 발명의 상기 제 5 형태 또는 제 6 형태에 따른 반도체 장치 제조 방법에서, 상기 지지 기판은 구리 플레이트, 코바 플레이트, 니켈 플레이트 또는 글래스 에폭시 기판 중 어느 하나인 것을 특징으로 한다.
본 발명의 제 8 형태는, 본 발명의 상기 제 5 형태 내지 제 7 형태 중 어느 하나에 따른 반도체 장치 제조 방법에서, 상기 제 1 메탈 필름은 금을 포함하는 것을 특징으로 한다.
본 발명의 제 9 형태는, 본 발명의 상기 제 5 형태 내지 제 8 형태 중 어느 하나에 따른 반도체 장치 제조 방법에서, 상기 제 2 메탈 필름은 구리인 것을 특징으로 한다.
본 발명의 제 10 형태는, 본 발명의 제 1 형태에 따른 반도체 장치 제조 방 법에서, 상기의 반도체 칩 마운팅 단계는,
상기 반도체 칩을 실장하기 위한 피트 홀을 상기 지지 기판에 형성하는 피트 홀 형성 단계와,
상기 반도체 칩을 상기 피트 홀 내로 실장하고, 상기 반도체 칩을 접착제를 이용하여 상기 피트 홀에 접착하는 실장 및 접착 단계를 포함하는 것을 특징으로 한다.
본 발명의 제 11 형태는, 본 발명의 제 10 형태에 따른 반도체 장치 제조 방법에서, 상기의 피트 홀 형성 단계는 상기 지지 기판 상에 드라이 필름 레지스트를 침착시키고, 상기 피트 홀에 대응되는 레지스트 패턴을 형성하기 위하여 상기 드라이 필름 레지스트를 노광 및 현상하고, 상기 레지스트 패턴이 형성된 상기 지지 기판을 에칭하는 것을 특징으로 한다.
본 발명의 제 12 형태는, 본 발명의 제 10 형태 또는 제 11 형태에 따른 반도체 장치 제조 방법에서, 상기 지지 기판은 구리 플레이트 또는 코바 플레이트인 것을 특징으로 한다.
본 발명의 제 13 형태에 따른 반도체 장치는,
반도체 칩;
상기 반도체 칩을 지지하는 지지 기판;
상기 반도체 칩 상에 제공되는 복수의 단자 전극;
상기 단자 전극이 외부와 연결되도록 하는 복수의 외부단자 전극; 및
상기 단자 전극과 외부단자 전극을 전기적으로 연결하는 팬아웃부;를 포함하 고, 상기 팬아웃부는,
상기 단자 전극에 연결되고, 상기 절연층을 관통하는 관통 전극과,
상기 관통 전극에 연결되고, 상기 절연층 상에 형성되는 메탈 배선을 포함하고,
인접한 외부단자 전극들 사이의 간격은 인접한 단자 전극들 사이의 간격보다 큰 것을 특징으로 한다.
본 발명의 제 14 형태는, 본 발명의 제 13 형태에 따른 반도체 장치에서, 상기 반도체 칩은 접착제에 의하여 상기 지지 기판에 접착되고, 상기 단자 전극이 제공되어 있는 반도체 칩의 면은 상기 절연층에 의하여 덮여지는 것을 특징으로 한다.
본 발명의 제 15 형태는, 본 발명의 상기 제 13 형태 또는 제 14 형태에 따른 반도체 장치에서,
상기 지지 기판 상에 제공되는 제 1 메탈 필름; 및
상기 제 1 메탈 필름을 통하여 상기 지지 기판 상에 제공되는 제 2 메탈 필름으로서, 상기 반도체 칩을 실장하기 위한 피트 홀을 갖는 제 2 메탈 필름;을 더 포함하고,
상기 반도체 칩에서 상기 단자 전극이 제공되어 있는 면이 노출되도록 상기 반도체 칩이 상기 피트 홀 내로 실장되고, 상기 반도체 칩은 접착제에 의하여 상기 피트 홀에 접착되는 것을 특징으로 한다.
본 발명의 제 16 형태는, 본 발명의 상기 제 13 형태 또는 제 14 형태에 따 른 반도체 장치에서, 상기 지지 기판은 상기 반도체 칩을 실장하기 위한 피트 홀을 갖도록 형성되고,
상기 반도체 칩에서 상기 단자 전극이 제공되어 있는 면이 노출되도록 상기 반도체 칩이 상기 피트 홀 내로 실장되고, 상기 반도체 칩은 접착제에 의하여 상기 피트 홀에 접착되는 것을 특징으로 한다.
본 발명의 제 17 형태는, 본 발명의 상기 제 13 형태 내지 제 16 형태 중 어느 하나에 따른 반도체 장치에서, 상기 반도체 칩은 복수개로 마운트되는 것을 특징으로 한다.
본 발명의 제 18 형태에 따른 배선 기판은,
본 발명의 제 13 형태 또는 제 14 형태에 따른 반도체 장치;
상기 반도체 장치가 마운트되는 배선 기판 기저부; 및
상기 외부단자 전극에 1대 1로 대응되도록 상기 배선 기판 기저부 상에 제공되는 배선 기판 단자 전극;을 포함하고,
상기 외부단자 전극과 배선 기판 단자 전극은 전기적으로 연결되는 것을 특징으로 한다.
본 발명에 따르면, 반도체 칩의 단자 전극 간격은 C4 범프 피치등의 일반적인 단자 간격에 대응하도록 제조되고, 이것에 의하여 종래의 배선 기판이 사용될 수 있으며, 상기 반도체 칩을 지지하기 위한 기계적인 강도와, 상기 반도체 칩으로부터 발생된 열을 방산하기 위한 열 전도성이 향상될 수 있다.
다른 특징과 장점들은 아래의 상세한 설명과 첨부되는 도면 및 청구항으로부터 명백해질 것이다.
본 발명을 실시하기 위한 최선의 형태가 첨부되는 도면과 함께 개시될 것이다.
(제 1 실시예)
본 발명의 제 1 실시예에 따른 반도체 장치는 도 2 내지 3B과 관련하여 개시된다.
먼저, 상기 실시예에 따른 반도체 장치를 도 2와 관련하여 개시하여 본다.
도 2는 본 발명의 실시예에 따른 반도체 장치를 보여주는 개략적인 단면도이다.
도 2에 도시된 바와 같이, 본 발명에 따른 반도체 장치(10)는 반도체 칩(20), 지지 기판(30), 단자 전극(40), 외부단자 전극(50) 및 팬아웃(fanout)부(60)를 포함한다.
상기 반도체 칩(20)은 상기 반도체 장치(10)의 전기적 기능을 갖는다. 상기 반도체 칩(20)은 상기 반도체 칩(20)의 외부와 전기적으로 연결하기 위한 단자 전극(40)을 포함한다. 인접한 단자 전극(40)들 사이의 간격은 제 1 간격(D1)이다. 예를 들어, D1은 약 50 내지 100 ㎛ 범위로 이루어질 수 있다.
상기 반도체 칩(20)의 반대편(상기 단자 전극(40)이 제공되어 있는 쪽의 반대편)에는, 상기 지지 기판(30)이 접착제(31)에 의하여 접착되어 있다. 상기 지지 기판(30)은 상기 반도체 칩(20)을 지지하고, 상기 반도체 장치(10)의 기계적인 강도를 보장하며, 이와 함께 상기 반도체 칩(20)에서 발생하는 열을 방산한다.
상기 외부단자 전극(50)은 상기 팬아웃부(60)의 표면 상에 제공된다. 상기 외부단자 전극(50)은 상기 반도체 장치(10)의 외부에 전기적으로 접속하기 위한 단자 전극이다. 인접한 외부단자 전극(50)들 사이의 간격은 제 2 간격(D2)이다. 예를 들어, D2는 약 150 내지 180 ㎛ 범위로 이루어질 수 있다.
상기 외부단자 전극(50) 모두에서는, 인접한 외부단자 전극(50)들 사이의 간격(D2)이 상기의 인접한 단자 전극(40)들 모두에서의 인접한 단자 전극(40) 사이의 간격(D1) 보다 크다. 즉, 인접한 외부단자 전극(50)들 사이의 최소한의 간격은 인접한 단자 전극(40)들 사이의 최대한의 간격보다 크다.
상기 팬아웃부(60)는 절연층(61), 관통 전극(62) 및 메탈 배선(63)을 갖는다. 상기 팬아웃부(60)는 제 1 간격(D1)을 갖는 단자 전극(40)과 제 2 간격(D1)을 갖는 외부단자 전극(50)을 연결한다.
상기 절연층(61)은 상기 반도체 칩(20)과 상기 반도체 칩(20) 상에 제공된 단자 전극(40)을 덮을 수 있도록 제공된다. 상기 관통 전극(62)은 상기 단자 전극(40)에 연결되고, 상기 절연층(61)을 관통하도록 제공된다. 상기 메탈 배선(63)은 상기 관통 전극(62)에 연결되고, 상기 절연층(61)의 표면 상에 배선되어 있다.
상기 절연층(61)은, 상기 접착제(31)로 상기 지지 기판(30)에 접착되어 있는 상기 반도체 칩(20)의 단자 전극(40)이 형성되어 있는 쪽을 덮는다. 도 2에 도시된 바와 같이, 상기 절연층(61)은 상기 반도체 칩(20)의 측면을 덮을 수 있다.
상기 절연층(61), 관통 전극(62) 및 메탈 배선(63) 각각은 적어도 하나 이상씩 형성된다. D1과 D2가 거의 동일할 때에는, 상기 절연층(61), 관통 전극(62) 및 메탈 배선(63) 각각이 적어도 하나 이상씩 형성되면, 상기 관통 전극(40)과 외부단자 전극(50)이 전기적으로 연결될 수 있다. 그러나, 예를 들어, D2가 D1의 대략 2배이여서 D2가 D1보다 상당히 클 때에는, 배선이 교차되는 것을 피하기 위하여, 상기 절연층(61), 관통 전극(62) 및 메탈 배선(63) 각각은 적어도 하나 보다 더 많이 형성될 수 있다. 실시예에서는, 도 2에 도시된 바와 같이, 상기 절연층(61), 관통 전극(62) 및 메탈 배선(63) 각각이 3개의 층들로 형성되어 있으며, 절연층(61,61a,61b), 관통 전극(62,62a,62b) 및 메탈 배선(63,63a,63b) 각각이 순차적으로 형성되어 있다. 상기 외부단자 전극(50)은 상기 팬아웃부(60)의 표면 상에 제공된 메탈 배선(63b)에 연결되도록 제공된다.
그 다음, 본 실시예에 따른 상기 반도체 장치(10)에 따라서, 상기 반도체 칩(20)의 인접한 단자 전극(40)들 사이의 제 1 간격(D1)을 인접한 외부단자 전극(50)들 사이의 제 2 간격(D2)으로 확장하는 팬아웃 기능과, 기계적인 강도를 보장하는 기능과, 열 방산을 보장하는 기능에 대해서 논의하여 본다.
먼저, 상기 팬아웃 기능이 개시된다.
우선, 상기 관통 전극(62)은 상기 단자 전극(40)에 연결되고 수직하게 형성되어, 인접한 관통 전극(62)들 사이의 간격은 제 1 간격(D1)과 동일하다.
그 다음, 5개의 관통 전극(62)에 연결되는 메탈 배선(63)의 5개 부분들 중에서, 메탈 배선(63)의 좌측부와 우측부를 제외한 중앙 3개의 부분들이 상기 관통 전 극(62)의 상부에 연결되도록 형성되어, 메탈 배선(63)들의 인접한 부분들 사이의 간격이 상기 제 1 간격(D1)과 동일하다. 다만, 좌측과 우측의 2개 관통 전극(62)에 연결되는 메탈 배선(63) 부분들은, 상기 제 1 간격(D1)을 상기 제 2 간격(D2)로 확장하기 위하여, 좌측 및 우측 2개의 관통 전극(62)들의 위치에서부터 좌측 및 우측으로 제공된다. 실시예에서는, 예를 들어, 좌측과 우측의 상기 2개의 메탈 배선(63)은 상기 중앙의 관통 전극으로부터 2×D2 거리에 이르도록 제공된다.
그 다음, 상기 관통 전극(62a)은 상기 메탈 배선(63)에 연결되고 수직하게 형성되어, 좌측과 우측의 관통 전극(62a)을 제외한 중앙의 인접한 3개의 관통 전극(62a)들 사이의 간격은 상기 제 1 간격(D1)과 동일하고, 좌측과 우측의 관통 전극(62a) 각각은 상기 중앙의 관통 전극(62a)으로부터 2×D2의 간격을 갖는다.
그 다음, 5개의 관통 전극(62a)에 연결되는 메탈 배선(63a)의 5개 부분들 중에서, 메탈 배선(63a)의 중앙 3개의 부분들과 좌측 및 우측 부분들은 상기 관통 전극(62a)의 상부에 연결되도록 형성된다. 다만, 좌측과 우측에서 두번째로 위치하는 메탈 배선(63a)의 2개 부분들은, 상기 제 1 간격(D1)을 제 2 간격(D2)로 확장하기 위하여, 대응되는 관통 전극(62a)의 위치에서부터 좌측 및 우측으로 제공된다. 실시예에서는, 예를 들어, 좌측과 우측에서 두번째로 위치하는 메탈 배선(63a)의 2개 부분들은 중앙의 관통 전극으로부터 D2에 이르도록 제공된다.
그 다음, 상기 관통 전극(62b)은 상기 메탈 배선(63b)에 연결되고 수직하게 형성된다. 따라서, 5개의 관통 전극(62b)에서 인접하는 관통 전극(62b)들 사이의 간격은 상기 제 2 간격(D2)과 동일하다.
그 다음, 상기 메탈 배선(63b)의 5개 부분들은 5개의 관통 전극(62b)의 상부에 연결되도록 형성된다. 따라서, 상기 메탈 배선(63b)의 5개 부분에서 인접한 부분들 사이의 간격은 상기 제 2 간격(D2)과 동일하다.
마지막으로, 상기 5개의 외부단자 전극(50)들은 상기 메탈 배선(63b)의 5개 부분들에 연결되도록 형성된다. 따라서, 상기 단자 전극(40)들 사이의 간격이 되는 상기 제 1 간격(D1)은 상기 제 2 간격(D2)으로 확장되고, 상기 단자 전극(40)은 상기 외부단자 전극(50)과 연결된다.
전술한 바와 같이, 인접한 단자 전극(40)들 사이의 간격이 되는 상기 제 1 간격(D1)을 인접한 외부단자 전극(50)들 사이의 간격이 되는 상기 제 2 간격(D2)으로 확장하는 팬아웃 기능이 제공된다.
그 다음, 상기 반도체 장치(10)의 기계적인 강도를 보장하는 기능과, 열 전도성을 보장하는 기능에 대해서 논의하여 본다.
상기 반도체 장치(10)는 상기 반도체 칩(20), 단자 전극(40) 및 상기 단자 전극(40)의 개수 만큼의 외부단자 전극(50)을 갖는다. 인접한 외부단자 전극(50)들 사이의 간격이 되는 상기 제 2 간격(D2)은, 인접한 단자 전극(40)들 사이의 간격이 되는 상기 제 1 간격(D1)에 비하여 크다. 따라서, 상기 반도체 장치(10)의 면적은 상기 반도체 칩(20)의 면적에 비하여 크다. 상기 반도체 칩(20)과 비교하여 큰 반도체 장치(10)의 기계적인 강도는 상기 지지 기판(30)에 의하여 주로 보장된다. 본 실시예에 따른 반도체 장치(10)에서, 상기 접착제(31)와 절연층(61)은 상기 반도체 칩(20)을 상기 지지 기판(30)에 고정하기 위하여 사용되고, 이로 인하여 상기 접착 제(31)와 절연층(61)에 의하여 기계적인 강도 또한 보장된다.
반면에, 상기 반도체 칩(20)은 상기 접착제(31)와 절연층(61)을 통하여 상기 지지 기판(30)과 열 접촉된다. 상기 반도체 칩(20)은, 상기 단자 전극(40)으로부터 관통 전극(62,62a,62b)과 메탈 배선(63,63a,63b)을 통하여, 상기 외부단자 전극(50)과 전기적으로 및 열적으로 연결된다. 따라서, 본 실시예에 따른 상기 반도체 장치(10)에서는, 상기 반도체 칩(20)에서 발생된 열 방산을 위한 열 전도성이 보장된다.
그 다음, 상기 반도체 장치(10)를 형성하기 위하여 선호되는 재료를 논의하여 본다.
먼저, 상기 지지 기판(30)의 재료는 제한되지 않지만, 예를 들어, 구리 플레이트(copper plate), 알루미늄 플레이트(aluminum plate), 코바 플레이트(kovar plate)등의 메탈 플레이트가 사용될 수 있다. 상기 절연층(61)의 재료는 제한되지 않지만, 예를 들어, 에폭시-기반의 수지(epoxy-based resin), 페놀-기반의 수지(phenol-based resin), 페녹시 수지(phenoxy resin), 폴리이미드-기반의 수지(polyimide-based resin), 폴리페닐렌-기반의 수지(polyphenylene-based resin), 폴리올레핀-기반의 수지(polyolefin-based resin) 또는 플루오린-기반의 수지(fluorine-based resin)이 사용될 수 있다. 상기 관통 전극(62)의 재료는 제한되지 않지만, 예를 들어, 구리가 사용될 수 있다. 상기 접착제(31)의 재료는 제한되지 않지만, 예를 들어, 에폭시 수지 또는 골드 실리콘에 은이 첨가된 높은 열 전도성 에폭시 접착제가 사용될 수 있다. 상기 메탈 배선(63)의 재료는 제한되지 않지 만, 예를 들어, 주석, 크롬, 티타늄, 니켈, 아연, 코발트, 금, 구리 등이 사용될 수 있다. 상기 외부단자 전극(50)의 재료는 제한되지 않지만, 예를 들어, 솔더가 사용될 수 있다.
(제 1 실시예에 따른 반도체 장치의 제조 방법)
다음으로, 본 실시예에 따른 상기 반도체 장치의 제조 방법에 대해서 도 3a 및 3B를 참조하여 살펴보기로 한다.
도 3a 및 3B는 본 실시예에 따른 반도체 장치의 제조 방법을 개략적으로 보여주기 위한 도면이다.
먼저, 도 3a에 도시되어 있는 반도체 칩 마운팅 단계에서는, 반도체 칩(20)이 지지 기판(30) 상에 접착된다. 이러한 경우에, 예를 들어 100 내지 1000 ㎛ 범위의 두께를 갖는 구리 플레이트로 이루어진 상기 지지 기판(30) 상에 접착되도록 하기 위하여, 접착제(31)가 상기 반도체 칩(20)의 접착면에 먼저 발라져 있고, 상기 반도체 칩(20)은 상기 접착제(31)가 발라져 있는 면으로 상기 지지 기판(30) 상에 놓여지고 접착된다. 관통 전극(40)이 제공되어 있는 쪽이 노출되도록, 상기 반도체 칩(20)이 상기 지지 기판(30)에 접착된다(face up).
그 다음, 도 3a의 (b)에 도시되어 있는 절연층 형성 단계에서는, 에폭시-기반의 수지 또는 폴리이미드-기반의 수지로 이루어진 절연층(61)이 형성된다. 이때, 상기 절연층(61)은, 예를 들어 100 내지 800㎛ 범위의 높이를 갖는 상기 반도체 칩(20) 측이 덮혀지도록, 예를 들어 상기 반도체 칩(20) 상에 제공된 단자 전극(40)이 5 내지 30㎛ 범위의 두께로 더 덮여지도록 형성된다. 즉, 상기 절연 층(61)의 두께는, 예를 들어 100 내지 800㎛ 범위의 반도체 칩(20) 높이와, 예를 들어 5 내지 30㎛ 범위의 두께로 상기 반도체 칩(20)의 단자 전극(40)을 덮는 두께와, 상기 절연층(60)에 의하여 덮여지는 반도체 칩(20)의 단자 전극(40)의 높이의 총합이 된다. 상기 절연층(61)은 상기 반도체 칩(20)의 측면(21)도 조밀하게 덮을 수 있도록 형성될 수 있다. 실시예에서는, 상기 반도체 칩(20)의 측면(21)은, 도 3a (b)에 도시된 바와 같이, 상기 절연층(61)에 의하여 조밀하게 덮여진다.
그 다음, 도 3a (c)에 도시된 단계에서는, 제한이 있는 것은 아니지만 레이저를 이용해서, 상기 단자 전극(40)에 이르는 관통 홀(64)이 상기 절연층(61)에 형성된다.
그 다음, 도 3a (d)에 도시된 관통 전극 형성 단계 및 메탈 배선 형성 단계에서는, 예를 들어, 세미애더티브 공정에 따라, 상기 관통 홀(64) 내에 채워질 정도로 관통 전극(62)이 형성되고, 상기 관통 전극(62)과 연결되는 메탈 배선(63)이 형성된다.
이때에, 도 3a (d)에 도시되어 있는 5개의 단자 전극(40)들 중에서, 좌측과 우측 상의 가장 외측의 2개의 단자 전극(40)에 연결되는 메탈 배선(63)의 부분들은, 단자 간격을 확장하기 위하여 좌측과 우측 양쪽으로 뻗어지도록 배치된다.
그 다음, 도 3b (a) 및 3B (b)에 도시된 단계에서는, 상기 절연층(61)을 형성하는 단계와, 상기 관통 홀(64)을 갖는 절연층(61)을 형성하는 단계와, 상기 관통 전극(62)과 메탈 배선(63)을 형성하는 단계들이 두번씩 반복된다. 다만, 제 1 반복에서는 상기 절연층(61a), 관통 홀(64a), 관통 전극(62a) 및 메탈 배선(63a)이 형성되고, 제 2 반복에서는 상기 절연층(61a), 관통 홀(64b), 관통 전극(62b) 및 메탈 배선(63b)이 형성된다. 상기 절연층(61a,61b)은, 예를 들어, 5 내지 30㎛ 범위의 두께로 형성될 수 있다. 도 3b (a)에 도시되어 있는 5개의 단자 전극(40)들 중에서, 좌측과 우측으로부터 두번째에 위치하는 2개의 단자 전극에 연결되는 메탈 배선(63a) 부분들은, 단자 간격을 확장하기 위하여 좌측과 우측 양쪽으로 뻗어지도록 배치된다. 그 결과로, 제 2 반복에서는, 상기 메탈 배선(63)의 부분들과 관통 전극(62b) 각각은 서로 동일한 간격이 되며, 도 3b (b)에 도시된 바와 같이 제 1 간격(D1) 보다 확장된 제 2 간격(D2)이 된다.
그 다음, 도 3b (c)에 도시된 외부단자 전극 형성 단계에서는, 상기 메탈 배선(63b)에 연결되는 외부단자 전극(50)이 형성된다. 상기 외부단자 전극(50)은 솔더 또는 전기도금에 의하여 형성되는 구리로 형성된다.
전술한 바와 같이, 본 실시예에 따른 상기 반도체 장치에 따르면, 상기 반도체 칩의 단자 전극 간격은 일반적인 배선 기판에 사용될 수 있는 C4 범프 피치(bump pitch)등의 일반적인 단자 간격에 대응하도록 제조되고, 상기 반도체 칩을 지지하기 위한 기계적인 강도와 상기 반도체 칩으로부터 발생된 열을 방산하기 위한 열 전도성은 향상될 수 있다.
본 실시예에 따른 상기 반도체 칩(10)에서는, 상기 절연층(61), 관통 전극(62) 및 메탈 배선(63) 각 3개 층들이 상기의 팬아웃 기능을 보장하기 위하여 사용된다. 그러나, 임의의 단자 전극(40)이 상기 외부단자 전극(50)에 서로 교차함이 없이 연결될 수 있다면, 상기 층들의 개수와 상기 메탈 배선의 길이는 제한되지 않 는다.
본 실시예에 따른 상기 반도체 장치의 제조 방법에서는, 상기 관통 전극(62,62a,62b)과 메탈 배선(63,63a,63b)이, 예를 들어, 세미애더티브 공정에 의해 형성되지만, 상기 관통 전극(62,62a,62b)과 메탈 배선(63,63a,63b)은 별개의 단계에서 형성되는 것도 가능하다.
(제 1 실시예의 제 1 변형예)
다음으로, 본 발명의 제 1 실시예의 제 1 변형예에 대해서 도 4 내지 6을 참조하여 살펴보기로 한다.
먼저, 본 발명의 제 1 실시예의 제 1 변형예에 따른 반도체 장치에 대해서 도 4를 참조하여 살펴보기로 한다.
도 4는 제 1 변형예에 따른 반도체 장치를 개략적으로 보여주는 단면도이다. 아래의 설명에서는, 동일한 참조번호가 부여되어 있는 전술한 부분들에 대해서는 그 설명을 생략하기로 한다.(유사한 설명이 이하의 변형예에 적용된다)
제 1 변형예에 따른 반도체 장치는, 제 1 메탈 필름을 통하여 지지 기판 상에 제 2 메탈 필름이 제공되는 것과, 반도체 칩이 실장되도록 하기 위한 피트 홀(fit hole)이 형성되는 것이 상기 제 1 실시예에 따른 반도체 장치와 상이하다.
도 4를 참조하면, 상기 반도체 칩이 접착체에 의하여 상기 지지 기판에 접착되고, 제공된 단자 전극이 상기 절연 필름으로 덮여지는 상기 제 1 실시예에 따른 반도체 장치와는 다르게, 제 1 변형예에 따른 반도체 장치(10a)는 제 2 메탈 필름(33)이 제 1 메탈 필름(32)을 통하여 지지 기판(30) 상에 제공되고, 상기 제 2 메탈 필름(33)에 피트 홀(34)이 형성되어 반도체 칩(20)이 상기 피트 홀(34) 내로 실장되며, 반도체 칩(20)에서 상기 단자 전극(40)이 제공되어 면이 노출되도록 상기 반도체 칩(20)이 상기 피트 홀(34) 내로 실장되며, 상기 반도체 칩(20)은 접착제(31)에 의하여 상기 피트 홀(34)에 접착되는 것을 특징으로 한다.
도 4에 도시된 바와 같이, 제 1 변형예에 따른 상기 반도체 장치(10a)는 상기 반도체 칩(20), 지지 기판(30), 단자 전극(40), 외부단자 전극(50) 및 팬아웃부(60)를 포함한다. 상기 반도체 칩(20), 단자 전극(40) 및 외부단자 전극(50)의 구조들은, 제 1 실시예에 따른 반도체 장치(10)의 그것들과 동일하다.
반면에, 상기 지지 기판(30)은 상기 제 1 메탈 필름(32)에 의해 덮여진 양쪽 면을 갖는다. 상기 제 2 메탈 필름(33)은 상기 제 1 메탈 필름(32)을 통하여 상기 지지 기판(30)의 일면에 형성된다. 상기 제 2 메탈 필름(33)의 두께는 상기 반도체 칩(20)의 높이와 거의 동일하다. 상기 제 2 메탈 필름(33)은, 상기 피트 홀(34)로부터 평면으로 볼 때, 상기 반도체 칩(20)과 거의 동일한 형상만큼이 제거된다. 상기 반도체 칩(20)의 반대편(상기 단자 전극(40)이 제공되어 있는 쪽의 반대편)은 상기 접착제(31)에 의하여 상기 피트 홀(34)에 접착된다.
상기 제 1 실시예에서 상기 팬아웃부(60)의 일부를 형성하는 상기 제 1 절연층(61)은, 상기 반도체 칩(20)의 높이와 거의 동일한 두께를 갖는 부분을 포함하며, 한편, 제 1 변형예에서는, 반도체 칩(20)과 피트 홀(34) 사이의 간격을 제외한 모든 부분에서의 제 1 절연층(61)은 상기 반도체 칩(20)의 단자 전극(40)을 덮을 수 있는 두께를 갖는다.
그 다음, 팬아웃 기능, 기계적인 강도를 보장하는 기능 및 열 전도성을 보장하는 기능이 개시된다. 상기 팬아웃 기능은 제 1 실시예와 유사하다. 기계적인 강도 및 열 전도성에 관해서는, 상기 반도체 칩(20)이 상기 피트 홀(34) 내로 실장되고, 이것에 의하여 상기 반도체 칩(20)의 측면이 상기 제 2 메탈 필름(33)에 의해서 덮여진다. 따라서, 기계적인 강도 및 열 전도성은 상기 제 1 실시예와 비교해서 좀 더 향상될 수 있다.
그 다음, 상기 반도체 장치(10a)를 제조하기 위하여 선호되는 재료를 논의하여 본다. 상기 제 1 절연층(61), 관통 전극(62), 접착제(31), 메탈 배선(63) 및 외부단자 전극(50)은 상기 제 1 실시예의 재료들과 동일한 재료를 사용할 수 있다.
상기 지지 기판(30)의 재료는 제한되지 않지만, 예를 들어, 니켈 플레이트(nickel plate)가 사용될 수 있다. 상기 제 1 메탈 필름의 재료는 제한되지 않지만, 예를 들어, 금이 사용될 수 있다. 상기 제 2 메탈 필름의 재료는 제한되지 않지만, 예를 들어, 구리가 사용될 수 있다.
(제 1 실시예의 제 1 변형예에 따른 반도체 장치의 제 1 제조 방법)
다음으로, 상기 제 1 변형예에 따른 상기 반도체 장치의 제 1 제조 방법에 대해서 도 5a 내지 5C를 참조하여 살펴보기로 한다.
도 5a 내지 5C는 제 1 변형예에 따른 반도체 장치의 제 1 제조 방법을 개략적으로 보여주는 도면이다.
먼저, 도 5a (a)에 도시된 바와 같이, 예를 들어 100 내지 1000㎛ 범위의 두께를 갖는 니켈 플레이트로 이루어진 지지 기판(30)이 제공된다. 예를 들어 30 내 지 400㎚ 범위의 두께를 갖는 금으로 이루어진 제 1 메탈 필름(32)을 형성하기 위하여, 니켈 플레이트로 이루어진 상기 지지 기판(30)의 양쪽 면이 먼저 금으로 전기도금된다.
그 다음, 도 5a (b)에 도시된 메탈 필름 형성 단계에서는, 예를 들어 100 내지 800㎛ 범위의 두께를 갖는 구리로 이루어진 제 2 메탈 필름(33)을 형성하기 위하여, 상기 지지 기판(30) 상에서 금 도금에 의하여 형성된 제 1 메탈 필름(32)의 상부가 전기도금된다. 100 내지 800㎛ 범위의 두께는, 예를 들어, 100 내지 800㎛ 범위의 상기 반도체 칩(20) 높이와 거의 동일하다.
그 다음, 도 5a (c)에 도시된 피트 홀 형성 단계에서는, 드라이 필름 레지스트(35)로 이루어진 레지스트 패턴이 상기 제 2 메탈 필름(33) 상에 형성된다. 즉, 상기 드라이 필름 레지스트(35)는, 예를 들어 10 내지 30㎛ 범위의 두께를 갖고, 상기 제 2 메탈 필름(33) 상에 침착(deposit)되고, 노광 및 현상되며, 레지스트 패턴을 형성하기 위하여 평면으로 볼 때에 상기 반도체 칩(20)의 형상에 대응되는 부분이 제거된다. 이러한 레지스트 패턴의 형상은, 상기 반도체 칩(20)이 실장되도록, 상기 제 2 메탈 필름(33)에 나중에 형성되는 상기 피트 홀(34)의 형상과 대응된다.
그 다음, 도 5a (d)에 도시된 피트 홀 형성 단계에서, 상기 피트 홀(34)이, 에칭액으로서 큐프릭 클로라이드와, 에칭 보호 필름으로서 상기 지지 기판(30) 상에 형성되어 상기 드라이 필름 레지스트(35)로 이루어진 상기 레지스트 패턴을 함께 사용하여, 구리로 이루어진 상기 지지 기판(30)을 에칭함으로써 형성된다. 이 때, 상기 에칭은 구리로 이루어진 상기 제 2 메탈 필름(33)의 깊이 방향으로 계속된다. 상기 에칭이 금 도금에 의하여 형성된 상기 제 1 메탈 필름(32)의 표면까지 이르는 때에, 에칭 공정은 중단되고, 따라서 상기 반도체 칩(20)을 맞추기 위한 상기 피트 홀(34)의 실장면(36)의 편평함 상에 반도체 칩(20)이 실장되는 것이 보장될 수 있다. 상기 피트 홀(34)의 깊이는 상기 제 2 메탈 필름(33)의 두께와 동일하며, 상기 제 2 메탈 필름(33)의 두께는, 예를 들어, 100 내지 800㎛ 범위의 반도체 칩(20) 높이와 거의 동일하여서, 상기 피트 홀(34)의 깊이는 상기 반도체 칩(20)의 높이와 거의 동일하다.
그 다음, 도 5b (a)에 도시된 피트 홀 접착 공정에서는, 상기 반도체 칩(20)이 상기 피트 홀(34) 내로 실장되고, 상기 반도체 칩(20)은 접착제(31)에 의하여 상기 피트 홀(34)에 접착된다. 상기 접착제로(31)로는, 높은 열 전도성의 에폭시 접착제가 사용될 수 있으며, 또한, 상기 반도체 칩(20)은, 상기 실장면(36)이 금으로 형성되기 때문에 골드 실리콘을 사용한 공융(eutectic) 본딩에 의하여, 상기 피트 홀(34)에 접착될 수 있다.
그 다음, 도 5b (b)에 도시된 절연층 형성 단계에서는, 에폭시-기반의 수지 또는 폴리이미드-기반의 수지로 이루어진 절연층(61)이 형성된다. 특히, 예를 들어 5 내지 30㎛ 범위의 두께를 갖는 상기 절연층(61)은, 상기 피트 홀(34) 내에 실장된 반도체 칩(20)에서 단자 전극(40)이 마련되어 있는 면과, 상기 제 2 메탈 필름(33)의 표면을 덮을 수 있도록 형성된다. 전술한 바와 같이, 상기 피트 홀(34)의 깊이는 상기 반도체 칩(20)의 높이와 거의 동일하여서, 상기 반도체 칩(20)에서 단 자 전극(40)이 마련되어 있는 면과, 상기 제 2 메탈 필름(33)의 표면은 거의 동일한 높이가 된다. 게다가, 상기 절연층(61)은 상기 반도체 칩(20)의 측면(21)과 피트 홀(34) 사이의 간격 내에도 채워진다. 따라서, 상기 반도체 칩(20)의 단자 전극(40)은, 편평함을 위하여, 상기 절연층(61)에 의하여 덮여진다.
그 다음, 예를 들어 레이저를 사용하여 관통 홀(64)이 형성되고(도 5b (c)), 또한, 예를 들어 세미애더티브 공정에 따라 관통 전극(62)과 메탈 배선(63)이 형성된다(도 5b (d)). 또한, 도 5b (b)에서 5B (d)의 단계들은, 팬아웃부(60)(도 5c (a) 및 5C (b)) 및 외부단자 전극(50)(도 5c (c))를 형성하기 위하여, 두번씩 반복된다. 도 5b (c), 5B (d) 및 5C (a) 내지 5C (c)에 도시된 단계들은, 제 1 실시예의 제조 방법에 대한 도 3a (c), 3A (d) 및 3B (a) 내지 3B (c)에 도시된 단계들과 동일하다. 제 1 실시예에서와 같이, 제 1 반복에서는 상기 절연층(61a), 관통 홀(64a), 관통 전극(62a) 및 메탈 배선(63a)이 형성되고, 제 2 반복에서는 상기 절연층(61b), 관통 홀(64b), 관통 전극(62b) 및 메탈 배선(63b)이 형성된다.
(제 1 실시예의 제 1 변형예에 따른 반도체 장치의 제 2 제조 방법)
다음으로, 상기 제 1 변형예에 따른 상기 반도체 장치의 제 2 제조 방법에 대해서 도 5b 내지 6을 참조하여 살펴보기로 한다.
제 2 제조 방법은, 상기 제 1 변형예에 따른 상기 반도체 장치의 제 1 제조 방법과 비교하여, 제 2 메탈 필름이 애더티브 공정을 사용하여 피트 홀을 갖도록 형성되는 것이 상이하다.
도 6을 참조하면, 상기 제 2 메탈 필름이 상기 지지 기판 상에 형성되고, 그 후 상기 피트 홀에 대응되는 레지스트 패턴이 형성되고, 상기 피트 홀을 형성하기 위하여 상기 제 2 메탈 필름이 에칭되는 제 1 변형예에 따른 반도체 장치의 제 1 제조 방법과는 다르게, 상기 제 2 제조 방법에서는, 제 1 메탈 필름이 형성된 다음 제 2 메탈 필름이 형성되기 이전에, 피트 홀에 대응되는 레지스트 패턴이 형성되며, 이후에 상기 제 2 메탈 필름이 형성되는 것이며, 상기 레지스트 패턴은 상기 제 2 메탈 필름 내에 피트 홀을 형성하기 위하여 제거된다.
도 6은 제 1 변형예에 따른 반도체 장치의 제 2 제조 방법을 개략적으로 보여주는 도면이다.
먼저, 도 6(a)에 도시된 바와 같이, 예를 들어 100 내지 1000㎛ 범위의 두께를 갖는 니켈 플레이트로 이루어진 지지 기판(30)이 제공된다. 예를 들어 30 내지 400㎚ 범위의 두께를 갖는 금으로 이루어진 제 1 메탈 필름(32)을 형성하기 위하여, 니켈 플레이트로 이루어진 상기 지지 기판(30)의 양쪽 면이 먼저 금으로 전기도금된다. 이 단계는, 제 1 변형예에 따른 반도체 장치의 제 1 제조 방법에 대한 도 5a (a)에 도시된 단계와 동일하다.
그 다음, 도 6 (b)에 도시된 단계에서는, 드라이 필름 레지스트(35)로 이루어진 레지스트 패턴이 제 1 메탈 필름(32) 상에 형성된다. 즉, 상기 드라이 필름 레지스트(35)는, 예를 들어 10 내지 30㎛ 범위의 두께를 갖고, 상기 제 1 메탈 필름(32) 상에 침착되고, 노광 및 현상되며, 상기 레지스트 패턴은, 평면으로 보았을 때에, 반도체 칩(20)의 형상과 대응되는 형상을 갖도록 형성된다. 이러한 레지스트 패턴의 형상은, 상기 반도체 칩(20)이 실장되도록, 상기 제 2 메탈 필름(33)에 나 중에 형성되는 상기 피트 홀(34)의 형상과 대응된다. 그러나, 상기 레지스트 패턴의 형상은, 제 1 변형예에 따른 반도체 장치의 제 1 제조 방법과 비교하여, 포지티브 및 네거티브로 역전된다.
그 다음, 도 6 (c)에 도시된 단계에서는, 예를 들어 100 내지 800㎛ 범위의 두께를 갖는 구리로 이루어진 제 2 메탈 필름(33)을 형성하기 위하여, 상기 레지스트 패턴이 형성되어 있는 상기 제 1 메탈 필름(32)의 상부가 구리로 전기도금된다.
그 다음, 도 6 (d)에 도시된 단계에서는, 상기 레지스트 패턴으로서 남아있는 상기 드라이 필름 레지스트(35)의 전체면이 노광 및 현상되고, 상기 드라이 필름 레지스트는 벗겨진다. 그 결과로, 상기 반도체 칩(20)을 실장하기 위한 피트 홀(34)이 형성된 상기 제 2 메탈 필름(33)이 형성된다. 상기 피트 홀(34)의 깊이는 상기 제 2 메탈 필름(33)의 두께와 동일하고, 상기 제 2 메탈 필름(33)의 두께는, 예를 들어 100 내지 800㎛ 범위의 반도체 칩(20) 높이와 거의 동일하여서, 상기 피트 홀(34)의 깊이는 상기 반도체 칩(20)의 높이와 거의 동일하다.
이 후에, 상기 피트 홀(34) 내에 상기 반도체 칩(20)를 실장하는 단계, 상기 피트 홀(34)에 상기 반도체 칩(20)을 접착하는 단계, 외부단자 전극(50)을 형성하는 단계들은, 제 1 변형예에 따른 반도체 장치의 제 1 제조 방법에서의 도 5b (a) 내지 5B (c) 및 5C (a) 내지 5C (c)의 단계들과 동일하다.
전술한 바와 같이, 제 1 변형예에 따른 반도체 장치에 따르면, 상기 반도체 칩의 단자 전극 간격은 C4 범프 피치등의 일반적인 단자 간격에 대응하도록 제조되고, 상기 반도체 칩은 상기 피트 홀내로 실장되고, 이러한 것에 의하여 기계적이 강도와 열 전도성이 좀더 향상될 수 있다.
제 1 변형예에 따른 상기 반도체 장치(10a)에서는, 상기 절연층(61), 관통 전극(62) 및 메탈 배선(63) 각 3개 층들이 상기의 팬아웃 기능을 보장하기 위하여 사용된다. 그러나, 임의의 단자 전극(40)이 상기 외부단자 전극(50)에 서로 교차함이 없이 연결될 수 있다면, 상기 층들의 개수와 상기 메탈 배선의 길이는 제한되지 않는다.
본 실시예에 따른 반도체 장치의 제조 방법에서는, 상기 관통 전극(62,62a,62b)과 메탈 배선(63,63a,63b)이, 예를 들어, 세미애더티브 공정에 의해 형성되지만, 상기 관통 전극(62,62a,62b)과 메탈 배선(63,63a,63b)은 별개의 단계에서 형성되는 것도 가능하다.
(제 1 실시예의 제 2 변형예)
다음으로, 본 발명의 제 1 실시예의 제 2 변형예에 대해서 도 7 내지 도 9를 차조하여 살펴보기로 한다.
먼저, 본 발명의 제 1 실시예의 제 2 변형예에 따른 반도체 장치에 대해서 도 7을 참조하여 살펴보기로 한다.
도 7은 제 2 변형예에 따른 반도체 장치를 개략적으로 보여주는 단면도이다.
제 2 변형예에 따른 반도체 장치는, 지지 기판 상에 형성된 제 1 메탈 필름이 지지 기판 표면 처리 필름을 통하여 제공되는 것이 상기 제 1 실시예에 따른 반도체 장치와 상이하다.
도 7을 참조하면, 상기 제 1 메탈 필름이 상기 지지 기판 사에 직접 형성되 는 제 1 실시예의 제 1 변형예에 따른 반도체 장치와는 다르게, 제 2 변형예에 따른 반도체 장치(10b)에서는 제 1 메탈 필름(32)이 지지 기판 표면 처리 필름(37)을 통하여 지지 기판(30) 상에 형성되는 것을 특징으로 한다.
도 7에 도시된 바와 같이, 제 2 변형예에 따른 상기 반도체 장치(10b)는 반도체 칩(20), 지지 기판(30), 단자 전극(40), 외부단자 전극(50) 및 팬아웃부(60)를 포함한다. 상기 반도체 칩(20), 단자 전극(40), 외부단자 전극(50) 및 팬아웃부(60)의 구조들은, 제 1 실시예의 제 1 변형예에 따른 반도체 장치(10a)의 그것들과 동일하다.
반면에, 상기 지지 기판(30)은 상기 지지 기판 표면 처리 필름(37)에 의해 덮여지는 양쪽면을 갖고, 상기 지지 기판 표면 처리 필름(37)의 각 표면은 상기 제 1 메탈 필름(32)에 의하여 덮여진다. 상기 지지 기판(30)의 일측에는, 제 2 메탈 필름(33)이 상기 제 1 메탈 필름(32)의 표면 상에 형성된다. 제 1 실시예의 제 1 변형예에서와 같이, 상기 제 2 메탈 필름(33)의 두께는 상기 반도체 칩(20)의 높이와 거의 동일하고, 피트 홀(34)이 형성되며, 상기 반도체 칩(20)은 상기 피트 홀(34) 내로 실장되고, 상기 반도체 칩(20)은 상기 피트 홀(34)에 접착된다.
상기 제 1 메탈 필름(32)을 상기 지지 기판 표면 처리 필름(37)을 통하여 상기 지지 기판(30) 상에 형성하는 목적은, 상기 지지 기판(30)와 제 1 메탈 필름(32) 간의 결합으로서 바람직한 결합 재료를 사용하기 위함이다. 즉, 상기 제 2 메탈 필름(33)의 에칭 스토퍼층으로서 기능하는 상기 제 1 메탈 필름(32)을 상기 지지 기판(30) 상에 직접 형성하기가 어려우므로, 상기 제 1 메탈 필름(32)이 상기 지지 기판 표면 처리 필름(37)을 통하여 상기 지지 기판(30) 상에 형성되도록 한다.
특히, 상기 지지 기판(30)으로 예를 들어 구리 플레이트를 사용하고, 상기 제 1 메탈 필름(32)으로 예를 들어 금 도금에 의한 금을 사용하기 위하여, 상기 구리 플레이트의 상부가 직접 금으로 도금된다면, 구리와 금은 확산되어 금 도금이 수행될 수 없게 된다. 따라서, 예를 들어 니켈로 이루어진 상기 지지 기판 표면 처리 필름(37)이 확산 베리어로서, 상기 지지 기판(30)의 표면상에 제공되는 것이다. 다른 선호되는 재료로는, 제 1 실시예의 제 1 변형예에서의 동일한 재료가 사용될 수 있다.
상기 반도체 장치는 제 1 실시예의 제 1 변형예의 반도체 장치와 유사한 팬아웃 기능, 기계적인 강도를 보장하는 기능 및 열 전도성을 보장하는 기능을 갖는다. 특히, 기계적인 강도 및 열 전도성은 제 1 실시예와 비교하여 좀 더 향상될 수 있다.
(제 1 실시예의 제 2 변형예에 따른 반도체 장치의 제 1 제조 방법)
다음으로, 상기 제 2 변형예에 따른 상기 반도체 장치의 제 1 제조 방법에 대해서 도 8a 내지 8C를 참조하여 살펴보기로 한다.
도 8a 내지 8C는 제 2 변형예에 따른 반도체 장치의 제 1 제조 방법을 개략적으로 보여주는 도면이다.
먼저, 도 8a (a)에 도시된 바와 같이, 예를 들어 100 내지 1000㎛ 범위의 두께를 갖는 구리 플레이트로 이루어진 지지 기판(30)이 제공된다. 예를 들어 3 내지 10㎛ 범위의 두께를 갖는 니켈로 이루어진 지지 기판 표면 처리 필름(73)을 형성하기 위하여, 구리 플레이트로 이루어진 상기 지지 기판(30)의 양쪽 면이 먼저 니켈로 전기도금된다. 그 다음, 예를 들어 30 내지 400㎚ 범위의 두께를 갖는 금으로 이루어진 제 1 메탈 필름(32)을 형성하기 위하여, 금을 이용한 전기도금이 수행된다.
그 다음, 구리로 이루어진 제 2 메탈 필름(33)을 형성하기 위하여 구리를 이용한 전기도금이 수행되고(도 8a (b)), 드라이 필름 레지스트(35)로 이루어진 레지스트 패턴이 상기 제 2 메탈 필름(33) 상에 형성되고(도 8a (c)), 구리로 이루어진 제 2 메탈 필름(33)을 에칭함으로써 상기 제 1 메탈 필름(32)의 표면에 피트 홀(34)이 형성되고(도 8a (d)), 반도체 칩(20)이 상기 피트 홀(34) 내로 실장되고 상기 피트 홀(34)에 접착되며(도 8b (a)),상기 반도체 칩(20)의 단자 전극(40)을 덮을 수 있는 절연층(61)이 형성된다(도 8b (b)). 또한, 예를 들어 레이저를 사용하여 관통 홀(64)이 형성되고(도 8b (c)), 예를 들어 세미애더티브 공정에 따라 관통 전극(62)과 메탈 배선(63)이 형성된다(도 8b (d)). 도 8a (b) 내지 8A (d) 및 8B (a) 내지 8B (d)에 도시된 단계들은, 제 1 실시예의 제 1 변형예의 제조 방법에 대한 도 5a (b) 내지 5A (d) 및 5B (a) 내지 5B (d)에 도시된 단계들과 동일하다.
그 다음, 도 8b (b) 내지 8B (d)의 단계들은, 팬아웃부(60)(도 8c (a) 및 8C (b)) 및 외부단자 전극(50)(도 8c (c))를 형성하기 위하여, 두번씩 반복된다. 도 8c (a) 내지 8C (c)에 도시된 단계들은, 제 1 실시예의 제 1 변형예의 제조 방법에 대한 도 5c (a) 내지 5C (c)에 도시된 단계들과 동일하다. 제 1 실시예의 제 1 변 형예에서와 같이, 제 1 반복에서는 상기 절연층(61a), 관통 홀(64a), 관통 전극(62a) 및 메탈 배선(63a)이 형성되고, 제 2 반복에서는 상기 절연층(61b), 관통 홀(64b), 관통 전극(62b) 및 메탈 배선(63b)이 형성된다.
(제 1 실시예의 제 2 변형예에 따른 반도체 장치의 제 2 제조 방법)
다음으로, 상기 제 2 변형예에 따른 상기 반도체 장치의 제 2 제조 방법에 대해서 도 8b 내지 9를 참조하여 살펴보기로 한다.
제 2 제조 방법은, 상기 제 2 변형예에 따른 상기 반도체 장치의 제 1 제조 방법과 비교하여, 제 2 메탈 필름이 애더티브 공정을 사용하여 피트 홀을 갖도록 형성되는 것이 상이하다.
도 9를 참조하면, 상기 제 2 메탈 필름이 상기 지지 기판 상에 형성되고, 그 후 상기 피트 홀에 대응되는 레지스트 패턴이 형성되고, 상기 피트 홀을 형성하기 위하여 상기 제 2 메탈 필름이 에칭되는 제 2 변형예에 따른 반도체 장치의 제 1 제조 방법과는 다르게, 상기 제 2 제조 방법에서는, 제 1 메탈 필름이 형성된 다음 제 2 메탈 필름이 형성되기 이전에, 피트 홀에 대응되는 레지스트 패턴이 형성되며, 이후에 상기 제 2 메탈 필름이 형성되는 것이며, 상기 레지스트 패턴은 상기 제 2 메탈 필름 내에 피트 홀을 형성하기 위하여 제거된다.
도 9는 제 2 변형예에 따른 반도체 장치의 제 2 제조 방법을 개략적으로 보여주는 도면이다. 이러한 제조 방법에 대해서는 도 9 (a) 내지 9 (d), 8B (a) 내지 8B (d) 및 8C (a) 내지 8C (c)을 참조하여 살펴보기로 한다.
먼저, 도 9(a)에 도시된 바와 같이, 예를 들어 100 내지 1000㎛ 범위의 두께 를 갖는 구리 플레이트로 이루어진 지지 기판(30)이 제공된다. 그리고, 예를 들어 3 내지 10㎛ 범위의 두께를 갖는 니켈로 이루어진 지지 기판 표면 처리 필름(37)을 형성하기 위하여, 구리 플레이트로 이루어진 상기 지지 기판(30)의 양쪽 면이 먼저 니켈로 전기도금된다. 그 다음, 예를 들어 30 내지 400㎚ 범위의 두께를 갖는 금으로 이루어진 제 1 메탈 필름(32)을 형성하기 위하여, 금을 이용한 전기도금이 수행된다. 이 단계는, 제 2 변형예에 따른 반도체 장치의 제 1 제조 방법에 대한 도 8a (a)에 도시된 단계와 동일하다.
그 다음, 도 9 (b)에 도시된 단계에서는, 드라이 필름 레지스트(35)로 이루어진 레지스트 패턴이 제 1 메탈 필름(32) 상에 형성된다. 즉, 상기 드라이 필름 레지스트(35)는, 예를 들어 10 내지 30㎛ 범위의 두께를 갖고, 상기 제 1 메탈 필름(32) 상에 침착되고, 노광 및 현상되며, 상기 레지스트 패턴은, 평면으로 보았을 때에, 반도체 칩(20)의 형상과 대응되는 형상을 갖도록 형성된다. 이러한 레지스트 패턴의 형상은, 상기 반도체 칩(20)이 실장되도록, 상기 제 2 메탈 필름(33)에 나중에 형성되는 피트 홀(34)의 형상과 대응된다. 그러나, 상기 레지스트 패턴의 형상은, 제 2 변형예에 따른 반도체 장치의 제 1 제조 방법과 비교하여, 포지티브 및 네거티브로 역전된다.
그 다음, 도 9 (c)에 도시된 단계에서는, 예를 들어 100 내지 800㎛ 범위의 두께를 갖는 구리로 이루어진 제 2 메탈 필름(33)을 형성하기 위하여, 상기 레지스트 패턴이 형성되어 있는 상기 제 1 메탈 필름(32)의 상부가 구리로 전기도금된다. 100 내지 800㎛ 범위의 두께는, 예를 들어 100 내지 800㎛ 범위의 반도체 칩(20) 높이와 거의 동일하다.
그 다음, 도 9 (d)에 도시된 단계에서는, 상기 레지스트 패턴으로서 남아있는 상기 드라이 필름 레지스트(35)의 전체면이 노광 및 현상되고, 상기 드라이 필름 레지스트는 벗겨진다. 그 결과로, 상기 반도체 칩(20)을 실장하기 위한 피트 홀(34)이 형성된 상기 제 2 메탈 필름(33)이 형성된다. 상기 피트 홀(34)의 깊이는 상기 제 2 메탈 필름(33)의 두께와 동일하고, 상기 제 2 메탈 필름(33)의 두께는, 예를 들어 100 내지 800㎛ 범위의 반도체 칩(20) 높이와 거의 동일하여서, 상기 피트 홀(34)의 깊이는 상기 반도체 칩(20)의 높이와 거의 동일하다.
이 후에, 상기 피트 홀(34) 내에 상기 반도체 칩(20)을 실장하는 단계, 상기 피트 홀(34)에 상기 반도체 칩(20)을 접착하는 단계, 외부단자 전극(50)을 형성하는 단계들은, 제 2 변형예에 따른 반도체 장치의 제 1 제조 방법에서의 도 8b (a) 내지 8B (d) 및 8C (a) 내지 8C (c)의 단계들과 동일하다.
전술한 바와 같이, 제 2 변형예에 따른 반도체 장치에 따르면, 좀더 광범위한 재료가 상기 지지 기판과 제 1 메탈 필름으로 사용될 수 있으며, 상기 반도체 칩의 단자 전극 간격은 C4 범프 피치등의 일반적인 단자 간격에 대응하도록 제조되고, 상기 반도체 칩은 상기 피트 홀내로 실장되고, 이러한 것에 의하여 기계적인 강도와 열 전도성이 좀더 향상될 수 있다.
제 2 변형예에 따른 상기 반도체 장치(10b)에서는, 상기 절연층(61), 관통 전극(62) 및 메탈 배선(63) 각 3개 층들이 상기의 팬아웃 기능을 보장하기 위하여 사용된다. 그러나, 임의의 단자 전극(40)이 상기 외부단자 전극(50)에 서로 교차함 이 없이 연결될 수 있다면, 상기 층들의 개수와 상기 메탈 배선의 길이는 제한되지 않는다.
본 실시예에 따른 반도체 장치의 제조 방법에서는, 상기 관통 전극(62,62a,62b)과 메탈 배선(63,63a,63b)이, 예를 들어, 세미애더티브 공정에 의해 형성되지만, 상기 관통 전극(62,62a,62b)과 메탈 배선(63,63a,63b)은 별개의 단계에서 형성되는 것도 가능하다.
(제 1 실시예의 제 3 변형예)
다음으로, 본 발명의 제 1 실시예의 제 3 변형예에 대해서 도 10 내지 11C를 참조하여 살펴보기로 한다.
먼저, 본 발명의 제 1 실시예의 제 3 변형예에 따른 반도체 장치에 대해서 도 10을 참조하여 살펴보기로 한다.
도 10은 제 3 변형예에 따른 반도체 장치를 개략적으로 보여주는 단면도이다.
제 3 변형예에 따른 반도체 장치는, 지지 기판이 절연 기판의 표면 상에 마련된 구리 박막을 갖는 기판인 것이 상기 제 1 실시예의 제 2 변형예에 따른 반도체 장치와 상이하다.
도 10을 참조하면, 상기 지지 기판이 메탈 플레이트로 이루어지는 제 1 실시예의 제 2 변형예에 따른 반도체 장치와는 다르게, 제 3 변형예에 따른 반도체 장치(10c)는 지지 기판(30)이 절연 기판 상에 마련된 구리 박막을 갖는 기판인 것을 특징으로 한다.
도 10에 도시된 바와 같이, 제 3 변형예에 따른 상기 반도체 장치(10c)는 상기 반도체 칩(20), 지지 기판(30), 단자 전극(40), 외부단자 전극(50) 및 팬아웃부(60)를 포함한다. 상기 반도체 칩(20), 단자 전극(40), 외부단자 전극(50) 및 팬아웃부(60)의 구조들은, 제 1 실시예의 제 2 변형예에 따른 반도체 장치(10b)의 그것들과 동일하다.
반면에, 상기 지지 기판(30)은 메탈 플레이트 보다는 오히려 절연 기판이다. 상기 지지 기판(30)은 구리 박막(30)이 마련된 양쪽 면을 갖는다. 상기 지지 기판(30)의 각 면에서는, 상기 구리 박막(38)의 표면이 지지 기판 표면 처리 필름(37)에 의하여 덮여지고, 상기 지지 기판 표면 처리 필름(37)의 상부는 제 1 메탈 필름(32)에 의하여 덮여진다. 상기 지지 기판(30)의 일측에는, 제 2 메탈 필름(33)이 상기 제 1 메탈 필름(32) 상에 형성된다. 제 1 실시예의 제 2 변형예에서와 같이, 상기 제 2 메탈 필름(33)의 두께는 상기 반도체 칩(20)의 높이와 거의 동일하고, 피트 홀(34)이 형성되며, 상기 반도체 칩(20)은 상기 피트 홀(34) 내로 실장되고, 상기 반도체 칩(20)은 상기 피트 홀(34)에 접착된다.
마운트 보드로서, 일반적인 절연 기판을 사용하기 위하여, 상기 지지 기판(30)은 메탈 플레이트 보다는 오히려 절연 기판이다. 즉, 제 3 변형예에 따라, 예를 들어 글래스 에폭시 보드가 상기 지지 기판(30)으로 사용될지라도, 상기 반도체 장치(10c)는 제조될 수 있다.
특히, 예를 들어 글래스 에폭시 기판이 상기 지지 기판(30)으로서 사용될 수 있으며, 예를 들어 금 도금에 의한 금이 상기 제 1 메탈 필름(32)으로서 사용될 수 있다. 상기 구리 박막(38)이 글래스 에폭시 기판으로 이루어진 상기 지지 기판(30)의 표면 상에 마련되어, 이것에 의하여, 예를 들어 니켈로 이루어진 상기 지지 기판 표면 처리 필름(37)이, 상기 지지 기판 표면 처리 필름(37) 상의 제 1 메탈 필름(32)으로 사용될 수 있다. 니켈로 이루어진 상기 지지 기판 표면 처리 필름(37)은, 제 1 실시예의 제 2 변형예에서와 같이, 상기 구리 박막(38) 상에 금을 이용한 도금을 하여 금으로 이루어진 제 1 메탈 필름(32)을 형성하기 위하여 제공된다.
상기 반도체 장치는 제 1 실시예의 제 2 변형예의 반도체 장치와 유사한 팬아웃 기능, 기계적인 강도를 보장하는 기능 및 열 전도성을 보장하는 기능을 갖는다. 특히, 기계적인 강도 및 열 전도성은 제 1 실시예와 비교하여 좀 더 향상될 수 있다.
(제 1 실시예의 제 3 변형예에 따른 반도체 장치의 제 1 제조 방법)
다음으로, 상기 제 3 변형예에 따른 상기 반도체 장치의 제 1 제조 방법에 대해서 도 11a 내지 11C를 참조하여 살펴보기로 한다.
도 11a 내지 11C는 제 3 변형예에 따른 반도체 장치의 제 1 제조 방법을 개략적으로 보여주는 도면이다.
먼저, 도 11a (a)에 도시된 바와 같이, 예를 들어 100 내지 1000㎛ 범위의 두께를 갖는 글래스 에폭시 기판으로 이루어진 지지 기판(30)이 제공된다. 예를 들어 10 내지 100㎛ 범위의 두께를 갖는 구리 박막(38)이 글래스 에폭시 기판으로 이루어진 상기 지지 기판(30) 양면 상에 먼저 놓여지고, 게다가 상기 지지 기판(30)의 양면에는, 예를 들어 3 내지 10㎛ 범위의 두께를 갖는 니켈로 이루어진 지지 기 판 표면 처리 필름(37)을 형성하기 위하여, 상기 구리 박막(38)의 표면이 니켈로 전기도금된다. 그 다음, 상기 지지 기판(30)의 양면에는, 예를 들어 30 내지 400㎚ 범위의 두께를 갖는 금으로 이루어진 제 1 메탈 필름(32)을 형성하기 위하여, 상기 지지 기판 표면 처리 필름(37)의 표면이 금으로 전기도금된다.
다음으로, 구리로 이루어진 제 2 메탈 필름(33)을 형성하기 위하여 구리를 이용한 전기도금이 수행되고(도 11a (b)), 드라이 필름 레지스트(35)로 이루어진 레지스트 패턴이 상기 제 2 메탈 필름(33) 상에 형성되고(도 11a (c)), 구리로 이루어진 제 2 메탈 필름(33)을 에칭함으로써 피트 홀(34)이 형성되고(도 11a (d)), 반도체 칩(20)이 상기 피트 홀(34) 내로 실장되고 상기 피트 홀(34)에 접착되며(도 11b (a)),상기 반도체 칩(20)의 단자 전극(40)을 덮을 수 있는 절연층(61)이 형성된다(도 11b (b)). 또한, 예를 들어 레이저를 사용하여 관통 홀(64)이 형성되고(도 11b (c)), 예를 들어 세미애더티브 공정에 따라 관통 전극(62)과 메탈 배선(63)이 형성된다(도 11b (d)). 도 11a (b) 내지 11A (d) 및 11B (a) 내지 11B (d)에 도시된 단계들은, 제 1 실시예의 제 1 변형예의 제조 방법에 대한 도 5a (b) 내지 5A (d) 및 5B (a) 내지 5B (d)에 도시된 단계들과 동일하다.
그 다음, 도 11b (b) 내지 11B (d)의 단계들은, 팬아웃부(60)(도 11c (a) 및 11C (b)) 및 외부단자 전극(50)(도 11c (c))를 형성하기 위하여, 두번씩 반복된다. 도 11c (a) 내지 11C (c)에 도시된 단계들은, 제 1 실시예의 제 1 변형예의 제조 방법에 대한 도 5c (a) 내지 5C (c)에 도시된 단계들과 동일하다. 제 1 실시예의 제 1 변형예에서와 같이, 제 1 반복에서는 상기 절연층(61a), 관통 홀(64a), 관통 전극(62a) 및 메탈 배선(63a)이 형성되고, 제 2 반복에서는 상기 절연층(61b), 관통 홀(64b), 관통 전극(62b) 및 메탈 배선(63b)이 형성된다.
(제 1 실시예의 제 3 변형예에 따른 반도체 장치의 제 2 제조 방법)
다음으로, 상기 제 3 변형예에 따른 상기 반도체 장치의 제 2 제조 방법에 대해서 도 11b 내지 12를 참조하여 살펴보기로 한다.
제 2 제조 방법은, 상기 제 3 변형예에 따른 상기 반도체 장치의 제 1 제조 방법과 비교하여, 제 2 메탈 필름이 애더티브 공정을 사용하여 피트 홀을 갖도록 형성되는 것이 상이하다.
도 12를 참조하면, 상기 제 2 메탈 필름이 상기 지지 기판 상에 형성되고, 그 후 상기 피트 홀에 대응되는 레지스트 패턴이 형성되고, 상기 피트 홀을 형성하기 위하여 상기 제 2 메탈 필름이 에칭되는 제 3 변형예에 따른 반도체 장치의 제 1 제조 방법과는 다르게, 상기 제 2 제조 방법에서는, 제 1 메탈 필름이 형성된 다음 제 2 메탈 필름이 형성되기 이전에, 피트 홀에 대응되는 레지스트 패턴이 형성되며, 이후에 상기 제 2 메탈 필름이 형성되는 것이며, 상기 레지스트 패턴은 상기 제 2 메탈 필름 내에 피트 홀을 형성하기 위하여 제거된다.
도 12는 제 3 변형예에 따른 반도체 장치의 제 2 제조 방법을 개략적으로 보여주는 도면이다. 이러한 제조 방법에 대해서는 도 12 (a) 내지 12 (d), 11B (a) 내지 11B (d) 및 11C (a) 내지 11C (c)을 참조하여 살펴보기로 한다.
먼저, 도 12(a)에 도시된 바와 같이, 예를 들어 100 내지 1000㎛ 범위의 두께를 갖는 글래스 에폭시 기판으로 이루어진 지지 기판(30)이 제공된다. 예를 들어 10 내지 100㎛ 범위의 두께를 갖는 구리 박막(38)이 글래스 에폭시 기판으로 이루어진 상기 지지 기판(30) 양면 상에 먼저 놓여지고, 게다가 상기 지지 기판(30)의 양면에는, 예를 들어 3 내지 10㎛ 범위의 두께를 갖는 니켈로 이루어진 지지 기판 표면 처리 필름(37)을 형성하기 위하여, 상기 구리 박막(38)의 표면이 니켈로 전기도금된다. 그 다음, 상기 지지 기판(30)의 양면에는, 예를 들어 30 내지 400㎚ 범위의 두께를 갖는 금으로 이루어진 제 1 메탈 필름(32)을 형성하기 위하여, 상기 지지 기판 표면 처리 필름(37)의 표면이 금으로 전기도금된다. 이러한 단계는 제 3 변형예에 따른 상기 반도체 장치의 제 1 제조 방법에 대한 도 11a (a)에 도시된 단계와 동일하다.
그 다음, 도 12 (b)에 도시된 단계에서는, 드라이 필름 레지스트(35)로 이루어진 레지스트 패턴이 제 1 메탈 필름(32) 상에 형성된다. 즉, 상기 드라이 필름 레지스트(35)는 예를 들어 10 내지 30㎛ 범위의 두께를 갖고, 상기 제 1 메탈 필름(32) 상에 침착되고, 노광 및 현상되며, 상기 레지스트 패턴은, 평면으로 보았을 때에, 반도체 칩(20)의 형상과 대응되는 형상을 갖도록 형성된다. 이러한 레지스트 패턴의 형상은, 상기 반도체 칩(20)이 실장되도록, 상기 제 2 메탈 필름(33)에 나중에 형성되는 피트 홀(34)의 형상과 대응된다. 그러나, 상기 레지스트 패턴의 형상은, 제 3 변형예에 따른 반도체 장치의 제 1 제조 방법과 비교하여, 포지티브 및 네거티브로 역전된다.
그 다음, 도 12 (c)에 도시된 단계에서는, 예를 들어 100 내지 800㎛ 범위의 두께를 갖는 구리로 이루어진 제 2 메탈 필름(33)을 형성하기 위하여, 상기 레지스 트 패턴이 형성되어 있는 상기 제 1 메탈 필름(32)의 상부가 구리로 전기도금된다. 100 내지 800㎛ 범위의 두께는, 예를 들어 100 내지 800㎛ 범위의 반도체 칩(20) 높이와 거의 동일하다.
그 다음, 도 12 (d)에 도시된 단계에서는, 상기 레지스트 패턴으로서 남아있는 상기 드라이 필름 레지스트(35)의 전체면이 노광 및 현상되고, 상기 드라이 필름 레지스트는 벗겨진다. 그 결과로, 상기 반도체 칩(20)을 실장하기 위한 피트 홀(34)이 형성된 상기 제 2 메탈 필름(33)이 형성된다. 상기 피트 홀(34)의 깊이는 상기 제 2 메탈 필름(33)의 두께와 동일하고, 상기 제 2 메탈 필름(33)의 두께는, 예를 들어 100 내지 800㎛ 범위의 반도체 칩(20) 높이와 거의 동일하여서, 상기 피트 홀(34)의 깊이는 상기 반도체 칩(20)의 높이와 거의 동일하다.
이 후에, 상기 피트 홀(34) 내에 상기 반도체 칩(20)을 실장하는 단계, 상기 피트 홀(34)에 상기 반도체 칩(20)을 접착하는 단계, 외부단자 전극(50)을 형성하는 단계들은, 제 3 변형예에 따른 반도체 장치의 제 1 제조 방법에서의 도 11b (a) 내지 11B (d) 및 11C (a) 내지 11C (c)의 단계들과 동일하다.
전술한 바와 같이, 제 3 변형예에 따른 반도체 장치에 따르면, 좀더 광범위한 재료가 상기 지지 기판으로 사용될 수 있으며, 상기 반도체 칩의 단자 전극 간격은 C4 범프 피치등의 일반적인 단자 간격에 대응하도록 제조될 수 있고, 상기 반도체 칩은 상기 피트 홀내로 실장되고, 이러한 것에 의하여 기계적인 강도와 열 전도성이 좀더 향상될 수 있다.
제 3 변형예에 따른 상기 반도체 장치(10c)에서는, 상기 절연층(61), 관통 전극(62) 및 메탈 배선(63) 각 3개 층들이 상기의 팬아웃 기능을 보장하기 위하여 사용된다. 그러나, 임의의 단자 전극(40)이 상기 외부단자 전극(50)에 서로 교차함이 없이 연결될 수 있다면, 상기 층들의 개수와 상기 메탈 배선의 길이는 제한되지 않는다.
본 실시예에 따른 반도체 장치의 제조 방법에서는, 상기 관통 전극(62,62a,62b)과 메탈 배선(63,63a,63b)이, 예를 들어, 세미애더티브 공정에 의해 형성되지만, 상기 관통 전극(62,62a,62b)과 메탈 배선(63,63a,63b)은 별개의 단계에서 형성되는 것도 가능하다.
(제 1 실시예의 제 4 변형예)
다음으로, 본 발명의 제 1 실시예의 제 4 변형예에 대해서 도 13 내지 14를 참조하여 살펴보기로 한다.
먼저, 본 발명의 제 1 실시예의 제 4 변형예에 따른 반도체 장치에 대해서 도 13을 참조하여 살펴보기로 한다.
도 13은 제 4 변형예에 따른 반도체 장치를 개략적으로 보여주는 단면도이다.
제 4 변형예에 따른 반도체 장치는, 통합 지지 기판(integral support board)에 반도체 칩이 실장되도록 하는 피트 홀이 형성되는 것이 제 1 실시예에 따른 반도체 장치와 상이하다.
도 13을 참조하면, 상기 반도체 칩이 접착제에 의하여 상기 지지 기판에 접착되고, 상기 단자 전극이 마련되어 있는 반도체 칩의 측면이 절연 필름에 의하여 덮여지는 제 1 실시예에 따른 반도체 장치와는 다르게, 제 4 변형예에 따른 반도체 장치(10d)는, 지지 기판(30)이 반도체 칩(20)이 내부로 실장되도록 하기 위한 피트 홀(34)이 형성되고, 상기 반도체 칩(20)에서 상기 단자 전극(40)이 제공되어 있는 면이 노출되도록 상기 반도체 칩(20)이 상기 피트 홀(34) 내로 실장되고, 상기 반도체 칩(20)은 접착제(31)에 의하여 상기 피트 홀(34)에 접착되는 것을 특징으로 한다.
도 13에 도시된 바와 같이, 제 4 변형예에 따른 상기 반도체 장치(10d)는 상기 반도체 칩(20), 지지 기판(30), 단자 전극(40), 외부단자 전극(50) 및 팬아웃부(60)를 포함한다. 상기 반도체 칩(20), 단자 전극(40), 외부단자 전극(50) 및 팬아웃부(60)의 구조들은, 제 1 실시예에 따른 반도체 장치(10)의 그것들과 동일하다.
반면에, 상기 지지 기판(30)은 통합 지지 기판이고, 상기 지지 기판(30)의 일부는, 평면으로 보았을 때에, 상기 반도체 칩(20)과 거의 동일한 형상을 갖고, 상기 피트 홀(34)을 형성하기 위하여 상기 반도체 칩(20)이 제거된 만큼과 동일한 깊이에 대응된다. 상기 반도체 칩(20)의 반대편(상기 단자 전극(40)이 제공되어 있는 쪽의 반대편)은, 상기 접착제(31)에 의하여 상기 피트 홀(34)에 접착된다.
상기 제 1 실시예에 따른 반도체 장치(10)에서는, 상기 팬아웃부(60)에서, 상기 제 1 절연층(61)이 상기 반도체 칩(20)의 두께가 거의 동일한 부분을 갖고, 평면으로 볼 때에, 상기 제 1 절연층(61)이 상기 반도체 칩(20)의 측면 또한 덮지만, 한편, 제 4 변형예에서는, 상기 반도체 칩(20)이 상기 피트 홀(34)과 지지 기 판(30)으로 실장되어서 상기 반도체 칩(20)의 상기 단자 전극(40)이 마련된 측면이 덮여지는 구조가 되기 때문에, 제 1 절연층(61)이 모든 위치에서 거의 균일한 두께를 갖는다.
그 다음, 팬아웃 기능, 기계적인 강도를 보장하는 기능 및 열 전도성을 보장하는 기능이 개시된다. 상기 팬아웃 기능은 제 1 실시예와 유사하다. 기계적인 강도 및 열 전도성에 관해서는, 상기 반도체 칩(20)이 상기 피트 홀(34) 내로 실장되고, 이것에 의하여 상기 반도체 칩(20)의 측면이 상기 지지 기판(30)에 의해서 덮여진다. 따라서, 기계적인 강도 및 열 전도성은 상기 제 1 실시예와 비교해서 좀 더 향상될 수 있다.
그 다음, 상기 반도체 장치(10d)를 제조하기 위하여 선호되는 재료를 논의하여 본다. 상기 제 1 절연층(61), 관통 전극(62), 접착제(31), 메탈 배선(63) 및 외부단자 전극(50)은 상기 제 1 실시예의 재료들과 동일한 재료를 사용할 수 있다.
상기 지지 기판(30)의 재료는, 기계적인 강도와 열 전도성에서 우수한 기판이라면, 제한되지 않으며, 구리 플레이트가 사용될 수 있다.
(제 1 실시예의 제 4 변형예에 따른 반도체 장치의 제조 방법)
다음으로, 제 4 변형예에 따른 반도체 장치의 제조 방법에 대해서 도 14a 내지 14C를 참조하여 살펴보기로 한다.
도 14a 내지 14C는 제 4 변형예에 따른 반도체 장치의 제 1 제조 방법을 개략적으로 설명하는 도면이다.
먼저, 도 14a (a)에 도시된 바와 같이, 예를 들어 100 내지 1000㎛ 범위의 두께를 갖는 구리 플레이트로 이루어진 지지 기판(30)이 제공된다.
그 다음, 도 14a (b)에 도시된 피트 홀 형성 단계에서는, 드라이 필름 레지스트(35)로 이루어진 레지스트 패턴이, 구리 플레이트로 이루어진 상기 지지 기판(30) 상에 형성된다. 즉, 상기 드라이 필름 레지스트(35)는 상기 지지 기판(30) 상에 형성되고, 노광 및 현상되며, 레지스트 패턴을 형성하기 위하여 평면으로 볼 때에 상기 반도체 칩(20)의 형상에 대응되는 부분은 제거된다. 이러한 레지스트 패턴의 형상은, 상기 반도체 칩(20)을 실장되도록, 상기 지지 기판(30) 내에 나중에 형성되는 피트 홀(34)의 형상과 대응된다.
그 다음, 도 14a (c)에 도시된 피트 홀 형성 단계에서, 상기 피트 홀(34)이, 에칭액으로서 큐프릭 클로라이드와, 에칭 보호 필름으로서 상기 지지 기판(30) 상에 형성되어 상기 드라이 필름 레지스트(35)로 이루어진 상기 레지스트 패턴을 함께 사용하여, 구리로 이루어진 상기 지지 기판(30)을 에칭함으로써 형성된다. 이때, 상기 에칭은 구리로 이루어진 상기 지지 기판(30)의 깊이 방향으로 계속된다. 상기 에칭 시간은 조절되며, 이것에 의하여 상기 피트 홀(34) 내로 실장되는 상기 반도체 칩(20)의 두께와 거의 동일한 깊이만큼 진행되었을 때에, 상기 피트 홀(34)을 형성하기 위한 상기 에칭은 완료된다.
그 다음, 상기 반도체 칩(20)이 상기 피트 홀(34) 내로 실장되고 상기 피트 홀(34)에 접착되며(도 14b (a)),상기 반도체 칩(20)의 단자 전극(40)을 덮을 수 있는 절연층(61)이 형성되고(도 14b (b)), 예를 들어 레이저를 사용하여 관통 홀(64)이 형성되고(도 14b (c)), 예를 들어 세미애더티브 공정에 따라 관통 전극(62)과 메탈 배선(63)이 형성된다(도 14b (d)). 도 14b (a) 내지 14B (d)에 도시된 단계들은, 제 1 실시예의 제 1 변형예의 제조 방법에 대한 도 5b (a) 내지 5B (d)에 도시된 단계들과 동일하다.
또한, 도 14b (b) 내지 14B (d)의 단계들은, 팬아웃부(60)(도 14c (a) 및 14C (b)) 및 외부단자 전극(50)(도 14c (c))를 형성하기 위하여, 두번씩 반복된다. 도 14c (a) 내지 14C (c)에 도시된 단계들은, 제 1 실시예의 제 1 변형예의 제조 방법에 대한 도 5c (a) 내지 5C (c)에 도시된 단계들과 동일하다. 제 1 실시예의 제 1 변형예에서와 같이, 제 1 반복에서는 상기 절연층(61a), 관통 홀(64a), 관통 전극(62a) 및 메탈 배선(63a)이 형성되고, 제 2 반복에서는 상기 절연층(61b), 관통 홀(64b), 관통 전극(62b) 및 메탈 배선(63b)이 형성된다.
전술한 바와 같이, 제 4 변형예에 따른 반도체 장치에 따르면, 좀더 광범위한 재료가 상기 지지 기판으로 사용될 수 있으며, 상기 반도체 칩의 단자 전극 간격은 C4 범프 피치등의 일반적인 단자 간격에 대응하도록 제조될 수 있고, 상기 반도체 칩은 상기 피트 홀내로 실장되고, 이러한 것에 의하여 기계적인 강도와 열 전도성이 좀더 향상될 수 있다.
제 4 변형예에 따른 상기 반도체 장치(10d)에서는, 상기 절연층(61), 관통 전극(62) 및 메탈 배선(63) 각 3개 층들이 상기의 팬아웃 기능을 보장하기 위하여 사용된다. 그러나, 임의의 단자 전극(40)이 상기 외부단자 전극(50)에 서로 교차함이 없이 연결될 수 있다면, 상기 층들의 개수와 상기 메탈 배선의 길이는 제한되지 않는다.
본 실시예에 따른 반도체 장치의 제조 방법에서는, 상기 관통 전극(62,62a,62b)과 메탈 배선(63,63a,63b)이, 예를 들어, 세미애더티브 공정에 의해 형성되지만, 상기 관통 전극(62,62a,62b)과 메탈 배선(63,63a,63b)은 별개의 단계에서 형성되는 것도 가능하다.
(제 1 실시예의 제 5 변형예)
다음으로, 본 발명의 제 1 실시예의 제 5 변형예에 대해서 도 15를 참조하여 살펴보기로 한다.
도 15는 제 5 변형예에 따른 반도체 장치를 개략적으로 보여주는 단면도이다.
제 5 변형예에 따른 반도체 장치는, 복수의 반도체 칩이 단일의 지지 기판 상에 마운트되는 것이 제 1 실시예에 따른 반도체 장치(10)와 상이하다.
도 15를 참조하면, 단일의 반도체 칩이 단일의 지지 기판 상에 마운트되는 제 1 실시예에 따른 반도체 장치와는 다르게, 제 5 변형예에 따른 반도체 장치(10e)는 단일의 지지 기판(30) 상에 복수의 반도체 칩(20)이 마운트되는 것을 특징으로 한다.
도 15에 도시된 바와 같이, 제 5 변형예에 따른 상기 반도체 장치(10c)는 상기 반도체 칩(20), 지지 기판(30), 단자 전극(40), 외부단자 전극(50) 및 팬아웃부(60)를 포함한다. 상기 반도체 칩(20), 단자 전극(40), 외부단자 전극(50) 및 팬아웃부(60)의 구조들은, 제 1 실시예에 따른 반도체 장치(10)의 그것들과 동일하다.
반면에, 상기 반도체 칩(20)의 반대편(상기 단자 전극(40)이 제공되어 있는 쪽의 반대편)은 접착제(31)에 의하여 상기 지지 기판(30)에 접착된다. 단일의 지지 기판(30) 상에 마운트되는 상기 반도체 칩(20)의 개수는 2 또는 그 이상이라면 제한되지 않고, 예를 들어, 2개의 반도체 칩(20)이 제 5 변형예에 따른 상기 반도체 장치(10e) 내에 마운트될 수 있다. 이때, 상기 지지 기판(30)의 면적은, 평면으로 볼 때, 제 1 실시예에 따른 반도체 장치(10)와 비교하여 증가한다.
상기 외부단자 전극(50)은 상기 반도체 칩(20)들의 단자 전극(40)에 대응되도록 형성된다. 따라서, 외부단자 전극(50)의 개수도, 제 1 실시예에 따른 상기 반도체 장치(10)와 비교하여, 증가한다. 그러나, 복수의 반도체 칩(20)이 단일의 지지 기판(30) 상에 마운트되기 때문에, 상기 관통 전극(62,62a,62b) 및 메탈 배선(63,63a,63b)의 개수들도, 제 1 실시예에 따른 상기 반도체 장치(10)와 비교하여, 상기 반도체 칩(20)의 개수에 응하여 증가한다.
게다가, 상기 반도체 칩(20)들은 상기 메탈 배선(63,63a,63b)에 의하여 연결될 수 있다.
전술한 바와 같이, 제 5 변형예에 따른 반도체 장치에 따르면, 복수의 반도체 칩들이 단일의 반도체 장치 내에 마운트될 수 있으며, 일반적인 배선 기판의 단자 간격과 양립할 수 있도록 제조될 수 있다.
(제 1 실시예의 제 6 변형예)
다음으로, 본 발명의 제 1 실시예의 제 6 변형예에 대해서 도 16을 참조하여 살펴보기로 한다.
도 16은 제 6 변형예에 따른 반도체 장치를 개략적으로 보여주는 단면도이다.
제 6 변형예에 따른 반도체 장치는, 복수의 반도체 칩들이 단일의 지지 기판 상에 마운트되는 것이 제 1 실시예의 제 1 변형예에 따른 반도체 장치(10a)와 상이하다.
도 16을 참조하면, 단일의 반도체 칩이 단일의 지지 기판 상에 마운트되는 제 1 실시예의 제 1 변형예에 따른 반도체 장치와는 다르게, 제 6 변형예에 따른 반도체 장치(10f)는 단일의 지지 기판(30) 상에 복수의 반도체 칩(20)이 마운트되는 것을 특징으로 한다.
도 16에 도시되어 있는 바와 같이, 제 6 변형예에 따른 상기 반도체 장치(10f)는 상기 반도체 칩(20), 지지 기판(30), 단자 전극(40), 외부단자 전극(50) 및 팬아웃부(60)를 포함한다. 상기 반도체 칩(20)과 단자 전극(40)의 구조들은, 제 1 실시예의 제 1 변형예에 따른 반도체 장치(10a)의 그것들과 동일하다. 반면에, 상기 지지 기판(30), 외부단자 전극(50) 및 팬아웃부(60)는, 제 1 실시예의 제 5 변형예에 따른 상기 반도체 장치(10e)가 제 1 실시예에 따른 반도체 장치(10) 내에서 복수의 반도체 칩(20)이 마운트되는 구조를 갖는 것처럼, 이와 동일하게 상응되도록 변형된다.
게다가, 상기 반도체 칩(20)들은 상기 메탈 배선(63,63a,63b)에 의하여 연결될 수 있다.
전술한 바와 같이, 제 6 변형예에 따른 반도체 장치에 따르면, 복수의 반도 체 칩들이 단일의 반도체 장치 내에 마운트될 수 있으며, 일반적인 배선 기판의 단자 간격과 양립할 수 있도록 제조될 수 있다.
(제 1 실시예의 제 7 변형예)
다음으로, 본 발명의 제 1 실시예의 제 7 변형예에 대해서 도 17을 참조하여 살펴보기로 한다.
도 17은 제 7 변형예에 따른 반도체 장치를 개략적으로 보여주는 단면도이다.
제 7 변형예에 따른 반도체 장치는, 복수의 반도체 칩들이 단일의 지지 기판 상에 마운트되는 것이 제 1 실시예의 제 2 변형예에 따른 반도체 장치(10b)와 상이하다.
도 17을 참조하면, 단일의 반도체 칩이 단일의 지지 기판 상에 마운트되는 제 1 실시예의 제 2 변형예에 따른 반도체 장치와는 다르게, 제 7 변형예에 따른 반도체 장치(10g)는 단일의 지지 기판(30) 상에 복수의 반도체 칩(20)이 마운트되는 것을 특징으로 한다.
도 17에 도시되어 있는 바와 같이, 제 7 변형예에 따른 상기 반도체 장치(10g)는 상기 반도체 칩(20), 지지 기판(30), 단자 전극(40), 외부단자 전극(50) 및 팬아웃부(60)를 포함한다. 상기 반도체 칩(20)과 단자 전극(40)의 구조들은, 제 1 실시예의 제 2 변형예에 따른 반도체 장치(10b)의 그것들과 동일하다. 반면에, 상기 지지 기판(30), 외부단자 전극(50) 및 팬아웃부(60)는, 제 1 실시예의 제 5 변형예에 따른 상기 반도체 장치(10e)가 제 1 실시예에 따른 반도체 장치(10) 내에 서 복수의 반도체 칩(20)이 마운트되는 구조를 갖는 것처럼, 이와 동일하게 상응되도록 변형된다.
게다가, 상기 반도체 칩(20)들은 상기 메탈 배선(63,63a,63b)에 의하여 연결될 수 있다.
전술한 바와 같이, 제 7 변형예에 따른 반도체 장치에 따르면, 복수의 반도체 칩들은 단일의 반도체 장치 내에 마운트될 수 있으며, 일반적인 배선 기판의 단자 간격과 양립할 수 있도록 제조될 수 있다.
(제 1 실시예의 제 8 변형예)
다음으로, 본 발명의 제 1 실시예의 제 8 변형예에 대해서 도 18을 참조하여 살펴보기로 한다.
도 18은 제 8 변형예에 따른 반도체 장치를 개략적으로 보여주는 단면도이다.
제 8 변형예에 따른 반도체 장치는, 복수의 반도체 칩들이 단일의 지지 기판 상에 마운트되는 것이 제 1 실시예의 제 3 변형예에 따른 반도체 장치(10c)와 상이하다.
도 18을 참조하면, 단일의 반도체 칩이 단일의 지지 기판 상에 마운트되는 제 1 실시예의 제 3 변형예에 따른 반도체 장치와는 다르게, 제 8 변형예에 따른 반도체 장치(10h)는 단일의 지지 기판(30) 상에 복수의 반도체 칩(20)이 마운트되는 것을 특징으로 한다.
도 18에 도시되어 있는 바와 같이, 제 8 변형예에 따른 상기 반도체 장 치(10h)는 상기 반도체 칩(20), 지지 기판(30), 단자 전극(40), 외부단자 전극(50) 및 팬아웃부(60)를 포함한다. 상기 반도체 칩(20)과 단자 전극(40)의 구조들은, 제 1 실시예의 제 3 변형예에 따른 반도체 장치(10c)의 그것들과 동일하다. 반면에, 상기 지지 기판(30), 외부단자 전극(50) 및 팬아웃부(60)는, 제 1 실시예의 제 5 변형예에 따른 상기 반도체 장치(10e)가 제 1 실시예에 따른 반도체 장치(10) 내에서 복수의 반도체 칩(20)이 마운트되는 구조를 갖는 것처럼, 이와 동일하게 상응되도록 변형된다.
게다가, 상기 반도체 칩(20)들은 상기 메탈 배선(63,63a,63b)에 의하여 연결될 수 있다.
전술한 바와 같이, 제 8 변형예에 따른 반도체 장치에 따르면, 복수의 반도체 칩들은 단일의 반도체 장치 내에 마운트될 수 있으며, 일반적인 배선 기판의 단자 간격과 양립할 수 있도록 제조될 수 있다.
(제 1 실시예의 제 9 변형예)
다음으로, 본 발명의 제 1 실시예의 제 9 변형예에 대해서 도 19를 참조하여 살펴보기로 한다.
도 19는 제 9 변형예에 따른 반도체 장치를 개략적으로 보여주는 단면도이다.
제 9 변형예에 따른 반도체 장치는, 복수의 반도체 칩들이 단일의 지지 기판 상에 마운트되는 것이 제 1 실시예의 제 4 변형예에 따른 반도체 장치(10d)와 상이하다.
도 19를 참조하면, 단일의 반도체 칩이 단일의 지지 기판 상에 마운트되는 제 1 실시예의 제 4 변형예에 따른 반도체 장치와는 다르게, 제 9 변형예에 따른 반도체 장치(10i)는 단일의 지지 기판(30) 상에 복수의 반도체 칩(20)이 마운트되는 것을 특징으로 한다.
도 19에 도시되어 있는 바와 같이, 제 9 변형예에 따른 상기 반도체 장치(10i)는 상기 반도체 칩(20), 지지 기판(30), 단자 전극(40), 외부단자 전극(50) 및 팬아웃부(60)를 포함한다. 상기 반도체 칩(20)과 단자 전극(40)의 구조들은, 제 1 실시예의 제 4 변형예에 따른 반도체 장치(10d)의 그것들과 동일하다. 반면에, 상기 지지 기판(30), 외부단자 전극(50) 및 팬아웃부(60)는, 제 1 실시예의 제 5 변형예에 따른 상기 반도체 장치(10e)가 제 1 실시예에 따른 반도체 장치(10) 내에서 복수의 반도체 칩(20)이 마운트되는 구조를 갖는 것처럼, 이와 동일하게 상응되도록 변형된다.
게다가, 상기 반도체 칩(20)들은 상기 메탈 배선(63,63a,63b)에 의하여 연결될 수 있다.
전술한 바와 같이, 제 9 변형예에 따른 반도체 장치에 따르면, 복수의 반도체 칩들은 단일의 반도체 장치 내에 마운트될 수 있으며, 일반적인 배선 기판의 단자 간격과 양립할 수 있도록 제조될 수 있다.
(제 2 실시예)
다음으로, 본 발명의 제 2 실시예에 따른 배선 기판을 도 20을 참조하여 설명하여 보기로 한다.
도 20는 본 발명의 제 2 실시예에 따른 배선 기판을 개략적으로 보여주는 단면도이다.
도 20에 도시된 바와 같이, 본 실시예에 따른 배선 기판(100)은 반도체 장치(10)와 배선 기판 기저부(70)을 포함한다.
상기 반도체 장치(10)는 제 1 실시예에 따른 반도체 장치(10)와 동일하고, 반도체 칩(20), 지지 기판(30), 단자 전극(40), 외부단자 전극(50) 및 팬아웃부(60)를 포함한다. 제 1 간격(D1)은 인접한 단자 전극(40)들 사이의 간격이고, 제 2 간격(D2)는 인접한 외부단자 전극(50)들 사이의 간격이며, 그 관계는 D1 ＜ D2가 된다. D1은 제한되지 않으며, 다만, 예를 들어 50 내지 100㎛ 범위가 될 수 있다. D2는 제한되지 않으며, 다만, 예를 들어 150 내지 180㎛ 범위가 될 수 있다.
상기 배선 기판 기저부(70)는 상기 반도체 장치(10)를 마운트하기 위하여 배선 기판을 형성하는 기저이다. 상기 배선 기판 기저부(70)는, 상기 반도체 장치(10)의 외부단자 전극(50)에 1대 1로 대응되도록 상기 배선 기판 기저부(70) 의 표면 상에 제공되는 배선 기판 단자 전극(71)과, 상기 배선 기판 기저부(70)의 후면 상에 제공되고 상기 배선 기판 단자 전극(71)에 전기적으로 연결되는 배선 기판 후면 단자 전극(72)과, 상기 배선 기판 기저부(70)의 표면과 후면 상에 제공되는 절연층(73)을 포함한다. 상기 배선 기판 단자 전극(71)들 사이의 간격은, 상기 반도체 장치(10)의 인접한 외부단자 전극(50)들 사이의 간격이 되는 상기 제 2 간격(D2)와 동일하고, C4 범프 피치 등의 일반적인 단자 간격이 되는 150 내지 180㎛가 될 수 있다. 즉, 상기 배선 기판 기저부(70)는 종래기술에서 널리 사용되는 배 선 기판의 기저부이다.
상기 반도체 장치(10)의 상기 외부단자 전극(50)은, 상기 배선 기판 기저부(70)의 상기 배선 기판 단자 전극(71)에 솔더링되고, 전기적으로 연결된다. 즉, 상기 배선 기판(100)은 상기 반도체 장치(10)에 전기적으로 연결된다.
전술한 바와 같이, 제 2 실시예에 따른 배선 기판에 따르면, C4 범프 피치 등의 일반적인 단자 간격 보다도 더 좁은 간격으로 배치되는 단자 전극을 갖는 상기 반도체 칩은, 일반적인 단자 간격으로 배치되는 연결 단자를 갖는 배선 기판 상에 마운트될 수 있다.
(제 2 실시예의 제 1 변형예)
다음으로, 본 발명의 제 2 실시예의 제 1 변형예에 대해서 도 21을 참조하여 살펴보기로 한다.
도 21은 변형예에 따른 배선 기판을 개략적으로 보여주는 단면도이다.
변형예에 따른 상기 배선 기판은, 상기 배선 기판 상에 마운트되는 반도체 장치가 제 1 실시예의 제 1 변형예에 따른 상기 반도체 장치(10a)인 것이 상기 제 2 실시예에 따른 배선 기판과 상이하다.
도 21을 참조하면, 상기 제 1 실시예에 따른 반도체 장치(10)가 마운트되는 제 2 실시예에 따른 배선 기판과는 달리, 변형예에 따른 배선 기판(100a)은, 상기 제 1 실시예의 제 1 변형예에 따른 반도체 장치(10a)가 마운트되는 것을 특징으로 한다.
도 21에 도시된 바와 같이, 변형예에 따른 상기 배선 기판(100a)은 반도체 장치(10a)와 배선 기판(70)을 포함한다.
상기 반도체 장치(10a)는, 제 1 실시예의 제 1 변형예에 따른 반도체 장치(10a)와 동일하며, 제 1 간격(D1)으로 배치되는 단자 전극(40)과, 제 2 간격(D2,(＞D1))으로 배치되는 외부단자 전극(50)을 포함한다. 상기 배선 기판 기저부(70)는, 상기 반도체 장치(10a)의 외부단자 전극(50)에 1대 1로 대응되도록 상기 제 2 간격(D2,(＞D1))으로 배치되는 배선 기판 단자 전극(71)을 포함한다. 상기 외부단자 전극(50)과 배선 기판 단자 전극(71)은 제 2 실시예에 따라 전기적으로 연결된다.
전술한 바와 같이, 제 2 실시예에 따른 배선 기판에 따르면, C4 범프 피치 등의 일반적인 단자 간격 보다도 더 좁은 간격으로 배치되는 단자 전극을 갖는 상기 반도체 칩은, 일반적인 단자 간격으로 배치되는 연결 단자를 갖는 배선 기판 상에 마운트될 수 있다.
(제 2 실시예의 제 2 변형예)
다음으로, 본 발명의 제 2 실시예의 제 2 변형예에 대해서 도 22를 참조하여 살펴보기로 한다.
도 22는 변형예에 따른 배선 기판을 개략적으로 보여주는 단면도이다.
변형예에 따른 상기 배선 기판은, 상기 배선 기판 상에 마운트되는 반도체 장치가 제 1 실시예의 제 2 변형예에 따른 상기 반도체 장치(10b)인 것이 상기 제 2 실시예에 따른 배선 기판과 상이하다.
도 22를 참조하면, 상기 제 1 실시예에 따른 반도체 장치(10)가 마운트되는 제 2 실시예에 따른 배선 기판과는 달리, 변형예에 따른 배선 기판(100b)은, 상기 제 1 실시예의 제 2 변형예에 따른 반도체 장치(10b)가 마운트되는 것을 특징으로 한다.
도 22에 도시된 바와 같이, 변형예에 따른 상기 배선 기판(100b)은 반도체 장치(10b)와 배선 기판(70)을 포함한다.
상기 반도체 장치(10b)는, 제 1 실시예의 제 2 변형예에 따른 반도체 장치(10b)와 동일하며, 제 1 간격(D1)으로 배치되는 단자 전극(40)과, 제 2 간격(D2,(＞D1))으로 배치되는 외부단자 전극(50)을 포함한다. 상기 배선 기판 기저부(70)는, 상기 반도체 장치(10b)의 외부단자 전극(50)에 1대 1로 대응되도록 상기 제 2 간격(D2,(＞D1))으로 배치되는 배선 기판 단자 전극(71)을 포함한다. 상기 외부단자 전극(50)과 배선 기판 단자 전극(71)은 제 2 실시예에 따라 전기적으로 연결된다.
전술한 바와 같이, 제 2 실시예에 따른 배선 기판에 따르면, C4 범프 피치 등의 일반적인 단자 간격 보다도 더 좁은 간격으로 배치되는 단자 전극을 갖는 상기 반도체 칩은, 일반적인 단자 간격으로 배치되는 연결 단자를 갖는 배선 기판 상에 마운트될 수 있다.
(제 2 실시예의 제 3 변형예)
다음으로, 본 발명의 제 2 실시예의 제 3 변형예에 대해서 도 23을 참조하여 살펴보기로 한다.
도 23은 변형예에 따른 배선 기판을 개략적으로 보여주는 단면도이다.
변형예에 따른 상기 배선 기판은, 상기 배선 기판 상에 마운트되는 반도체 장치가 제 1 실시예의 제 3 변형예에 따른 상기 반도체 장치(10c)인 것이 상기 제 2 실시예에 따른 배선 기판과 상이하다.
도 23을 참조하면, 상기 제 1 실시예에 따른 반도체 장치(10)가 마운트되는 제 2 실시예에 따른 배선 기판과는 달리, 변형예에 따른 배선 기판(100c)은, 상기 제 1 실시예의 제 3 변형예에 따른 반도체 장치(10c)가 마운트되는 것을 특징으로 한다.
도 23에 도시된 바와 같이, 변형예에 따른 상기 배선 기판(100c)은 반도체 장치(10c)와 배선 기판(70)을 포함한다.
상기 반도체 장치(10c)는, 제 1 실시예의 제 3 변형예에 따른 반도체 장치(10c)와 동일하며, 제 1 간격(D1)으로 배치되는 단자 전극(40)과, 제 2 간격(D2,(＞D1))으로 배치되는 외부단자 전극(50)을 포함한다. 상기 배선 기판 기저부(70)는, 상기 반도체 장치(10c)의 외부단자 전극(50)에 1대 1로 대응되도록 상기 제 2 간격(D2,(＞D1))으로 배치되는 배선 기판 단자 전극(71)을 포함한다. 상기 외부단자 전극(50)과 배선 기판 단자 전극(71)은 제 2 실시예에 따라 전기적으로 연결된다.
전술한 바와 같이, 제 2 실시예에 따른 배선 기판에 따르면, C4 범프 피치 등의 일반적인 단자 간격 보다도 더 좁은 간격으로 배치되는 단자 전극을 갖는 상기 반도체 칩은, 일반적인 단자 간격으로 배치되는 연결 단자를 갖는 배선 기판 상에 마운트될 수 있다.
(제 2 실시예의 제 4 변형예)
다음으로, 본 발명의 제 2 실시예의 제 4 변형예에 대해서 도 24를 참조하여 살펴보기로 한다.
도 24는 변형예에 따른 배선 기판을 개략적으로 보여주는 단면도이다.
변형예에 따른 상기 배선 기판은, 상기 배선 기판 상에 마운트되는 반도체 장치가 제 1 실시예의 제 4 변형예에 따른 상기 반도체 장치(10d)인 것이 상기 제 2 실시예에 따른 배선 기판과 상이하다.
도 24를 참조하면, 상기 제 1 실시예에 따른 반도체 장치(10)가 마운트되는 제 2 실시예에 따른 배선 기판과는 달리, 변형예에 따른 배선 기판(100d)은, 상기 제 1 실시예의 제 4 변형예에 따른 반도체 장치(10d)가 마운트되는 것을 특징으로 한다.
도 24에 도시된 바와 같이, 변형예에 따른 상기 배선 기판(100d)은 반도체 장치(10d)와 배선 기판(70)을 포함한다.
상기 반도체 장치(10d)는, 제 1 실시예의 제 4 변형예에 따른 반도체 장치(10d)와 동일하며, 제 1 간격(D1)으로 배치되는 단자 전극(40)과, 제 2 간격(D2,(＞D1))으로 배치되는 외부단자 전극(50)을 포함한다. 상기 배선 기판 기저부(70)는, 상기 반도체 장치(10d)의 외부단자 전극(50)에 1대 1로 대응되도록 상기 제 2 간격(D2,(＞D1))으로 배치되는 배선 기판 단자 전극(71)을 포함한다. 상기 외부단자 전극(50)과 배선 기판 단자 전극(71)은 제 2 실시예에 따라 전기적으로 연결된다.
전술한 바와 같이, 제 2 실시예에 따른 배선 기판에 따르면, C4 범프 피치 등의 일반적인 단자 간격 보다도 더 좁은 간격으로 배치되는 단자 전극을 갖는 상기 반도체 칩은, 일반적인 단자 간격으로 배치되는 연결 단자를 갖는 배선 기판 상에 마운트될 수 있다.
(제 2 실시예의 제 5 변형예)
다음으로, 본 발명의 제 2 실시예의 제 5 변형예에 대해서 도 25를 참조하여 살펴보기로 한다.
도 25는 변형예에 따른 배선 기판을 개략적으로 보여주는 단면도이다.
변형예에 따른 상기 배선 기판은, 상기 배선 기판 상에 마운트되는 반도체 장치가 제 1 실시예의 제 5 변형예에 따른 상기 반도체 장치(10e)인 것이 상기 제 2 실시예에 따른 배선 기판과 상이하다.
도 25를 참조하면, 상기 제 1 실시예에 따른 반도체 장치(10)가 마운트되는 제 2 실시예에 따른 배선 기판과는 달리, 변형예에 따른 배선 기판(100e)은, 상기 제 1 실시예의 제 5 변형예에 따른 반도체 장치(10e)가 마운트되는 것을 특징으로 한다.
도 25에 도시된 바와 같이, 변형예에 따른 상기 배선 기판(100e)은 반도체 장치(10e)와 배선 기판(70)을 포함한다.
상기 반도체 장치(10e)는, 제 1 실시예의 제 5 변형예에 따른 반도체 장치(10e)와 동일하며, 제 1 간격(D1)으로 배치되는 단자 전극(40)과, 제 2 간격(D2,(＞D1))으로 배치되는 외부단자 전극(50)을 포함한다. 상기 배선 기판 기저 부(70)는, 상기 반도체 장치(10e)의 외부단자 전극(50)에 1대 1로 대응되도록 상기 제 2 간격(D2,(＞D1))으로 배치되는 배선 기판 단자 전극(71)을 포함한다. 상기 외부단자 전극(50)과 배선 기판 단자 전극(71)은 제 2 실시예에 따라 전기적으로 연결된다.
전술한 바와 같이, 제 2 실시예에 따른 배선 기판에 따르면, C4 범프 피치 등의 일반적인 단자 간격 보다도 더 좁은 간격으로 배치되는 단자 전극을 갖는 상기 반도체 칩은, 일반적인 단자 간격으로 배치되는 연결 단자를 갖는 배선 기판 상에 마운트될 수 있다.
도 1은 반도체 칩의 단자 전극들 사이의 간격이 배선 기판의 단자 전극들 사이의 간격과 비하여 작을 때의 반도체 칩과 배선 기판을 개략적으로 보여주는 단면도.
도 2는 본 발명의 제 1 실시예에 따른 반도체 장치를 보여주는 개략적인 단면도.
도 3a는 본 발명의 제 1 실시예에 따른 반도체 장치의 제조 방법을 개략적으로 보여주기 위한 도면(그 첫번째).
도 3b는 본 발명의 제 1 실시예에 따른 반도체 장치의 제조 방법을 개략적으로 보여주기 위한 도면(그 두번째).
도 4는 본 발명의 제 1 실시예의 제 1 변형예에 따른 반도체 장치를 개략적으로 보여주는 단면도.
도 5a는 본 발명의 제 1 실시예의 제 1 변형예에 따른 반도체 장치의 제 1 제조 방법을 개략적으로 보여주는 도면(그 첫번째).
도 5b는 본 발명의 제 1 실시예의 제 1 변형예에 따른 반도체 장치의 제 1 제조 방법을 개략적으로 보여주는 도면(그 두번째).
도 5c는 본 발명의 제 1 실시예의 제 1 변형예에 따른 반도체 장치의 제 1 제조 방법을 개략적으로 보여주는 도면(그 세번째).
도 6은 본 발명의 제 1 실시예의 제 1 변형예에 따른 반도체 장치의 제 2 제조 방법을 개략적으로 보여주는 도면.
도 7은 본 발명의 제 1 실시예의 제 2 변형예에 따른 반도체 장치를 개략적으로 보여주는 단면도.
도 8a는 본 발명의 제 1 실시예의 제 2 변형예에 따른 반도체 장치의 제 1 제조 방법을 개략적으로 보여주는 도면(그 첫번째).
도 8b는 본 발명의 제 1 실시예의 제 2 변형예에 따른 반도체 장치의 제 1 제조 방법을 개략적으로 보여주는 도면(그 두번째).
도 8c는 본 발명의 제 1 실시예의 제 2 변형예에 따른 반도체 장치의 제 1 제조 방법을 개략적으로 보여주는 도면(그 세번째).
도 9는 본 발명의 제 1 실시예의 제 2 변형예에 따른 반도체 장치의 제 2 제조 방법을 개략적으로 보여주는 도면.
도 10은 본 발명의 제 1 실시예의 제 3 변형예에 따른 반도체 장치를 개략적으로 보여주는 단면도.
도 11a는 본 발명의 제 1 실시예의 제 3 변형예에 따른 반도체 장치의 제 1 제조 방법을 개략적으로 보여주는 도면(그 첫번째).
도 11b는 본 발명의 제 1 실시예의 제 3 변형예에 따른 반도체 장치의 제 1 제조 방법을 개략적으로 보여주는 도면(그 두번째).
도 11c는 본 발명의 제 1 실시예의 제 3 변형예에 따른 반도체 장치의 제 1 제조 방법을 개략적으로 보여주는 도면(그 세번째).
도 12는 본 발명의 제 1 실시예의 제 3 변형예에 따른 반도체 장치의 제 2 제조 방법을 개략적으로 보여주는 도면.
도 13은 본 발명의 제 1 실시예의 제 4 변형예에 따른 반도체 장치를 개략적으로 보여주는 단면도.
도 14a는 본 발명의 제 1 실시예의 제 4 변형예에 따른 반도체 장치의 제 1 제조 방법을 개략적으로 설명하는 도면(그 첫번째).
도 14b는 본 발명의 제 1 실시예의 제 4 변형예에 따른 반도체 장치의 제 1 제조 방법을 개략적으로 설명하는 도면(그 두번째).
도 14c는 본 발명의 제 1 실시예의 제 4 변형예에 따른 반도체 장치의 제 1 제조 방법을 개략적으로 설명하는 도면(그 세번째).
도 15는 본 발명의 제 1 실시예의 제 5 변형예에 따른 반도체 장치를 개략적으로 보여주는 단면도.
도 16은 본 발명의 제 1 실시예의 제 6 변형예에 따른 반도체 장치를 개략적으로 보여주는 단면도.
도 17은 본 발명의 제 1 실시예의 제 7 변형예에 따른 반도체 장치를 개략적으로 보여주는 단면도.
도 18은 본 발명의 제 1 실시예의 제 8 변형예에 따른 반도체 장치를 개략적으로 보여주는 단면도.
도 19는 본 발명의 제 1 실시예의 제 9 변형예에 따른 반도체 장치를 개략적으로 보여주는 단면도.
도 20는 본 발명의 제 2 실시예에 따른 배선 기판을 개략적으로 보여주는 단면도.
도 21은 본 발명의 제 2 실시예의 제 1 변형예에 따른 배선 기판을 개략적으로 보여주는 단면도.
도 22는 본 발명의 제 2 실시예의 제 2 변형예에 따른 배선 기판을 개략적으로 보여주는 단면도.
도 23은 본 발명의 제 2 실시예의 제 3 변형예에 따른 배선 기판을 개략적으로 보여주는 단면도.
도 24는 본 발명의 제 2 실시예의 제 4 변형예에 따른 배선 기판을 개략적으로 보여주는 단면도.
도 25는 본 발명의 제 2 실시예의 제 5 변형예에 따른 배선 기판을 개략적으로 보여주는 단면도.

Claims (18)

  1. 반도체 칩 상에 복수의 단자 전극이 제공되고, 상기 단자 전극이 제공되어 있는 반도체 칩의 면이 노출되도록 지지 기판 상에 반도체 칩을 마운팅하는 반도체 칩 마운팅 단계;
    상기 단자 전극이 제공되어 있는 반도체 칩의 면을 덮을 수 있도록 절연층을 형성하는 절연층 형성 단계;
    상기 단자 전극에 연결되고, 상기 절연층을 관통하는 관통 전극을 형성하는 관통 전극 형성 단계;
    상기 관통 전극에 연결 연결되는 메탈 배선을 상기 절연층 상에 형성하는 메탈 배선 형성 단계; 및
    상기 메탈 배선을 외부에 연결하기 위한 외부단자 전극을 상기 메탈 배선 상에 형성하는 외부단자 전극 형성 단계;를 포함하고,
    인접한 외부단자 전극들 사이의 간격은 인접한 단자 전극들 사이의 간격보다 큰 것을 특징으로 하는 반도체 장치 제조 방법.
  2. 제 1 항에 있어서,
    상기의 반도체 칩 마운팅 단계는 상기 반도체 칩을 접착제를 이용하여 상기 지지 기판에 접착하는 것을 특징으로 하는 반도체 장치 제조 방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 지지 기판은 구리 플레이트 또는 코바 플레이트인 것을 특징으로 하는 반도체 장치 제조 방법.
  4. 제 1 항 또는 제 2 항에 있어서,
    상기 절연층은 에폭시-기반의 수지 또는 폴리이미드-기반의 수지인 것을 특징으로 하는 반도체 장치 제조 방법.
  5. 제 1 항에 있어서,
    상기의 반도체 칩 마운팅 단계는,
    상기 지지 기판 상에 제 1 메탈 필름을 형성하고, 상기 제 1 메탈 필름 상에 제 2 메탈 필름을 형성하는 메탈 필름 형성 단계와,
    상기 반도체 칩을 실장하기 위한 피트 홀을 상기 제 2 메탈 필름에 형성하는 피트 홀 형성 단계와,
    상기 반도체 칩을 상기 피트 홀 내로 실장하고, 상기 반도체 칩을 접착제를 이용하여 상기 피트 홀에 접착하는 실장 및 접착 단계를 포함하는 것을 특징으로 하는 반도체 장치 제조 방법.
  6. 제 5 항에 있어서,
    상기의 피트 홀 형성 단계는 상기 제 2 메탈 필름 상에 드라이 필름 레지스 트를 침착시키고, 상기 피트 홀에 대응되는 레지스트 패턴을 형성하기 위하여 상기 드라이 필름 레지스트를 노광 및 현상하고, 상기 레지스트 패턴이 형성된 상기 제 2 메탈 필름을 에칭하는 것을 특징으로 하는 반도체 장치 제조 방법.
  7. 제 5 항 또는 제 6 항에 있어서,
    상기 지지 기판은 구리 플레이트, 코바 플레이트, 니켈 플레이트 또는 글래스 에폭시 기판 중 어느 하나인 것을 특징으로 하는 반도체 장치 제조 방법.
  8. 제 5 항 또는 제 6 항에 있어서,
    상기 제 1 메탈 필름은 금을 포함하는 것을 특징으로 하는 반도체 장치 제조 방법.
  9. 제 5 항 또는 제 6 항에 있어서,
    상기 제 2 메탈 필름은 구리인 것을 특징으로 하는 반도체 장치 제조 방법.
  10. 제 1 항에 있어서,
    상기의 반도체 칩 마운팅 단계는,
    상기 반도체 칩을 실장하기 위한 피트 홀을 상기 지지 기판에 형성하는 피트 홀 형성 단계와,
    상기 반도체 칩을 상기 피트 홀 내로 실장하고, 상기 반도체 칩을 접착제를 이용하여 상기 피트 홀에 접착하는 실장 및 접착 단계를 포함하는 것을 특징으로 하는 반도체 장치 제조 방법.
  11. 제 10 항에 있어서,
    상기의 피트 홀 형성 단계는 상기 지지 기판 상에 드라이 필름 레지스트를 침착시키고, 상기 피트 홀에 대응되는 레지스트 패턴을 형성하기 위하여 상기 드라이 필름 레지스트를 노광 및 현상하고, 상기 레지스트 패턴이 형성된 상기 지지 기판을 에칭하는 것을 특징으로 하는 반도체 장치 제조 방법.
  12. 제 10 항 또는 제 11 항에 있어서,
    상기 지지 기판은 구리 플레이트 또는 코바 플레이트인 것을 특징으로 하는 반도체 장치 제조 방법.
  13. 반도체 칩;
    상기 반도체 칩을 지지하는 지지 기판;
    상기 반도체 칩 상에 제공되는 복수의 단자 전극;
    상기 단자 전극이 외부와 연결되도록 하는 복수의 외부단자 전극; 및
    상기 단자 전극과 외부단자 전극을 전기적으로 연결하는 팬아웃부;를 포함하고, 상기 팬아웃부는,
    상기 단자 전극에 연결되고, 상기 절연층을 관통하는 관통 전극과,
    상기 관통 전극에 연결되고, 상기 절연층 상에 형성되는 메탈 배선을 포함하고,
    인접한 외부단자 전극들 사이의 간격은 인접한 단자 전극들 사이의 간격보다 큰 것을 특징으로 하는 반도체 장치.
  14. 제 13 항에 있어서,
    상기 반도체 칩은 접착제에 의하여 상기 지지 기판에 접착되고, 상기 단자 전극이 제공되어 있는 반도체 칩의 면은 상기 절연층에 의하여 덮여지는 것을 특징으로 하는 반도체 장치.
  15. 제 13 항 또는 제 14 항에 있어서,
    상기 지지 기판 상에 제공되는 제 1 메탈 필름; 및
    상기 제 1 메탈 필름을 통하여 상기 지지 기판 상에 제공되는 제 2 메탈 필름으로서, 상기 반도체 칩을 실장하기 위한 피트 홀을 갖는 제 2 메탈 필름;을 더 포함하고,
    상기 반도체 칩에서 상기 단자 전극이 제공되어 있는 면이 노출되도록 상기 반도체 칩이 상기 피트 홀 내로 실장되고, 상기 반도체 칩은 접착제에 의하여 상기 피트 홀에 접착되는 것을 특징으로 하는 반도체 장치.
  16. 제 13 항 또는 제 14 항에 있어서,
    상기 지지 기판은 상기 반도체 칩을 실장하기 위한 피트 홀을 갖도록 형성되고,
    상기 반도체 칩에서 상기 단자 전극이 제공되어 있는 면이 노출되도록 상기 반도체 칩이 상기 피트 홀 내로 실장되고, 상기 반도체 칩은 접착제에 의하여 상기 피트 홀에 접착되는 것을 특징으로 하는 반도체 장치.
  17. 제 13 항 또는 제 14 항에 있어서,
    상기 반도체 칩은 복수개로 마운트되는 것을 특징으로 하는 반도체 장치.
  18. 청구항 13 또는 청구항 14에 기재된 반도체 장치;
    상기 반도체 장치가 마운트되는 배선 기판 기저부; 및
    상기 외부단자 전극에 1대 1로 대응되도록 상기 배선 기판 기저부 상에 제공되는 배선 기판 단자 전극;을 포함하고,
    상기 외부단자 전극과 배선 기판 단자 전극은 전기적으로 연결되는 것을 특징으로 하는 배선 기판.
KR1020090013080A 2008-02-18 2009-02-17 반도체 장치의 제조 방법, 반도체 장치 및 배선 기판 KR101602958B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2008-036235 2008-02-18
JP2008036235A JP5224845B2 (ja) 2008-02-18 2008-02-18 半導体装置の製造方法及び半導体装置

Publications (2)

Publication Number Publication Date
KR20090089267A true KR20090089267A (ko) 2009-08-21
KR101602958B1 KR101602958B1 (ko) 2016-03-11

Family

ID=40954338

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090013080A KR101602958B1 (ko) 2008-02-18 2009-02-17 반도체 장치의 제조 방법, 반도체 장치 및 배선 기판

Country Status (5)

Country Link
US (2) US8217509B2 (ko)
JP (1) JP5224845B2 (ko)
KR (1) KR101602958B1 (ko)
CN (1) CN101515554B (ko)
TW (1) TWI497617B (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101141209B1 (ko) * 2010-02-01 2012-05-04 삼성전기주식회사 단층 인쇄회로기판 및 그 제조방법
KR101333893B1 (ko) * 2012-01-03 2013-11-27 주식회사 네패스 반도체 패키지 및 그 제조 방법
JP2018006408A (ja) * 2016-06-28 2018-01-11 株式会社ジェイデバイス 半導体パッケージ及びその製造方法
KR20190052598A (ko) * 2017-11-08 2019-05-16 삼성전기주식회사 팬-아웃 반도체 패키지
US10643919B2 (en) 2017-11-08 2020-05-05 Samsung Electronics Co., Ltd. Fan-out semiconductor package

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5355363B2 (ja) * 2009-11-30 2013-11-27 新光電気工業株式会社 半導体装置内蔵基板及びその製造方法
US8319318B2 (en) * 2010-04-06 2012-11-27 Intel Corporation Forming metal filled die back-side film for electromagnetic interference shielding with coreless packages
US8618652B2 (en) * 2010-04-16 2013-12-31 Intel Corporation Forming functionalized carrier structures with coreless packages
US8581421B2 (en) * 2010-12-20 2013-11-12 Shinko Electric Industries Co., Ltd. Semiconductor package manufacturing method and semiconductor package
JP2013114415A (ja) 2011-11-28 2013-06-10 Elpida Memory Inc メモリモジュール
TWI515841B (zh) * 2013-08-02 2016-01-01 矽品精密工業股份有限公司 半導體封裝件及其製法
TWI582913B (zh) * 2013-08-02 2017-05-11 矽品精密工業股份有限公司 半導體封裝件及其製法
US20150035163A1 (en) * 2013-08-02 2015-02-05 Siliconware Precision Industries Co., Ltd. Semiconductor package and method of fabricating the same
US10219384B2 (en) 2013-11-27 2019-02-26 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Circuit board structure
AT515101B1 (de) 2013-12-12 2015-06-15 Austria Tech & System Tech Verfahren zum Einbetten einer Komponente in eine Leiterplatte
US11523520B2 (en) * 2014-02-27 2022-12-06 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Method for making contact with a component embedded in a printed circuit board
TWI557853B (zh) * 2014-11-12 2016-11-11 矽品精密工業股份有限公司 半導體封裝件及其製法
US10163819B2 (en) 2014-11-27 2018-12-25 National Institute Of Advanced Industrial Science And Technology Surface mount package and manufacturing method thereof
US9659863B2 (en) 2014-12-01 2017-05-23 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices, multi-die packages, and methods of manufacture thereof
JP6511695B2 (ja) * 2015-01-20 2019-05-15 ローム株式会社 半導体装置およびその製造方法
US10083888B2 (en) * 2015-11-19 2018-09-25 Advanced Semiconductor Engineering, Inc. Semiconductor device package
US10115668B2 (en) 2015-12-15 2018-10-30 Intel IP Corporation Semiconductor package having a variable redistribution layer thickness
JP6669586B2 (ja) 2016-05-26 2020-03-18 新光電気工業株式会社 半導体装置、半導体装置の製造方法
JP6971052B2 (ja) * 2017-04-20 2021-11-24 京セラ株式会社 半導体装置の製造方法および半導体装置
TWI649795B (zh) * 2018-02-13 2019-02-01 友達光電股份有限公司 顯示面板
JP6921794B2 (ja) * 2018-09-14 2021-08-18 株式会社東芝 半導体装置
JP2019208045A (ja) * 2019-07-17 2019-12-05 太陽誘電株式会社 回路基板
JP2020141152A (ja) * 2020-06-10 2020-09-03 株式会社アムコー・テクノロジー・ジャパン 半導体アセンブリおよび半導体アセンブリの製造方法
TWI808618B (zh) * 2022-01-20 2023-07-11 大陸商廣東則成科技有限公司 用於嵌入式晶片的封裝製程
CN116721978A (zh) * 2023-06-29 2023-09-08 上海纳矽微电子有限公司 一种半导体封装结构及其制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08240904A (ja) * 1995-03-01 1996-09-17 Hoya Corp 転写マスクおよびその製造方法
WO2001000508A1 (fr) * 1999-06-25 2001-01-04 Toyo Kohan Co., Ltd. Materiau plaque pour ensemble semi-conducteur et ensemble semi-conducteur comportant ledit materiau plaque
JP2001015650A (ja) * 1999-06-29 2001-01-19 Nec Corp ボールグリッドアレイパッケージとその製造方法
JP2002016173A (ja) * 2000-06-30 2002-01-18 Mitsubishi Electric Corp 半導体装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6274391B1 (en) * 1992-10-26 2001-08-14 Texas Instruments Incorporated HDI land grid array packaged device having electrical and optical interconnects
DE19546443A1 (de) * 1995-12-13 1997-06-19 Deutsche Telekom Ag Optische und/oder elektrooptische Verbindung und Verfahren zur Herstellung einer solchen
US20020039809A1 (en) * 1998-09-03 2002-04-04 Bradley J. Howard Process for using photo-definable layers in the manufacture of semiconductor devices and resulting structures of same
US6271469B1 (en) * 1999-11-12 2001-08-07 Intel Corporation Direct build-up layer on an encapsulated die package
JP2001217359A (ja) * 2000-01-31 2001-08-10 Shinko Electric Ind Co Ltd 放熱用フィン及びその製造方法並びに半導体装置
US6309912B1 (en) * 2000-06-20 2001-10-30 Motorola, Inc. Method of interconnecting an embedded integrated circuit
JP4243922B2 (ja) 2001-06-26 2009-03-25 イビデン株式会社 多層プリント配線板
TW557521B (en) * 2002-01-16 2003-10-11 Via Tech Inc Integrated circuit package and its manufacturing process
US6680529B2 (en) * 2002-02-15 2004-01-20 Advanced Semiconductor Engineering, Inc. Semiconductor build-up package
KR100789348B1 (ko) * 2002-04-29 2007-12-28 유니셈 (모리셔스) 홀딩스 리미티드 부분적으로 패터닝된 리드 프레임 및 이를 제조하는 방법및 반도체 패키징에서 이를 이용하는 방법
JP2005203390A (ja) * 2004-01-13 2005-07-28 Seiko Instruments Inc 樹脂封止型半導体装置の製造方法
JP4343044B2 (ja) * 2004-06-30 2009-10-14 新光電気工業株式会社 インターポーザ及びその製造方法並びに半導体装置
JP4445351B2 (ja) * 2004-08-31 2010-04-07 株式会社東芝 半導体モジュール
TWI299248B (en) * 2004-09-09 2008-07-21 Phoenix Prec Technology Corp Method for fabricating conductive bumps of a circuit board

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08240904A (ja) * 1995-03-01 1996-09-17 Hoya Corp 転写マスクおよびその製造方法
WO2001000508A1 (fr) * 1999-06-25 2001-01-04 Toyo Kohan Co., Ltd. Materiau plaque pour ensemble semi-conducteur et ensemble semi-conducteur comportant ledit materiau plaque
JP2001015650A (ja) * 1999-06-29 2001-01-19 Nec Corp ボールグリッドアレイパッケージとその製造方法
JP2002016173A (ja) * 2000-06-30 2002-01-18 Mitsubishi Electric Corp 半導体装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101141209B1 (ko) * 2010-02-01 2012-05-04 삼성전기주식회사 단층 인쇄회로기판 및 그 제조방법
KR101333893B1 (ko) * 2012-01-03 2013-11-27 주식회사 네패스 반도체 패키지 및 그 제조 방법
JP2018006408A (ja) * 2016-06-28 2018-01-11 株式会社ジェイデバイス 半導体パッケージ及びその製造方法
KR20190052598A (ko) * 2017-11-08 2019-05-16 삼성전기주식회사 팬-아웃 반도체 패키지
US10643919B2 (en) 2017-11-08 2020-05-05 Samsung Electronics Co., Ltd. Fan-out semiconductor package

Also Published As

Publication number Publication date
CN101515554A (zh) 2009-08-26
JP2009194322A (ja) 2009-08-27
US20090206470A1 (en) 2009-08-20
CN101515554B (zh) 2012-11-07
TW200945461A (en) 2009-11-01
KR101602958B1 (ko) 2016-03-11
TWI497617B (zh) 2015-08-21
JP5224845B2 (ja) 2013-07-03
US20110244631A1 (en) 2011-10-06
US8217509B2 (en) 2012-07-10
US9048242B2 (en) 2015-06-02

Similar Documents

Publication Publication Date Title
KR101602958B1 (ko) 반도체 장치의 제조 방법, 반도체 장치 및 배선 기판
TWI290755B (en) Wiring substrate for mounting semiconductors, method of manufacturing the same, and semiconductor package
JP5101240B2 (ja) 板状部品内蔵配線基板
US7656015B2 (en) Packaging substrate having heat-dissipating structure
US8324513B2 (en) Wiring substrate and semiconductor apparatus including the wiring substrate
KR100721489B1 (ko) 회로 장치 및 그 제조 방법
US8263871B2 (en) Mount board and semiconductor module
TW201709474A (zh) 內建散熱座之散熱增益型面朝面半導體組體及製作方法
JP2007150123A (ja) 配線基板内蔵用キャパシタ、キャパシタ内蔵配線基板及びその製造方法
JP2004064043A (ja) 半導体パッケージング装置
US20120313245A1 (en) Semiconductor device
US8826531B1 (en) Method for making an integrated circuit substrate having laminated laser-embedded circuit layers
TW201507556A (zh) 具有散熱墊及電性突柱之散熱增益型線路板
JP5112005B2 (ja) 板状部品内蔵配線基板及びその製造方法
US8829361B2 (en) Wiring board and mounting structure using the same
KR20120124319A (ko) 인쇄회로기판 및 그의 제조 방법
JP5363377B2 (ja) 配線基板及びその製造方法
JP2009004459A (ja) コンデンサ内蔵配線基板
TWI275150B (en) Embedded chip package structure
KR100512810B1 (ko) 스택 패키지 및 그 제조방법
US20240096838A1 (en) Component-embedded packaging structure
JP3112885B2 (ja) 半導体部品実装モジュール
TW201814851A (zh) 具有散熱座之散熱增益型面朝面半導體組體及製作方法
JP2007258545A (ja) 配線基板
CN117096126A (zh) 封装基板及其制法

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190218

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20200218

Year of fee payment: 5