JP2018006408A - 半導体パッケージ及びその製造方法 - Google Patents

半導体パッケージ及びその製造方法 Download PDF

Info

Publication number
JP2018006408A
JP2018006408A JP2016127753A JP2016127753A JP2018006408A JP 2018006408 A JP2018006408 A JP 2018006408A JP 2016127753 A JP2016127753 A JP 2016127753A JP 2016127753 A JP2016127753 A JP 2016127753A JP 2018006408 A JP2018006408 A JP 2018006408A
Authority
JP
Japan
Prior art keywords
semiconductor chip
forming
cavity
layer
insulating material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016127753A
Other languages
English (en)
Other versions
JP6716363B2 (ja
Inventor
俊幸 稲岡
Toshiyuki Inaoka
俊幸 稲岡
雄一郎 吉川
Yuichiro Yoshikawa
雄一郎 吉川
淳広 浦辻
Atsuhiro Uratsuji
淳広 浦辻
克司 吉光
Katsushi Yoshimitsu
克司 吉光
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Amkor Technology Japan Inc
Original Assignee
J Devices Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by J Devices Corp filed Critical J Devices Corp
Priority to JP2016127753A priority Critical patent/JP6716363B2/ja
Priority to US15/585,659 priority patent/US20170373012A1/en
Priority to TW110131052A priority patent/TWI781735B/zh
Priority to TW111135766A priority patent/TWI819808B/zh
Priority to TW106115284A priority patent/TWI740938B/zh
Priority to KR1020170077181A priority patent/KR20180002025A/ko
Priority to CN201710485167.5A priority patent/CN107546184B/zh
Priority to CN202310495529.4A priority patent/CN116631953A/zh
Publication of JP2018006408A publication Critical patent/JP2018006408A/ja
Priority to US15/884,979 priority patent/US10079161B2/en
Application granted granted Critical
Publication of JP6716363B2 publication Critical patent/JP6716363B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Toxicology (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Die Bonding (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Electroplating Methods And Accessories (AREA)

Abstract

【課題】封止樹脂の体積を小さくし、半導体チップの厚みや隣接する半導体チップ間の距離が狭くても樹脂埋め込みが容易となるとともに、最終製品が支持用平板を含まない薄型を実現した半導体パッケージ及びその製造方法を提供する。
【解決手段】半導体パッケージは、最終製品時に除去する支持用平板１上に半導体チップを受容するキャビティ部８を有する銅めっきからなる支持体２を形成し、キャビティ部８内に半導体チップを収容した構造を有する。
【選択図】図１−１

Description

本発明は、半導体パッケージ及びその製造方法に関し、より詳細には、大型のパネルスケールで薄膜配線工程及び組立工程を行なう、Ｐａｎｅｌ Ｌｅｖｅｌ Ｐａｃｋａｇｅ（以下ＰＬＰという）構造を有する半導体パッケージ及びその製造方法に係るものである。
近年の電子機器の高機能化および軽薄短小化の要求に伴い、電子部品の高密度集積化、さらには高密度実装化が進んできており、これらの電子機器に使用される半導体装置は従来にも増して小型化が進んできている。
電子部品の高密度化、軽薄短小化を目的とした半導体パッケージの製造方法の例が特許文献1に記載されている。
図４に特許文献1に記載の半導体装置の基本的な構造を示すと共に、この半導体装置について以下説明する。
半導体装置２０は、樹脂硬化体または金属から構成される支持板１を備えており、その一方の主面に、半導体チップ２が素子回路面（表側面）を上にして配置され、素子回路面と反対側の面（裏側面）が接着剤３により支持板１に固着されている。そして、支持板１の主面全体には、半導体チップ２の素子回路面を覆うようにして絶縁材料層４が一層だけ形成されている。この単層の絶縁材料層４の上には、銅等の導電性金属からなる配線層５が形成されており、その一部は半導体チップ２の周辺領域にまで引き出されている。また、半導体チップ２の素子回路面上に形成された絶縁材料層４には、半導体チップ２の電極パッドと配線層５とを電気的に接続する導電部（ビア部）６が形成されている。この導電部６は、配線層５と一括して形成されて一体化されている。また、配線層５の所定の位置には外部電極であるはんだボール７が複数個形成されている。さらに、絶縁材料層４の上、および半田ボール７の接合部を除く配線層５の上には、配線保護層（ソルダーレジスト層）８が形成されている。
従来のＰＬＰの製造方法を図５に基づいて説明する。
図５に示したものは、一つのパッケージに３個の半導体チップ２が搭載されたパッケージを製造する方法の概要を示したものである。なお、実際には複数のパッケージを大サイズのパネル上に複数同時に組み立てるが、図５においては一つのパッケージのみを示している。
パッケージの製造方法は次の（Ａ）、（Ｂ）及び（Ｃ）の工程からなる。
（Ａ）半導体素子搭載工程（図５Ａ参照）
樹脂硬化体又はステンレススチール若しくは４２アロイ等の金属からなる支持板１の一方の主面に接着剤によって半導体素子２を素子回路面を上にして固着する。
（Ｂ)封止工程（図５Ｂ参照）
支持体１の半導体素子２の搭載面を絶縁樹脂４で封止する。
（Ｃ)配線層形成工程（図５Ｃ参照）
ビア導体６によって半導体チップ２の電極とビア接続された配線層５を形成する。
特開２０１０−２１９４８９号公報
図４に示した従来のＰＬＰにおいては、支持板１が付いた状態で最終製品となっていたため、半導体チップ２の搭載率が高くなると、製造中にパネル反りが発生し、ＰＬＰの製造装置に干渉してしまうという問題がある。
また、半導体チップ２の厚みが厚く、かつ隣接する半導体チップ２間の距離が近くなると、その間に絶縁樹脂が入りこまなくなるという問題がある。そしてこの問題を改善するために樹脂材料厚を厚くすると半導体パッケージ自体の薄型化ができなくなるという問題がある。
そして、半導体チップの厚みが厚くなると、支持板１と配線層５との距離が長くなるため、支持板１と配線層５を接続するためのレーザによるビア穴明け加工、銅めっき接続が困難になるという問題がある。
本発明は、封止樹脂の体積を小さくし、半導体チップの厚みや隣接する半導体チップ間の距離が狭くても樹脂埋め込みが容易となる半導体パッケージを提供すること、及び最終製品が支持用平板を含まない薄型の半導体パッケージを提供することを目的とする。
本発明者等は、銅めっきによって形成したキャビティ部に半導体チップを埋め込んだ構造とすることにより、上記の課題を解決することができることを見出して本発明を完成した。
すなわち、本発明は以下に記載する通りの半導体パッケージ及びその製造方法に係るものである。
（１）半導体チップを受容するキャビティ部を有する銅めっきからなる支持体の前記キャビティ部内に半導体チップを収容した構造を有することを特徴とする半導体パッケージ。
（２）前記キャビティの高さは、半導体チップ搭載治具と前記キャビティ部を形成するキャビティ壁との干渉を避けるために半導体チップの高さよりも低くされている、上記（１）に記載の半導体パッケージ。
（３）半導体パッケージの外周部のキャビティ壁は、上部が広がる段差部を有しており、該段差部の高さは、半導体チップ搭載治具と前記キャビティ壁との干渉を避けるために半導体チップの高さよりも低くされている、上記（１）に記載の半導体パッケージ。
（４）支持体と、
前記支持体の一方の面に接着層を介して素子回路面を上にして搭載された半導体チップと、
前記半導体チップ及びその周辺を封止する絶縁材料層と、
前記絶縁材料層において、前記半導体チップの前記素子回路面に配置された電極上に形成された開口と、
前記半導体チップの前記電極と接続されるように前記開口内に形成された導電部と、
前記絶縁材料層上に前記導電部と接続されるように形成され、一部が前記半導体チップ
の周辺領域に延出された配線層と、
前記配線層上に形成された外部電極と
を備え、
前記支持体は、前記一方の面に半導体チップを受容するキャビティ部を有する銅めっき体からなり、半導体チップは前記キャビティ部内に収容されており、
前記支持体の他方の面に絶縁材料層を有する、
ことを特徴とする半導体パッケージ。
（５）支持用平板の一方の主面に、銅箔を積層する工程、
前記銅箔上に電気めっきにより銅めっき層を形成する工程、
前記銅めっき層上に電気めっきによってキャビティ部を形成する工程、
前記キャビティ部に半導体チップの素子回路面と反対側の面を接着剤によって固着する工程、
前記半導体チップを絶縁樹脂で樹脂封止して封止樹脂層を形成する工程、
前記半導体チップの前記素子回路面に配置された電極上の位置で、前記絶縁材料層に開口を形成する工程、
前記絶縁材料層上に一部が前記半導体チップの周辺領域に延出された配線層を形成し、かつ前記絶縁材料層の前記開口内に前記半導体チップの前記電極と接続された導電部を形成する工程、
前記配線層上に開口部を残してソルダーレジストを形成する工程、
前記開口部の配線層上に外部電極を形成する工程、
前記支持用平板を前記銅箔から分離する工程、
分離された銅箔上に絶縁材料層を形成する工程、
の各工程をこの順に含むことを特徴とする半導体パッケージの製造方法。
（６）支持用平板の一方の主面に、銅箔を積層する工程、
前記銅箔上に電気めっきにより銅めっき層を形成する工程、
前記銅めっき層上に電気めっきによってキャビティ部を形成する工程、
前記キャビティ部に半導体チップの素子回路面と反対側の面を接着剤によって固着する工程、
前記半導体チップを絶縁樹脂で樹脂封止して封止樹脂層を形成する工程、
前記半導体チップの前記素子回路面に配置された電極上の位置で、前記絶縁材料層に開口を形成する工程、
前記絶縁材料層上に一部が前記半導体チップの周辺領域に延出された配線層を形成し、かつ前記絶縁材料層の前記開口内に前記半導体チップの前記電極と接続された導電部を形成する工程、
前記配線層上に開口部を残してソルダーレジストを形成する工程、
前記開口部の配線層上に外部電極を形成する工程、
の各工程をこの順に含むことを特徴とする前記支持用平板を有する半導体パッケージの製造方法。
（７）前記キャビティ部は、レジストを用いたパターンめっきによって銅めっきを析出しない部分を形成することによって形成されることを特徴とする上記（５）又は（６）に記載の半導体パッケージの製造方法。
（８）支持用平板の両面のそれぞれに、
銅箔を積層する工程、
前記銅箔上に電気めっきにより銅めっき層を形成する工程、
前記銅めっき層上に電気めっきによってキャビティ部を形成する工程、
前記キャビティ部に半導体チップの素子回路面と反対側の面を接着剤によって固着する工程、
前記半導体チップを絶縁樹脂で樹脂封止して封止樹脂層を形成する工程、
前記半導体チップの前記素子回路面に配置された電極上の位置で、前記絶縁材料層に開口を形成する工程、
前記絶縁材料層上に一部が前記半導体チップの周辺領域に延出された配線層を形成し、かつ前記絶縁材料層の前記開口内に前記半導体チップの前記電極と接続された導電部を形成する工程、
前記配線層上に開口部を残してソルダーレジストを形成する工程、
前記開口部の配線層上に外部電極を形成する工程、
を行って支持用平板の両面のそれぞれにパッケージ部を形成し、
前記支持用平板を前記それぞれのパッケージ部の銅箔から分離して、二つのパッケージ部を得る工程、
前記二つのパッケージ部の銅箔上に絶縁材料層を形成する工程、
の各工程をこの順に含むことを特徴とする半導体パッケージの製造方法。
本発明の半導体パッケージは次の効果を奏する。
・キャビティ部を有する銅めっきからなる支持体のキャビティ部に半導体チップを収容するため、封止樹脂で封止する体積が小さくなり、半導体チップの厚みや隣接する半導体チップ間の距離が狭くても樹脂埋め込みが容易となる。
・最終製品が銅めっきからなる支持体で支持された構造となるため、通常の層間接続ビアで銅めっきからなる支持体とグランド接続し、ＥＭＩシールド効果を向上させることができる。
・半導体パッケージの最終製品が支持用平板を含まない構造とすることができるため、半導体パッケージを薄くすることができ、モバイル製品等の製品適用範囲が広がる。
図１Ａ〜図１Ｄは支持用平板上にキャビティ部を有する銅めっきからなる支持体を形成する工程を示す図である。 図１Ｅ〜図１Ｈは銅めっきからなる支持体のキャビティ部に半導体チップを搭載して封止樹脂層を形成し、この封止樹脂層の表面に配線層を形成する工程を示す図である。 図１Ｉ〜図１Ｌは、配線層の表面に開口部を有するソルダーレジストを形成し、ソルダーレジストの開口部に外部電極を形成し、支持用平板と半導体パッケージとを分離して、分離した半導体パッケージの裏面に絶縁層を形成する工程を示す図である。 図２Ａは支持用平板の両面に半導体パッケージ部を形成した状態を示す図であり、図２Ｂは支持用平板と半導体パッケージ部とを分離した状態を示す図であり、図２Ｃは半導体パッケージ部の一方の面に絶縁材料層を形成した状態を示す図である。 図２Ａに示した半導体パッケージ部の部分拡大図である。 従来のＰＬＰの構造を示す図である。 従来のＰＬＰの製造工程の概略を示す図である。
以下、本発明を実施するための形態について説明する。なお、以下の記載では実施形態を図面に基づいて説明するが、それらの図面は図解のために供されるものであり、本発明はそれらの図面に示したものに限定されるものではない。
本発明の半導体パッケージは、半導体チップを受容するキャビティ部を有する銅めっきからなる支持体の前記キャビティ部内に半導体チップを収容した構造を有することを特徴としている。
以下では、上記の構造を有する半導体パッケージの具体例を図面に基づいて説明する。
（実施形態１）
本実施形態を図１−１、図１−２、図１−３に基づいて説明する。
図１Ａは支持用平板１を示す図である。支持用平板１は均一な厚さを有する平坦な板であり、絶縁樹脂を硬化させた樹脂硬化体、ＳＵＳや４２アロイ等の剛性の高い金属を用いることができる。支持用平板１は、パネルに剛性を与え製造工程中の反り防止の役割を果たすので、支持用平板１の厚さは反りが発生しない程度の厚さであればよい。
また、支持用平板を最終製品に残す場合においては、支持用平板１は、スティフナ、放熱板、および電磁シールドとしての機能を果たすと共に、製造工程内においては製品搬送キャリアとしての役割をも担うので、パネルのハンドリング容易性、反り抑制、個片化の容易性の目的からステンレススチールを用いることが好ましい。
図１Ｂは支持用平板１上に接着層５を介して銅箔６を積層した状態を示す図である。
図１ＢのＸ部分の拡大図に示すように銅箔６は一般的なキャリア付き銅箔であり、極薄銅箔６ａと銅箔キャリア６ｂとの２層構造となっている。
キャリア面は用途に応じて積層時に裏表変えることができ、支持用平板１を最終製品まで残す場合には銅箔キャリアをこの工程で剥してもよい。
以下では、支持用平板１を最終的に製品から剥がす場合について説明する。
図１Ｃは銅箔６上に電解銅めっきにより銅めっき層７を面内均一な厚さで形成した状態を示す図である。銅めっき層７は半導体チップ９を載置する面となる。
図１Ｄは銅めっき層７上に一般的な電気めっきによる配線形成プロセスを用いてキャビティ壁８ａを形成して銅めっきからなる支持体２を形成した状態を示す図である。銅めっきからなる支持体２のキャビティ部８は銅めっきからなるキャビティ壁８ａと、銅めっき層７の表面であるキャビティ底面８ｂとよって形成される。
一般的な電気めっきによる配線形成プロセスとは、例えば、銅めっき層７に感光性ドライフィルムレジストをラミネートし、露光、現像を施してパターニングを行い、パターニングによって形成された開口部に電気めっきによって銅めっきからなるキャビティ壁８ａを形成した後、レジストを除去するプロセスである。
前記キャビティ部８の高さは、半導体チップ９の高さよりも低くすることが好ましい。
なお、本発明ではキャビティ部８の深さをキャビティの高さという。
図１Ｅはキャビティ部８内に半導体チップ９を搭載した状態を示す図である。
半導体チップ９の搭載は、半導体チップ９の裏面又はキャビティ部８のキャビティ底面に接着剤を塗布し、ダイアタッチ装置によって半導体チップ９をピックアップしてキャビティ底面８ｂに固着することによって行われる。この時、キャビティ部８の高さが半導体チップ９の高さよりも高いと半導体チップ搭載用の治具（コレット等）がキャビティ壁８ａに接触する虞がある。このため、キャビティ部８の高さは、半導体チップ９の高さ以下とすることが好ましい。
図１Ｆは半導体チップ９を封止する絶縁樹脂からなる封止樹脂層１０を形成した状態を示す図である。
封止方法としてはラミネート方式、トランスファーモールド方式、コンプレッションモールド方式等を用いることができる。
図１Ｇは封止樹脂層１０に銅箔１１を積層した状態を示す図である。
銅箔１１は封止樹脂層１０の表面に配線層を形成するために設けられる。しかしながら、銅箔１１を用いることに代えて、封止樹脂層１０の表面に無電解めっき、スパッタ、ＰＶＤ等でシード層を設けたのち、電気めっきによって銅めっき膜を形成してもよい。
図１Ｈは封止樹脂層１０の表面に配線層１２を形成した状態を示す図である。
この配線層１２は、例えば、銅箔１１に対して必要に応じて黒化処理やエッチング処理等の前処理を施した後、レーザによる開口形成処理、デスミア処理等を施した後、一般的な電気めっきによる配線形成プロセスを用いて形成することができる。
図１Ｉは、配線層１２上にソルダーレジスト１３を形成した状態を示す図である。
熱硬化性エポキシ樹脂等の絶縁材料を用いて、半田付けが必要な配線部分だけを開口１５によって露出させ、半田付けが不要な部分を絶縁材料で被覆してソルダーレジスト１３を形成する。
図１Ｊは、開口１５に外部電極である半田ボール１７を形成した状態を示す図である。
図１Ｋは、パッケージ部２０と支持用平板部２１とを分離した状態を示す図である。
本実施形態では最終製品である半導体パッケージは支持用平板を有しない構造であるため、パッケージ部２０と支持用平板部２１とを分離する。具体的には、ソルダーレジスト１３の面側から銅箔６の材料端に切り込みを入れて、極薄銅箔６ａと銅箔キャリア６ｂとの間で分離する。
切り込みは、切断設備、銅箔貼り合せ精度を考慮して銅箔材料サイズより内側を切ることによって行う。
図１Ｌは支持用平板部２１を分離したパッケージ部２０の銅めっき層７側に付着している極薄銅箔６ａ上にソルダーレジスト若しくは絶縁材料層１４を形成した状態を示す図である。
必要に応じて、開口部１５の配線層１２上に金めっき等の表面処理を実施し、個片化することで半導体パッケージ３０を得ることができる。
なお、図１Ｂの工程において既に銅箔キャリア６ｂを剥した場合、すなわち、最終製品が支持用平板１を備えているものを作製する場合には、前記図１Ｉで示したソルダーレジスト１３を形成した状態のものにおいて、必要であれば開口部１５の露出している配線層１２の上に金めっき等の表面処理を実施し、個片化することで支持用平板付き半導体パッケージを得ることができる。
（実施形態２）
本実施形態を図２に基づいて説明する。本実施形態は実施形態１の応用例である。
本実施形態においては、実施形態１の図１Ｂで示したものにおいて、支持用平板１の両面に樹脂５を介して銅箔６を積層して支持用平板部２１を得る。
図２Ａは、支持用平板１の両面に対して実施形態１において行ったと同様の工程を実施して支持用平板部２１の両面にパッケージ部２０、２０’を形成した状態を示す図である。
支持用平板部２１の両面にパッケージ部２０、２０’を形成する場合は、まず、一方の面（表側面という）のキャビティ部８に半導体チップ９を搭載して固着した後、支持用平板部２１を裏返して反対の面（裏側面という）のキャビティ部８に半導体チップ９を搭載する工程が必要となる。
この場合、実施形態１におけるように、半導体チップ１の高さより低いキャビティ壁８ａを有するキャビティ部１６を形成すると、裏側面に半導体チップ９を搭載するとき、先に表側面に搭載した半導体チップ９の表面が装置テーブルに接触して歩留悪化の要因となる。
このため、本実施形態では半導体チップ９の高さ以上の高さを有するキャビティ１６を形成する。
図３は図２Ａに示したパッケージ部におけるキャビティ１６の部分を拡大して示した図である。
キャビティ部１６のキャビティ壁は段差部１７を有しており、キャビティ部１６は幅の狭いキャビティ１６ａと幅の広いキャビティ１６ｂの２段構造となっている。
また、キャビティ部１６ａの高さは、半導体チップ搭載時の治具がキャビティ１６ｂのキャビティ壁に干渉しない高さとし、キャビティ１６ｂの開口サイズは半導体チップ搭載時の治具がキャビティ１６ｂのキャビティ壁に干渉しないサイズとする。
なお、このような２段構造のキャビティ部は実施形態１のキャビティ部においても採用することができる。
図２Ｂは、パッケージ部２０及びパッケージ部２０’と支持用平板部２１とを分離した状態を示す図である。
図２Ｃは支持用平板部２１を分離したパッケージ部２０及びパッケージ部２０’の銅めっき層７に付着している極薄銅箔６ａ上にソルダーレジスト若しくは絶縁材料層１４を形成した状態を示す図である。
次いで、必要に応じて、開口部１５の配線層１２上に金めっき等の表面処理を実施し、個片化することで半導体パッケージ３０、３０’を得ることができる。
本発明の半導体パッケージの利点を挙げると以下の通りである。
・半導体パッケージの最終製品が支持用平板を含まない構造とすることができるため、半導体パッケージを薄くすることができ、モバイル製品等の製品適用範囲が広がる。
・最終製品として支持用平板を剥すことができるため、半導体パッケージが薄くなっても製造中のパネル反りを抑制することができる。
・キャビティ部に半導体チップを埋め込むことができるため、絶縁樹脂で埋め込む体積が小さくなり、半導体チップ厚みや隣接する半導体チップ間の距離が狭くても樹脂埋め込みが容易になる。また、半導体チップ上の樹脂厚のばらつきが低減され、通過特性や特性インピーダンス等の電気特定に優れる。
・銅めっきでキャビティ部が形成されているため、エッチング工法とは異なり深さ方向の寸法精度が優れる。
・最終製品が銅めっき体を支持体とする構造となるため、通常の層間接続ビアで銅めっき支持板とグランド接続し、ＥＭＩシールド効果を向上させることができる。
・キャビティ構造とすることで半導体チップ厚が厚くても、銅めっきからなる支持体と配線層との距離を縮めることが可能であるため、レーザビア穴明け加工、銅めっきによる接続が容易になる。
（図１〜３について）
１ 支持用平板
２ 銅めっきからなる支持体
５ 接着層
６ 銅箔
６ａ 極薄銅箔
６ｂ 銅箔キャリア
７ 銅めっき層
８ キャビティ部
８ａ キャビティ壁
８ｂ キャビティ底面
９ 半導体チップ
１０ 封止樹脂層
１１ 銅箔
１２ 配線層
１３ ソルダーレジスト
１４ ソルダーレジスト、絶縁材料層
１５ 開口部
１６ キャビティ部
１６ａ キャビティ
１６ｂ キャビティ
１７ 外部電極、半田ボール
２０、２０’ パッケージ部
２１ 支持用平板部
３０、３０’ 半導体パッケージ
（図４、図５について）
１ 支持板
２ 半導体チップ
３ 接着剤
４ 絶縁材料層
５ 配線層
６ 導電部
７ はんだボール
２０ 半導体装置

Claims (8)

  1. 半導体チップを受容するキャビティ部を有する銅めっきからなる支持体の前記キャビティ部内に半導体チップを収容した構造を有することを特徴とする半導体パッケージ。
  2. 前記キャビティの高さは、半導体チップ搭載治具と前記キャビティ部を形成するキャビティ壁との干渉を避けるために半導体チップの高さよりも低くされている、請求項１に記載の半導体パッケージ。
  3. 半導体パッケージの外周部のキャビティ壁は、上部が広がる段差部を有しており、該段差部の高さは、半導体チップ搭載治具と前記キャビティ壁との干渉を避けるために半導体チップの高さよりも低くされている、請求項１に記載の半導体パッケージ。
  4. 支持体と、
    前記支持体の一方の面に接着層を介して素子回路面を上にして搭載された半導体チップと、
    前記半導体チップ及びその周辺を封止する絶縁材料層と、
    前記絶縁材料層において、前記半導体チップの前記素子回路面に配置された電極上に形成された開口と、
    前記半導体チップの前記電極と接続されるように前記開口内に形成された導電部と、
    前記絶縁材料層上に前記導電部と接続されるように形成され、一部が前記半導体チップ
    の周辺領域に延出された配線層と、
    前記配線層上に形成された外部電極と
    を備え、
    前記支持体は、前記一方の面に半導体チップを受容するキャビティ部を有する銅めっき体からなり、前記半導体チップは前記キャビティ部内に収容されており、
    前記支持体の他方の面に絶縁材料層を有する、
    ことを特徴とする半導体パッケージ。
  5. 支持用平板の一方の主面に、銅箔を積層する工程、
    前記銅箔上に電気めっきにより銅めっき層を形成する工程、
    前記銅めっき層上に電気めっきによってキャビティ部を形成する工程、
    前記キャビティ部に半導体チップの素子回路面と反対側の面を接着剤によって固着する工程、
    前記半導体チップを絶縁樹脂で樹脂封止して封止樹脂層を形成する工程、
    前記半導体チップの前記素子回路面に配置された電極上の位置で、前記絶縁材料層に開口を形成する工程、
    前記絶縁材料層上に一部が前記半導体チップの周辺領域に延出された配線層を形成し、かつ前記絶縁材料層の前記開口内に前記半導体チップの前記電極と接続された導電部を形成する工程、
    前記配線層上に開口部を残してソルダーレジストを形成する工程、
    前記開口部の配線層上に外部電極を形成する工程、
    前記支持用平板を前記銅箔から分離する工程、
    分離された銅箔上に絶縁材料層を形成する工程、
    の各工程をこの順に含むことを特徴とする半導体パッケージの製造方法。
  6. 支持用平板の一方の主面に、銅箔を積層する工程、
    前記銅箔上に電気めっきにより銅めっき層を形成する工程、
    前記銅めっき層上に電気めっきによってキャビティ部を形成する工程、
    前記キャビティ部に半導体チップの素子回路面と反対側の面を接着剤によって固着する工程、
    前記半導体チップを絶縁樹脂で樹脂封止して封止樹脂層を形成する工程、
    前記半導体チップの前記素子回路面に配置された電極上の位置で、前記絶縁材料層に開口を形成する工程、
    前記絶縁材料層上に一部が前記半導体チップの周辺領域に延出された配線層を形成し、かつ前記絶縁材料層の前記開口内に前記半導体チップの前記電極と接続された導電部を形成する工程、
    前記配線層上に開口部を残してソルダーレジストを形成する工程、
    前記開口部の配線層上に外部電極を形成する工程、
    の各工程をこの順に含むことを特徴とする前記支持用平板を有する半導体パッケージの製造方法。
  7. 前記キャビティ部は、レジストを用いたパターンめっきによって銅めっきを析出しない部分を形成することによって形成されることを特徴とする請求項５又は６に記載の半導体パッケージの製造方法。
  8. 支持用平板の両面のそれぞれに、
    銅箔を積層する工程、
    前記銅箔上に電気めっきにより銅めっき層を形成する工程、
    前記銅めっき層上に電気めっきによってキャビティ部を形成する工程、
    前記キャビティ部に半導体チップの素子回路面と反対側の面を接着剤によって固着する工程、
    前記半導体チップを絶縁樹脂で樹脂封止して封止樹脂層を形成する工程、
    前記半導体チップの前記素子回路面に配置された電極上の位置で、前記絶縁材料層に開口を形成する工程、
    前記絶縁材料層上に一部が前記半導体チップの周辺領域に延出された配線層を形成し、かつ前記絶縁材料層の前記開口内に前記半導体チップの前記電極と接続された導電部を形成する工程、
    前記配線層上に開口部を残してソルダーレジストを形成する工程、
    前記開口部の配線層上に外部電極を形成する工程、
    を行って支持用平板の両面のそれぞれにパッケージ部を形成し、
    前記支持用平板を前記それぞれのパッケージ部の銅箔から分離して、二つのパッケージ部を得る工程、
    前記二つのパッケージ部の銅箔上に絶縁材料層を形成する工程、
    の各工程をこの順に含むことを特徴とする半導体パッケージの製造方法。
JP2016127753A 2016-06-28 2016-06-28 半導体パッケージ及びその製造方法 Active JP6716363B2 (ja)

Priority Applications (9)

Application Number Priority Date Filing Date Title
JP2016127753A JP6716363B2 (ja) 2016-06-28 2016-06-28 半導体パッケージ及びその製造方法
US15/585,659 US20170373012A1 (en) 2016-06-28 2017-05-03 Semiconductor package and method for producing same
TW111135766A TWI819808B (zh) 2016-06-28 2017-05-09 半導體封裝及其製造方法
TW106115284A TWI740938B (zh) 2016-06-28 2017-05-09 半導體封裝及其製造方法
TW110131052A TWI781735B (zh) 2016-06-28 2017-05-09 半導體封裝及其製造方法
KR1020170077181A KR20180002025A (ko) 2016-06-28 2017-06-19 반도체 패키지 및 그의 제조방법
CN201710485167.5A CN107546184B (zh) 2016-06-28 2017-06-23 半导体封装体及其制造方法
CN202310495529.4A CN116631953A (zh) 2016-06-28 2017-06-23 半导体封装体及其制造方法
US15/884,979 US10079161B2 (en) 2016-06-28 2018-01-31 Method for producing a semiconductor package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016127753A JP6716363B2 (ja) 2016-06-28 2016-06-28 半導体パッケージ及びその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2020101225A Division JP2020141152A (ja) 2020-06-10 2020-06-10 半導体アセンブリおよび半導体アセンブリの製造方法

Publications (2)

Publication Number Publication Date
JP2018006408A true JP2018006408A (ja) 2018-01-11
JP6716363B2 JP6716363B2 (ja) 2020-07-01

Family

ID=60677885

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016127753A Active JP6716363B2 (ja) 2016-06-28 2016-06-28 半導体パッケージ及びその製造方法

Country Status (5)

Country Link
US (2) US20170373012A1 (ja)
JP (1) JP6716363B2 (ja)
KR (1) KR20180002025A (ja)
CN (2) CN107546184B (ja)
TW (3) TWI819808B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230151885A (ko) 2022-04-26 2023-11-02 주식회사 아도반테스토 시험 방법 및 제조 방법
KR20230151886A (ko) 2022-04-26 2023-11-02 주식회사 아도반테스토 시험 방법, 제조 방법, 패널 레벨 패키지 및 시험 장치

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10083888B2 (en) * 2015-11-19 2018-09-25 Advanced Semiconductor Engineering, Inc. Semiconductor device package
CN108493150A (zh) * 2018-02-02 2018-09-04 中国电子科技集团公司第五十五研究所 一种半导体金属化层阻焊的方法
CN112967932A (zh) * 2021-02-03 2021-06-15 复旦大学 一种板级GaN半桥功率器件及其制备方法

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997019470A1 (en) * 1995-11-20 1997-05-29 Olin Corporation Ground ring for metal electronic package
JP2006128229A (ja) * 2004-10-26 2006-05-18 Murata Mfg Co Ltd 複合多層基板
WO2008056499A1 (en) * 2006-11-06 2008-05-15 Nec Corporation Semiconductor device and method for manufacturing same
JP2008270362A (ja) * 2007-04-17 2008-11-06 Fujikura Ltd 積層配線基板及びその製造方法
US20080315398A1 (en) * 2007-06-22 2008-12-25 Hsing-Lun Lo Packaging substrate with embedded chip and buried heatsink
WO2009014126A1 (ja) * 2007-07-23 2009-01-29 Murata Manufacturing Co., Ltd. 多層配線基板
US20090107708A1 (en) * 2007-10-24 2009-04-30 Ibiden Co., Ltd. Electronic parts substrate and method for manufacturing the same
KR20090089267A (ko) * 2008-02-18 2009-08-21 신코 덴키 코교 가부시키가이샤 반도체 장치의 제조 방법, 반도체 장치 및 배선 기판
JP2009224547A (ja) * 2008-03-17 2009-10-01 Fuji Electric Device Technology Co Ltd 半導体装置及び半導体装置の製造方法
US20100213599A1 (en) * 2009-02-20 2010-08-26 Kabushiki Kaisha Toshiba Semiconductor device and manufacturing method thereof
JP2012146963A (ja) * 2010-12-20 2012-08-02 Shinko Electric Ind Co Ltd 半導体パッケージの製造方法及び半導体パッケージ
KR20130078107A (ko) * 2011-12-30 2013-07-10 삼성전기주식회사 부품 내장형 인쇄회로기판 및 이의 제조방법
JP2016063214A (ja) * 2014-09-19 2016-04-25 インテル・コーポレーション 埋め込みダイパッケージ用のａｂｆｇｃ空洞を用いた反りの制御

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6919508B2 (en) 2002-11-08 2005-07-19 Flipchip International, Llc Build-up structures with multi-angle vias for chip to chip interconnects and optical bussing
JP4310467B2 (ja) * 2004-10-22 2009-08-12 株式会社村田製作所 複合多層基板及びその製造方法
US7816769B2 (en) * 2006-08-28 2010-10-19 Atmel Corporation Stackable packages for three-dimensional packaging of semiconductor dice
JP4343962B2 (ja) 2007-01-19 2009-10-14 Ｏｋｉセミコンダクタ株式会社 半導体装置の製造方法及び半導体装置
US7759777B2 (en) 2007-04-16 2010-07-20 Infineon Technologies Ag Semiconductor module
US7863096B2 (en) 2008-07-17 2011-01-04 Fairchild Semiconductor Corporation Embedded die package and process flow using a pre-molded carrier
US7982292B2 (en) 2008-08-25 2011-07-19 Infineon Technologies Ag Semiconductor device
US8354304B2 (en) 2008-12-05 2013-01-15 Stats Chippac, Ltd. Semiconductor device and method of forming conductive posts embedded in photosensitive encapsulant
US7989270B2 (en) 2009-03-13 2011-08-02 Stats Chippac, Ltd. Semiconductor device and method of forming three-dimensional vertically oriented integrated capacitors
KR101716919B1 (ko) 2009-07-30 2017-03-15 니치아 카가쿠 고교 가부시키가이샤 발광 장치 및 그 제조 방법
KR101104210B1 (ko) * 2010-03-05 2012-01-10 삼성전기주식회사 전자소자 내장형 인쇄회로기판 및 그 제조방법
US8847376B2 (en) * 2010-07-23 2014-09-30 Tessera, Inc. Microelectronic elements with post-assembly planarization
US8598694B2 (en) 2011-11-22 2013-12-03 Infineon Technologies Ag Chip-package having a cavity and a manufacturing method thereof
US9799627B2 (en) 2012-01-19 2017-10-24 Semiconductor Components Industries, Llc Semiconductor package structure and method
US8597979B1 (en) * 2013-01-23 2013-12-03 Lajos Burgyan Panel-level package fabrication of 3D active semiconductor and passive circuit components
TWI517322B (zh) 2014-02-19 2016-01-11 鈺橋半導體股份有限公司 半導體元件及其製作方法
KR102186148B1 (ko) * 2014-02-28 2020-12-03 삼성전기주식회사 임베디드 기판 및 임베디드 기판의 제조 방법
US20150262902A1 (en) 2014-03-12 2015-09-17 Invensas Corporation Integrated circuits protected by substrates with cavities, and methods of manufacture
DE102014114982B4 (de) 2014-10-15 2023-01-26 Infineon Technologies Ag Verfahren zum Bilden einer Chip-Baugruppe
US20160240452A1 (en) 2015-02-18 2016-08-18 Semiconductor Components Industries, Llc Semiconductor packages with sub-terminals and related methods

Patent Citations (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997019470A1 (en) * 1995-11-20 1997-05-29 Olin Corporation Ground ring for metal electronic package
JP2000500619A (ja) * 1995-11-20 2000-01-18 オリン コーポレイション 金属電子パッケージ用の接地リング
JP2006128229A (ja) * 2004-10-26 2006-05-18 Murata Mfg Co Ltd 複合多層基板
WO2008056499A1 (en) * 2006-11-06 2008-05-15 Nec Corporation Semiconductor device and method for manufacturing same
JP2008270362A (ja) * 2007-04-17 2008-11-06 Fujikura Ltd 積層配線基板及びその製造方法
US20080315398A1 (en) * 2007-06-22 2008-12-25 Hsing-Lun Lo Packaging substrate with embedded chip and buried heatsink
WO2009014126A1 (ja) * 2007-07-23 2009-01-29 Murata Manufacturing Co., Ltd. 多層配線基板
US20090107708A1 (en) * 2007-10-24 2009-04-30 Ibiden Co., Ltd. Electronic parts substrate and method for manufacturing the same
KR20090089267A (ko) * 2008-02-18 2009-08-21 신코 덴키 코교 가부시키가이샤 반도체 장치의 제조 방법, 반도체 장치 및 배선 기판
JP2009194322A (ja) * 2008-02-18 2009-08-27 Shinko Electric Ind Co Ltd 半導体装置の製造方法、半導体装置及び配線基板
JP2009224547A (ja) * 2008-03-17 2009-10-01 Fuji Electric Device Technology Co Ltd 半導体装置及び半導体装置の製造方法
US20100213599A1 (en) * 2009-02-20 2010-08-26 Kabushiki Kaisha Toshiba Semiconductor device and manufacturing method thereof
JP2010219489A (ja) * 2009-02-20 2010-09-30 Toshiba Corp 半導体装置およびその製造方法
JP2012146963A (ja) * 2010-12-20 2012-08-02 Shinko Electric Ind Co Ltd 半導体パッケージの製造方法及び半導体パッケージ
KR20130078107A (ko) * 2011-12-30 2013-07-10 삼성전기주식회사 부품 내장형 인쇄회로기판 및 이의 제조방법
JP2013140955A (ja) * 2011-12-30 2013-07-18 Samsung Electro-Mechanics Co Ltd 部品組込み型印刷回路基板及びその製造方法
JP2016063214A (ja) * 2014-09-19 2016-04-25 インテル・コーポレーション 埋め込みダイパッケージ用のａｂｆｇｃ空洞を用いた反りの制御

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230151885A (ko) 2022-04-26 2023-11-02 주식회사 아도반테스토 시험 방법 및 제조 방법
KR20230151886A (ko) 2022-04-26 2023-11-02 주식회사 아도반테스토 시험 방법, 제조 방법, 패널 레벨 패키지 및 시험 장치

Also Published As

Publication number Publication date
US20180174975A1 (en) 2018-06-21
JP6716363B2 (ja) 2020-07-01
TW201801204A (zh) 2018-01-01
TWI819808B (zh) 2023-10-21
TW202303874A (zh) 2023-01-16
TWI781735B (zh) 2022-10-21
CN116631953A (zh) 2023-08-22
TW202201576A (zh) 2022-01-01
US20170373012A1 (en) 2017-12-28
CN107546184B (zh) 2023-05-26
KR20180002025A (ko) 2018-01-05
CN107546184A (zh) 2018-01-05
TWI740938B (zh) 2021-10-01
US10079161B2 (en) 2018-09-18

Similar Documents

Publication Publication Date Title
JP6716363B2 (ja) 半導体パッケージ及びその製造方法
US9137934B2 (en) Compartmentalized shielding of selected components
JP4171499B2 (ja) 電子装置用基板およびその製造方法、並びに電子装置およびその製造方法
US10002825B2 (en) Method of fabricating package structure with an embedded electronic component
US9165790B2 (en) Packaging substrate, method for manufacturing same, and chip packaging body having same
US20040136123A1 (en) Circuit devices and method for manufacturing the same
JP2010283044A (ja) 配線基板および配線基板の製造方法
KR20010020468A (ko) 순차적으로 적층된 집적회로 패키지
JP2010287742A (ja) 配線基板の製造方法
JP2010199129A (ja) 半導体装置及びその製造方法、並びに電子装置
US10201099B1 (en) Manufacturing method of circuit substrate including electronic device
TWI458402B (zh) 封裝基板及其製作方法、封裝結構及晶片封裝體製作方法
JP2006294701A (ja) 半導体装置及びその製造方法
TW201318138A (zh) 晶圓等級應用上的射頻遮蔽件
US10096491B2 (en) Method of fabricating a packaging substrate including a carrier having two carrying portions
CN105304580B (zh) 半导体装置及其制造方法
JP2020129637A (ja) 電子装置及び電子装置の製造方法
JP2014116640A (ja) 半導体装置及びその製造方法
CN111385971B (zh) 电路基板及其制造方法
JP2020141152A (ja) 半導体アセンブリおよび半導体アセンブリの製造方法
JP5574132B2 (ja) 配線基板および半導体パッケージ
TWI853713B (zh) 半導體封裝及其製造方法
JP2021082638A (ja) 配線基板、電子装置及び配線基板の製造方法
TW201832337A (zh) 線路載板及其製造方法
KR20170076409A (ko) 인쇄회로기판

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190326

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190520

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20190522

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191210

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20191212

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20200205

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20200310

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200407

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200512

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200610

R150 Certificate of patent or registration of utility model

Ref document number: 6716363

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250