CN112967932A - 一种板级GaN半桥功率器件及其制备方法 - Google Patents
一种板级GaN半桥功率器件及其制备方法 Download PDFInfo
- Publication number
- CN112967932A CN112967932A CN202110146626.3A CN202110146626A CN112967932A CN 112967932 A CN112967932 A CN 112967932A CN 202110146626 A CN202110146626 A CN 202110146626A CN 112967932 A CN112967932 A CN 112967932A
- Authority
- CN
- China
- Prior art keywords
- pattern
- metal
- layer
- plate
- copper foil
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 8
- 229910052751 metal Inorganic materials 0.000 claims abstract description 80
- 239000002184 metal Substances 0.000 claims abstract description 80
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 42
- 239000011889 copper foil Substances 0.000 claims abstract description 33
- 238000000034 method Methods 0.000 claims abstract description 28
- 238000012545 processing Methods 0.000 claims abstract description 21
- 238000005553 drilling Methods 0.000 claims abstract description 13
- 238000003825 pressing Methods 0.000 claims abstract description 9
- 238000011049 filling Methods 0.000 claims abstract description 6
- 239000010410 layer Substances 0.000 claims description 50
- 239000011241 protective layer Substances 0.000 claims description 10
- 238000009713 electroplating Methods 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 6
- 229910000679 solder Inorganic materials 0.000 claims description 3
- 230000003071 parasitic effect Effects 0.000 abstract description 5
- 230000005611 electricity Effects 0.000 abstract description 2
- 238000009413 insulation Methods 0.000 abstract 1
- 238000004519 manufacturing process Methods 0.000 description 13
- 229910052802 copper Inorganic materials 0.000 description 10
- 239000010949 copper Substances 0.000 description 10
- 238000010586 diagram Methods 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 6
- 101100478187 Arabidopsis thaliana MOS4 gene Proteins 0.000 description 5
- 239000000047 product Substances 0.000 description 5
- 238000010146 3D printing Methods 0.000 description 4
- 238000011161 development Methods 0.000 description 4
- 238000001755 magnetron sputter deposition Methods 0.000 description 4
- 239000002994 raw material Substances 0.000 description 4
- 238000005538 encapsulation Methods 0.000 description 3
- 239000012467 final product Substances 0.000 description 2
- 230000017525 heat dissipation Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000007789 sealing Methods 0.000 description 2
- 238000012795 verification Methods 0.000 description 2
- 230000004075 alteration Effects 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000003365 glass fiber Substances 0.000 description 1
- 238000007731 hot pressing Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Geometry (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
本发明公开了板级GaN半桥功率器件及其制备方法，属于电气领域，方法包括：S1获取包括金属芯板和绝缘底板的PCB板；S2在金属芯板的顶面加工出第一图形，在第一图形上生长金属形成第一图形层；S3将GaN MOS Die固定在第一图形层上；S4将铜箔通过固化片压合在固晶后的PCB板的顶面上；S5在铜箔上钻孔，且钻孔的深度止于GaN MOS Die或金属芯板；S6通过生长金属填平钻孔；S7在铜箔上加工出第二图形，在第二图形上生长金属形成第二图形层；S8将驱动IC及被动元件固定在第二图形层上；S9从顶面压合绝缘顶板进行顶面密封；S10去除绝缘底板，在金属芯板的底面加工出第三图形，在第三图形上生长金属形成与铜箔连接的第三图形层。本发明能够提高加工效率，还能够降低寄生电感。
Description
技术领域
本发明涉及电气技术领域，特别涉及一种板级GaN半桥功率器件及其制备方法。
背景技术
随着封装技术和集成电路的发展，小型化、模块化已成为功率半导体器件的重要发展方向和趋势之一，目前已在白色家电，消费电子等领域得到广泛的应用。
GaN半桥功率器件因其小型化和模块化的特点，已成为目前使用较为广泛的功率器件。现有技术中，GaN半桥功率器件在生成时，多是采用铜框架结构，再塑封料灌封封装，其中，功率GaN Mos、驱动IC和框架在同一层，并且采用打线(铜线或铝线)互联，这就导致：寄生电感大；加工效率低，制作成本高，可靠性低；灌封封装过程中需要塑封模具，脱模相对比较困难，从而影响GaN半桥功率器件的使用效果和生成效率。
发明内容
针对现有技术存在的GaN半桥功率器件生成效率低、寄生电感影响使用的问题，本发明的目的在于提供一种板级GaN半桥功率器件及其制备方法。
为实现上述目的，本发明的技术方案为：
一方面，本发明提供一种板级GaN半桥功率器件的制备方法，包括以下步骤：
S1、获取PCB板，所述PCB板包括金属芯板和覆盖在所述金属芯板的底面的绝缘底板；
S2、在所述金属芯板的顶面加工出第一图形，并在所述第一图形上生长金属，形成第一图形层；
S3、将GaN MOS Die固定在所述第一图形层上；
S4、再将铜箔通过固化片压合在固定好GaN MOS Die后的PCB板的顶面上；
S5、在铜箔上钻孔，且钻孔的深度止于所述GaN MOS Die或者所述金属芯板；
S6、通过生长金属填平所述钻孔，使GaN MOS Die和金属芯板均与铜箔导通；
S7、在铜箔上加工出第二图形，并在所述第二图形上生长金属，形成第二图形层；
S8、将驱动IC以及相应的被动元件固定在所述第二图形层上；
S9、再从顶面压合绝缘顶板进行顶面密封；
S10、去除金属芯板底面覆盖的绝缘底板，在金属芯板的底面加工出第三图形，并在第三图形上生长金属，形成第三图形层，其中第三图形层与铜箔连接。
优选的，在S2、S6、S7和S10中，通过电镀的方式生长金属。
优选的，在S2、S7和S10中，均通过刻蚀的方式加工所述第一图形、所述第二图形和所述第三图形。
优选的，在S5中，通过激光进行钻孔。
优选的，在S2中，第一图形层的厚度在2oz以上。
优选的，在S3中，通过SMT或者固晶机将GaN MOS Die固定在所述第一图形层上。
优选的，在将GaN MOS Die固定在所述第一图形层上之前，先在第一图形层上印刷锡膏。
优选的，在S9中，绝缘顶板为两层厚度为0.125mm的PP板。
另一种优选的，在S2中，在芯板金属的表面覆盖保护层，保护层与芯板金属之间的留白为所述第一图形。
另一方面，本发明还提供一种板级GaN半桥功率器件，该板级GaN半桥功率器件通过上述的方法制备。
采用上述技术方案，本发明的有益效果在于：
1、GaN MOS和驱动IC不在同一层上，因此最终成品的功率模块内部的寄生电感得到降低；
2、由于取消了灌封封装过程，因此不必脱模，可大幅度增加加工效率，并且提供产品的可靠性；
3、整个加工过程无需单独制作模具，便于快速开发验证；
4、由于制备过程中进行大面积覆铜，因此成品功率模块的散热能力优良。
附图说明
图1为本发明一种板级GaN半桥功率器件的制备流程图；
图2为本发明的制备方法中PCB板的结构示意图；
图3为本发明的制备方法中PCB板加工出第一图形后的结构示意图；
图4为本发明的制备方法中PCB板在第一图形上生长金属并形成第一图形层后的结构示意图；
图5为本发明的制备方法中将GaN MOS Die固定在第一图形层上后的结构示意图；
图6为本发明的制备方法中将铜箔通过固化片压合在经过固晶处理的PCB板上之后的结构示意图；
图7为本发明的制备方法中在铜箔上钻孔后的结构示意图；
图8为本发明的制备方法中填平钻孔并在铜箔上加工第二图形以及在第二图形上生长金属形成第二图形层后的结构示意图；
图9为本发明的制备方法中将驱动IC以及相应的被动元件固定在所述第二图形层上后的结构示意图；
图10为本发明的制备方法中将绝缘顶板压合后的结构示意图；
图11为本发明的制备方法中将PCB板中的绝缘底板去除后的结构示意图；
图12为本发明的制备方法中在PCB板中的金属芯板的底面加工出第三图形并在第三图形上生长第三图形层后的结构示意图。
图中:1-绝缘底板、2-金属芯板、3-第一图形层、4-GaN MOS、5-铜箔、6-固化片、7-钻孔、8-第二图形层、9-驱动IC、10-绝缘顶板、11-第三图形层。
具体实施方式
下面结合附图对本发明的具体实施方式作进一步说明。在此需要说明的是，对于这些实施方式的说明用于帮助理解本发明，但并不构成对本发明的限定。此外，下面所描述的本发明各个实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互组合。
需要说明的是，在本发明的描述中，术语“上”、“下”、“左”、“右”、“前”、“后”等指示的方位或位置关系为基于附图所示对本发明结构的说明，仅是为了便于描述本发明的简便，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
对于本技术方案中的“第一”和“第二”，仅为对相同或相似结构，或者起相似功能的对应结构的称谓区分，不是对这些结构重要性的排列，也没有排序、或比较大小、或其他含义。
另外，除非另有明确的规定和限定，术语“安装”、“连接”应做广义理解，例如，连接可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个结构内部的连通。对于本领域的普通技术人员而言，可以根据本发明的总体思路，联系本方案上下文具体情况理解上述术语在本发明中的具体含义。
实施例一
一种板级GaN半桥功率器件的制备方法，如图1所示，包括以下步骤：
S1、获取PCB板，该PCB板包括金属芯板和覆盖在金属芯板的底面的绝缘底板；
S2、在金属芯板的顶面加工出第一图形，并在第一图形上生长金属，形成第一图形层；
S3、将GaN MOS Die固定在第一图形层上；
S4、再将铜箔通过固化片压合在固定好GaN MOS Die后的PCB板的顶面上；
S5、在铜箔上钻孔，且钻孔的深度止于GaN MOS Die或者金属芯板；
S6、通过生长金属填平S5步骤中的钻孔，使GaN MOS Die和金属芯板均与铜箔导通；
S7、在铜箔上加工出第二图形，并在第二图形上生长金属，形成第二图形层；
S8、将驱动IC以及相应的被动元件固定在第二图形层上；
S9、再从顶面压合绝缘顶板进行顶面密封；
S10、去除金属芯板底面覆盖的绝缘底板，在金属芯板的底面加工出第三图形，并在第三图形上生长金属，形成第三图形层，其中第三图形层与铜箔的底面连接。
在步骤S1中，如图1所示，选取PCB板作为原材料并其基础上进行加工，经过后续步骤的处理，最终可直接获得板级的功率模块，最终成品的尺寸取决于PCB板的尺寸，相较于传统制备工艺，最终成品受尺寸的约束更小，并且可以灵活的调整。另外，可以理解的是，PCB板只是通常能够便于获得的原材料之一，实际加工中，原材料也可以是其他形式，只需要满足其具有一个可导电的金属芯板2以及一个不导电的绝缘底板1即可，如图2所示。并且，金属芯板2的材质选择为铜金属，即覆铜板或者铜箔。
在步骤S2中，在金属芯板2的顶面加工出第一图形的步骤，本实施例是通过刻蚀的方式实现；或者在另一实施例中，先在金属芯板的顶面覆盖保护层，该保护层并不完全覆盖金属芯板的顶面，而是留有空白区域，该空白区域即构成第一图形，如图3所示。另外，在步骤S2中，通过电镀的方式生长金属，从而形成第一图形层3，如图4所示；或者在另一实施例中，还通过磁控溅射法或者金属3D打印的方法生长金属。本实施例中，第一图形层3的厚度在2oz以上，oz作为长度单位时，1oz＝36um，通过控制电镀参数即可调节第一图形层3的厚度，并且步骤S2中生长的金属为铜。
在步骤S3中，通过SMT(Surface Mounted Technology的缩写，指的是表面组装技术或者表面贴装技术)或者固晶机将GaN MOS4 Die固定在步骤S2中获得的第一图形层3上，如图5所示。并且可以理解的是，在将GaN MOS4 Die固定在第一图形层3上之前，先在第一图形层3上印刷锡膏。
在步骤S4中，如图6所示，固化片6选用PP材质且不含玻纤的高温树脂预固化片，在高温热压条件下，将铜箔5通过固化片6覆盖在已经固定好GaN MOS Die后的PCB板(即金属芯板)的顶面上。并且在固化片6的隔绝下，铜箔5不与固定好GaN MOS Die后的PCB板接触，两者不连通。
在步骤S5中，如图7所示，通过激光钻孔的加工方式在铜箔上进行钻孔操作，其钻孔7的位置和数量根据最终成品的功率模块决定，钻孔7的深度通过调节激光的能量实现，并且钻孔7的深度止于GaN MOS4 Die或者金属芯板2。
在步骤S6中，通过电镀的方式生长金属；或者在另一实施例中，还通过磁控溅射法或者金属3D打印的方法生长金属。步骤S6中生长的金属为铜，从而使使GaN MOS4 Die和金属芯板2均与铜箔5导通，如图8所示。
在步骤S7中，在铜箔5的顶面加工出第一图形的步骤，本实施例是通过刻蚀的方式实现；或者在另一实施例中，先在铜箔的顶面覆盖保护层，该保护层并不完全覆盖金属芯板的顶面，而是留有空白区域，该空白区域即构成第一图形。另外，在该步骤中，通过电镀的方式生长金属，生长的金属也为铜，从而形成第二图形层8，如图8所示；或者在另一实施例中，还通过磁控溅射法或者金属3D打印的方法生长金属。
在步骤S8中，与步骤S2类似的，也是通过SMT(Surface Mounted Technology的缩写，指的是表面组装技术或者表面贴装技术)或者固晶机将驱动IC9以及相应的被动元件固定在步骤S7中获得的第二图形层8上，如图9所示。其中，相应的被动元件包括有电容和电阻。
在步骤S9中，通过高温热压的方式，将绝缘顶板10压合在安装了驱动IC9以及相应被动元件的铜箔2的顶面，进行顶面密封，如图10所示。其中，绝缘顶板10与步骤S4中选用的固化片6相同，并且有两层，两层厚度均为0.125mm的PP板。
在步骤S10中，通过分板设备去掉覆盖在金属芯板2底面上的绝缘底板1，如图11所示。如同步骤S2和步骤S7，本实施例也是通过刻蚀的方式加工出第三图形，并且刻蚀的深度止于铜箔5或者是止于被填平的钻孔7，或者在另一实施例中，先在金属芯板2的底面覆盖保护层，该保护层并不完全覆盖金属芯板2的底面，而是留有空白区域，该空白区域即构成第三图形。另外，在该步骤中，也是通过电镀的方式生长金属，生长的金属也为铜，从而形成第三图形层11，并使得第三图形层11与铜箔5的底面连通，如图12所示；或者在另一实施例中，还通过磁控溅射法或者金属3D打印的方法生长金属。
经过上述的10个步骤后，原材料PCB板即被加工成最终的成品板级GaN半桥功率器件。并且GaN MOS4和驱动IC9不在同一层，从而有效降低寄生电感；并且不需要灌封工艺处理，不但节省了模具的投入，提高了加工效率，还便于快速开发验证；另外由于大面积覆铜，使得成品板级GaN半桥功率器件的散热能力更加优良。
实施例二
另一方面，本发明还提供一种板级GaN半桥功率器件，该板级GaN半桥功率器件通过上述的方法制备，即如图12所示的板级GaN半桥功率器件。
以上结合附图对本发明的实施方式作了详细说明，但本发明不限于所描述的实施方式。对于本领域的技术人员而言，在不脱离本发明原理和精神的情况下，对这些实施方式进行多种变化、修改、替换和变型，仍落入本发明的保护范围内。
Claims (10)
1.一种板级GaN半桥功率器件的制备方法，其特征在于：包括以下步骤：
S1、获取PCB板，所述PCB板包括金属芯板和覆盖在所述金属芯板的底面的绝缘底板；
S2、在所述金属芯板的顶面加工出第一图形，并在所述第一图形上生长金属，形成第一图形层；
S3、将GaN MOS Die固定在所述第一图形层上；
S4、再将铜箔通过固化片压合在固定好GaN MOS Die后的PCB板的顶面上；
S5、在铜箔上钻孔，且钻孔的深度止于所述GaN MOS Die或者所述金属芯板；
S6、通过生长金属填平所述钻孔，使GaN MOS Die和金属芯板均与铜箔导通；
S7、在铜箔上加工出第二图形，并在所述第二图形上生长金属，形成第二图形层；
S8、将驱动IC以及相应的被动元件固定在所述第二图形层上；
S9、再从顶面压合绝缘顶板进行顶面密封；
S10、去除金属芯板底面覆盖的绝缘底板，在金属芯板的底面加工出第三图形，并在第三图形上生长金属，形成第三图形层，其中第三图形层与铜箔连接。
2.根据权利要求1所述的板级GaN半桥功率器件的制备方法，其特征在于：在S2、S6、S7和S10中，通过电镀的方式生长金属。
3.根据权利要求1所述的板级GaN半桥功率器件的制备方法，其特征在于：在S2、S7和S10中，均通过刻蚀的方式加工所述第一图形、所述第二图形和所述第三图形。
4.根据权利要求1所述的板级GaN半桥功率器件的制备方法，其特征在于：在S5中，通过激光进行钻孔。
5.根据权利要求1所述的板级GaN半桥功率器件的制备方法，其特征在于：在S2中，第一图形层的厚度在2oz以上。
6.根据权利要求1所述的板级GaN半桥功率器件的制备方法，其特征在于：在S3中，通过SMT或者固晶机将GaN MOS Die固定在所述第一图形层上。
7.根据权利要求1所述的板级GaN半桥功率器件的制备方法，其特征在于：在将GaN MOSDie固定在所述第一图形层上之前，先在第一图形层上印刷锡膏。
8.根据权利要求1所述的板级GaN半桥功率器件的制备方法，其特征在于：在S9中，绝缘顶板为两层厚度为0.125mm的PP板。
9.根据权利要求1所述的板级GaN半桥功率器件的制备方法，其特征在于：在S2中，在芯板金属的表面覆盖保护层，保护层与芯板金属之间的留白为所述第一图形。
10.一种板级GaN半桥功率器件，其特征在于：通过如权利要求1-9任一项所述的方法制备。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110146626.3A CN112967932A (zh) | 2021-02-03 | 2021-02-03 | 一种板级GaN半桥功率器件及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110146626.3A CN112967932A (zh) | 2021-02-03 | 2021-02-03 | 一种板级GaN半桥功率器件及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN112967932A true CN112967932A (zh) | 2021-06-15 |
Family
ID=76273661
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110146626.3A Pending CN112967932A (zh) | 2021-02-03 | 2021-02-03 | 一种板级GaN半桥功率器件及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112967932A (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103929896A (zh) * | 2014-05-07 | 2014-07-16 | 上海美维科技有限公司 | 一种内埋芯片的印制电路板制造方法 |
| CN104576421A (zh) * | 2013-10-25 | 2015-04-29 | 英飞凌科技股份有限公司 | 半导体器件和用于制造半导体器件的方法 |
| CN107546184A (zh) * | 2016-06-28 | 2018-01-05 | 株式会社吉帝伟士 | 半导体封装体及其制造方法 |
| CN111010815A (zh) * | 2019-12-27 | 2020-04-14 | 安捷利（番禺）电子实业有限公司 | 一种半导体芯片埋入式线路板及其加工方法、加工装置 |
| CN210926014U (zh) * | 2019-12-27 | 2020-07-03 | 安捷利（番禺）电子实业有限公司 | 一种半导体芯片的sip封装结构 |
-
2021
- 2021-02-03 CN CN202110146626.3A patent/CN112967932A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104576421A (zh) * | 2013-10-25 | 2015-04-29 | 英飞凌科技股份有限公司 | 半导体器件和用于制造半导体器件的方法 |
| CN103929896A (zh) * | 2014-05-07 | 2014-07-16 | 上海美维科技有限公司 | 一种内埋芯片的印制电路板制造方法 |
| CN107546184A (zh) * | 2016-06-28 | 2018-01-05 | 株式会社吉帝伟士 | 半导体封装体及其制造方法 |
| CN111010815A (zh) * | 2019-12-27 | 2020-04-14 | 安捷利（番禺）电子实业有限公司 | 一种半导体芯片埋入式线路板及其加工方法、加工装置 |
| CN210926014U (zh) * | 2019-12-27 | 2020-07-03 | 安捷利（番禺）电子实业有限公司 | 一种半导体芯片的sip封装结构 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5064210B2 (ja) | 電子モジュール及びその製造方法 | |
| US8524532B1 (en) | Integrated circuit package including an embedded power stage wherein a first field effect transistor (FET) and a second FET are electrically coupled therein | |
| KR100687976B1 (ko) | 전자 모듈 및 그의 제조 방법 | |
| EP1474959B1 (en) | Method for embedding a component in a base and forming a contact | |
| US8076586B2 (en) | Heat conduction from an embedded component | |
| TWI420635B (zh) | 低分佈剖面倒裝功率模組及製造方法 | |
| US6297074B1 (en) | Film carrier tape and laminated multi-chip semiconductor device incorporating the same and method thereof | |
| US10779415B2 (en) | Component embedding in thinner core using dielectric sheet | |
| US20050221537A1 (en) | Plastic packaging with high heat dissipation and method for the same | |
| CN103747616B (zh) | 元器件内置模块 | |
| CN103378014A (zh) | 封装载板及其制作方法 | |
| KR20070086645A (ko) | 전자 모듈 제조 방법 | |
| KR20060053116A (ko) | 전자 부품 내장형 기판의 제조 방법 | |
| US20110088936A1 (en) | Method for manufacturing an electronic assembly | |
| CN107622989A (zh) | 半导体封装装置及其制造方法 | |
| KR101874992B1 (ko) | 부품 내장형 인쇄회로기판 및 이의 제조방법 | |
| CN102683220A (zh) | 一种制作多层有机液晶聚合物基板结构的方法 | |
| CN110268520A (zh) | 用于集成功率芯片以及形成散热器的汇流条的方法 | |
| CN102800598B (zh) | 埋置有源元件的基板及埋置方法 | |
| JP2001298273A (ja) | 電子部品内蔵実装基板及びそれを用いた半導体パッケージ | |
| JP2000332160A (ja) | キャビティダウン型半導体パッケージ | |
| CN112967932A (zh) | 一种板级GaN半桥功率器件及其制备方法 | |
| EP0574207A2 (en) | Multilayer printed circuit board and method for manufacturing the same | |
| JP5306797B2 (ja) | 部品内蔵配線基板の製造方法 | |
| JP2020501381A (ja) | 並行化が可能なパワーチップの集積方法、およびパワー電子モジュール |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20210615 |
|
| RJ01 | Rejection of invention patent application after publication |