JP2005203390A - 樹脂封止型半導体装置の製造方法 - Google Patents

樹脂封止型半導体装置の製造方法 Download PDF

Info

Publication number
JP2005203390A
JP2005203390A JP2004005011A JP2004005011A JP2005203390A JP 2005203390 A JP2005203390 A JP 2005203390A JP 2004005011 A JP2004005011 A JP 2004005011A JP 2004005011 A JP2004005011 A JP 2004005011A JP 2005203390 A JP2005203390 A JP 2005203390A
Authority
JP
Japan
Prior art keywords
semiconductor device
die pad
bonding area
semiconductor element
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004005011A
Other languages
English (en)
Inventor
Noriyuki Kimura
紀幸 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Instruments Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Priority to JP2004005011A priority Critical patent/JP2005203390A/ja
Priority to US11/031,267 priority patent/US7271035B2/en
Publication of JP2005203390A publication Critical patent/JP2005203390A/ja
Priority to US11/880,978 priority patent/US7550322B2/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H01L21/4832—Etching a temporary substrate after encapsulation process to form leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10161—Shape being a cuboid with a rectangular active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

【課題】 プリント基板を使用する必要がなく、材料費や各種加工費を低減できるとともに、半導体装置自体の小型化、特に薄型化を図る。また、電鋳タイプの半導体装置のように端子強度を劣化させない。
【解決手段】 本発明は樹脂封止型のリードレスタイプの半導体装置の構造、製造方法に関するものである。本発明の半導体装置においては、銅などの薄板の片面側をハーフエッチングして、複数のダイパッド部３、ボンディングエリア２を形成し、各ダイパッド部３に半導体素子４を搭載する。次いで、素子上の電極５とボンディングエリア２を電気接続し、半導体素子４搭載側をモールド樹脂７で封止し、次いで導電性基板側を段階的に均等に除去して、最終的にダイパッド部３とボンディングエリア２（外部接続用電極）だけが露出するようにする。最後にダイシング法で各々の半導体装置に個片化して、最終形態になる。
【選択図】 図１

Description

本発明は半導体素子を封止した半導体装置の製造方法に関する。特に小型、薄型化を可能とするリードレスタイプの樹脂封止型半導体装置の製造方法に関するものである。
従来の半導体装置、特にリードレスタイプの樹脂封止型の半導体装置においては、ガラスエポキシあるいはセラミック等のプリント基板の一面に搭載された半導体素子と上記プリント基板の一面に形成された複数の接続用電極とを金属ワイヤにて電気的に接続するとともに、プリント基板裏面に上記各接続用電極と対向して形成される電極層と上記各接続用電極とを各々スルーホールに配した導電体を通して電気的に接続する形態を呈しており、半導体素子周りをエポキシ樹脂等により樹脂封止して構成されている。
また、 ガラスエポキシあるいはセラミック等のプリント基板の代わりに少なくとも一面に導電性を有する基板上に、導電性金属を電着することで、基板上に半導体素子搭載用の金属層と電極層とをそれぞれ独立して並設形成し、上記金属層上に半導体素子を搭載した後、半導体素子上の電極と上記電極層とを電気的に接続、上記基板上において半導体素子搭載部分を樹脂層で封止し、上記基板を引き剥がし除去して、金属層と電極層の各裏面が露出した樹脂封止体を得る工程から構成しているものもある(例えば、特許文献1参照)。
特開２００２−９１９６号公報（図１０、図２）
しかしながら、この種の半導体装置にあっては、その製造工程において、プリント基板の一面側の接続用電極と裏面側の電極層とをプリント基板上で正確に位置合わせした状態で形成する必要がある。また、各位置合わせして形成した電極と電極層とがスルーホールにより位置ズレなく、確実に導通されている必要もあり、製造時の精度が要求される。これら精度の要求は、プリント基板へのスルーホール形成や導電体の印刷のための製造工数のアップと合わせて、製造コスト低減のためのネックとなるとともに、製造時にプリント基板上に多数隣接させて配置する半導体素子間にスルーホール形成のための領域が必要となる。そして、一枚のプリント基板上に配設して形成できる半導体装置の個数も制限されてしまう。しかも、比較的厚みのあるプリント基板上に半導体素子を搭載した上で樹脂封止するような製法であるため、プリント基板自体の存在が半導体装置の小型化、薄型化の支障になるとともに半導体素子の動作時に発生した熱が基板自体に蓄積され易い。そして、放熱性に劣るという欠点もあった。
また、外部接続用電極を形成する際に、モールド樹脂と基板との接着を剥がして除去し、導電性金属の電着層を露出させる手法のため、剥離の際、基板に電着層が引っ張られる。このため、端子強度が弱められることがあり、半導体装置の製造歩留まり減および実装時の信頼性低下につながるポテンシャルを持っていた。
本発明は、従来の問題点を解決するために提案されたもので、小型で薄いリードレスタイプの半導体装置を量産性、実装信頼性に優れかつ安価に生産できる製造方法を提供するためのものである。
本発明は、半導体装置の製造方法であって、導電性基板の片面側をハーフエッチングしてダイパッド部およびボンディングエリアを形成する工程とダイパッド部に半導体素子を搭載する。その後、半導体素子上の電極とボンディングエリアを電気的に接続する工程と、基板上において半導体素子搭載部分をモールド樹脂で封止する工程と、導電性基板のフレーム側を段階的に除去してダイパッド部とボンディングエリアが外部接続用電極となるように露出させた各樹脂封止体を得る工程と、封止体を個片化する工程からなっており、前記製造方法により、上記課題を解決するための半導体装置を製造することができる。
本発明では、導電性基板をハーフエッチングすることにより半導体素子搭載用のダイパッド部とボンディングエリア(外部接続用電極)を同時形成する。それとともに、半導体素子搭載後、半導体素子上の電極と基板上の電極層とを電気的に接続し、素子搭載部分を樹脂封止した後、導電性基板側からフレームを段階的に研削(磨)除去して、ダイパッド部および外部接続用電極のみを露出させる工程から半導体装置を製造する。このため、半導体装置(特許文献1)を構成する部品にガラスエポキシ等の高価なプリント基板を使用しないため、材料費、加工費が低減でき、小型化、薄型化を実現することができる。また、半導体素子の動作時に発生した熱が基板自体に蓄積され難く、直接半導体素子の熱が実装基板に放散するため、放熱性に劣るという欠点についても改善することができる。
また、本発明は、導電性基板を研削、研磨加工もしくはエッチング加工して、ダイパッド部と外部接続用電極とを形成するため、外部接続用電極を形成する際に、電着層に引き剥がし力が負荷されないため端子強度の劣化が引き起こされず、半導体装置の製造歩留りおよび実装時の信頼性を向上させることができる。さらに、研削、研磨加工する場合、端子平坦度のバラツキが小さくなり、実装性が高く、半導体装置の全体厚さについても精度良くコントロールすることができる。
以下、第１乃至第３実施例に基づいて最良の形態を説明する。
図１（a）〜（ｇ）は本発明の第１実施例で、半導体装置の製造方法を工程ごとに示した図である。図１（ａ）に示されているのは、銅あるいは、42アロイなどの導電性の金属基板１である。例えば本実施例の場合は、０．2ｍｍ厚の銅板を所定パターンにハーフエッチングして図1（ｂ）に示されるように約0.10mm厚の段差部を有するダイパッド部３およびボンディングエリア２を形成した金属基板１を準備する。(図１（ｂ）上図:x1-x1断面図、下図:上面図)
次いで、図１（ｃ）に示すとおりに導電性金属基板１のダイパッド部３に半導体素子４をAgエポキシペーストなどの接着層で搭載後、半導体素子４上の電極５とボンディングエリア２を金線などの金属ワイヤ６を用いて超音波ワイヤボンディング装置などで電気接続する。
次いで、導電性基板１上の半導体素子４の搭載部分を、図１（ｄ）のようにエポキシ樹脂等のモールド樹脂7をトランスファモールド法もしくはポッティング法により封止し、樹脂封止体を形成する。すなわち、金属基板１上に複数組の半導体素子４をモールド樹脂７により連続して封止した形態となる。なお、トランスファモールド法の場合は、複数の金属基板１を並列に２〜４枚配置して、モールド樹脂をランナを通して各金属基板１と上金型との間に圧入するため、効率良く複数の樹脂封止を行うことができる。
次いで、必要に応じて、図１（ｅ）のごとく樹脂封止体をバックグラインド用のテープなどに貼付けた後、バックグラインドなどの装置を用いて金属露出面側Sを段階的に均等に樹脂封止体の底面に複数組のダイパッド部3とボンディングエリア２(外部接続用電極)のみが露出するまで研削、研磨処理する。研削、研磨処理の代わりに、金属露出面に対して、エッチング処理を施し、ダイパッド部３とボンディングエリア２(外部接続用電極)のみが露出するようにしても上記と同様の効果が得られる。なお、本工程後、各ダイパッド部３、外部接続用電極の露出部に実装用の金、銀、ニッケル等の導電性金層の薄膜をメッキ形成しても良い。また、半田印刷法を用いて、ダイパッド部３および外部接続用電極部に半田(ボール)を形成しても良い。
次いで、図１（ｆ）に示す樹脂封止体を切断線x2-x2およびy2-y2に沿って、切断、個片化するダイシングの工程を経て、図１（ｇ）に示すような、個々の半導体装置が完成する。
図２は本発明の第２実施例で、図２（ａ）に示すようにボンディングエリアをその左右に搭載した半導体素子４に対して、共通のボンディングエリア２として金属ワイヤ６を接続し、モールド樹脂7による封止の後、x3-x3、y3-y3に沿ってダイシングするようにして、ボンディングエリア２の中央部分で切断する。図２（ｂ）のように、個々の半導体装置側に切り離し完成体としたものである。この場合、金属基板１上へのボンディングエリア(外部接続用電極)の配置を接近させて効率的に行えるため、半導体装置の小型化が実現し、また、１つの基板からの取り個数を増やすことができるため、低コストで半導体装置を製造することができる。
図３は、本発明の第３実施例で、その製造過程はモールド樹脂封止の工程まで第１の実施例と同様とする。第３実施例は、図３（ａ）に示すように、金属基板1の金属露出面側Ｓを除去する工程において、ダイパッド部３およびボンディングエリア２上にフォトレジスト８を塗布後、パターニングし、エッチング処理することによって金属基板１の所望の部分を除去し、図３（ｂ）に示すように、ダイパッド部３および外部接続用電極を形成するものである。ダイシング後の最終形状は図３（ｃ）に示すとおりである。
以上説明したように、本発明によれば、従来半導体装置を構成する部品としてこれまで用いていたプリント基板を使用する必要がなく、材料費や各種加工費を低減できるとともに、半導体装置自体の小型化、特に薄型化を図ることができるものである。さらに、半導体素子を搭載するダイパッド部が樹脂層裏面から露出する形態であるため、半導体素子で生じた熱が直接実装基板を通して放散するため、放熱性にも優れる。またダイパッド部、外部接続用電極部を形成する工程において、研削、研磨もしくはエッチング法を用いて、それぞれを露出形成するため、電鋳タイプの半導体装置のように基板と電着層の間を引き剥がしする必要がなく、端子強度を劣化させる心配が無い。そのため、半導体装置の組立歩留まりおよび実装信頼性が向上する。
第1実施例の半導体装置製造工程を説明する断面図および上面図である。 第2実施例の半導体装置製造工程を説明する断面図および上面図である。 第3実施例の半導体装置製造工程を説明する断面図である。
符号の説明
１・・・・・・導電性金属基板
２・・・・・・ボンディングエリア
３・・・・・・ダイパッド部
４・・・・・・半導体素子
５・・・・・・電極
６・・・・・・金属ワイヤ
７・・・・・・モールド樹脂
８・・・・・・フォトレジスト

Claims (7)

  1. 導電性基板1の片面側をハーフエッチングしてダイパッド部3およびボンディングエリア2を形成する工程と、
    前記ダイパッド部3に半導体素子4を銀ペーストを介して搭載後、半導体素子4上の電極5と上記ボンディングエリア2を金属ワイヤ6で電気接続する工程と、
    半導体素子4の搭載部分をモールド樹脂 7で封止する工程と、
    上記基板１のフレーム側を段階的に除去してダイパッド部3とボンディングエリア2が外部接続用電極になるように露出させて樹脂封止体を得る工程と、
    前記封止体を個片化する工程とを有する半導体装置の製造方法。
  2. 前記ダイパッド部3およびボンディングエリア2が導電性基板1上に複数組並列して形成し、各ダイパッド部３に搭載された各半導体素子4と各半導体素子4上の電極5に対応するボンディングエリア2とを金属ワイヤ6で電気接続する工程と、
    各半導体素子４搭載部分を連続したモールド樹脂7で封止し、導電性基板1のフレーム側を段階的に除去する工程とダイパッド部3とボンディングエリア２が外部接続用電極となるように露出させた各樹脂封止体を得る工程と個々の樹脂封止体に個片化する工程とを有する請求項1に記載の半導体装置の製造方法。
  3. 前記導電性基板1が銅、42アロイなどの金属であることを特徴とする請求項1に記載の半導体装置の製造方法。
  4. 前記半導体素子4上の電極5と上記ボンディングエリア2を電気的に接続する工程において金、銅もしくはアルミワイヤを用いたワイヤボンディング法によって行われることを特徴とする請求項1に記載の半導体装置の製造方法。
  5. 前記モールド樹脂７で封止する工程において前記樹脂封止が、ポッティング法もしくはトランスファモールド法によって行われることを特徴とする請求項1に記載の半導体装置の製造方法。
  6. 前記導電性基板１のフレーム側を除去し、ダイパッド部3および外部接続用電極を露出させる工程において、その方法が、バックグラインド装置などを使用した研削、研磨、もしくはエッチングによって行なわれることを特徴とする請求項1に記載の半導体装置の製造方法。
  7. 前記樹脂封止体を個片化する工程においてダイシング法を用いることを特徴とする請求項1に記載の半導体装置の製造方法。
JP2004005011A 2004-01-13 2004-01-13 樹脂封止型半導体装置の製造方法 Pending JP2005203390A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2004005011A JP2005203390A (ja) 2004-01-13 2004-01-13 樹脂封止型半導体装置の製造方法
US11/031,267 US7271035B2 (en) 2004-01-13 2005-01-07 Manufacturing method for resin sealed semiconductor device
US11/880,978 US7550322B2 (en) 2004-01-13 2007-07-25 Manufacturing method for resin sealed semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004005011A JP2005203390A (ja) 2004-01-13 2004-01-13 樹脂封止型半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2005203390A true JP2005203390A (ja) 2005-07-28

Family

ID=34747135

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004005011A Pending JP2005203390A (ja) 2004-01-13 2004-01-13 樹脂封止型半導体装置の製造方法

Country Status (2)

Country Link
US (2) US7271035B2 (ja)
JP (1) JP2005203390A (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006044690B4 (de) * 2006-09-22 2010-07-29 Infineon Technologies Ag Elektronisches Bauteil und Verfahren zum Herstellen
US8053280B2 (en) * 2007-11-02 2011-11-08 Infineon Technologies Ag Method of producing multiple semiconductor devices
KR101454321B1 (ko) * 2008-01-22 2014-10-23 페어차일드코리아반도체 주식회사 절연 금속 기판을 구비하는 반도체 패키지 및 그 제조방법
JP5224845B2 (ja) * 2008-02-18 2013-07-03 新光電気工業株式会社 半導体装置の製造方法及び半導体装置
US8115285B2 (en) 2008-03-14 2012-02-14 Advanced Semiconductor Engineering, Inc. Advanced quad flat no lead chip package having a protective layer to enhance surface mounting and manufacturing methods thereof
US20100044850A1 (en) * 2008-08-21 2010-02-25 Advanced Semiconductor Engineering, Inc. Advanced quad flat non-leaded package structure and manufacturing method thereof
US8124447B2 (en) * 2009-04-10 2012-02-28 Advanced Semiconductor Engineering, Inc. Manufacturing method of advanced quad flat non-leaded package
EP2282360A1 (en) 2009-08-06 2011-02-09 Nederlandse Organisatie voor toegepast -natuurwetenschappelijk onderzoek TNO Opto-electric device and method for manufacturing the same
US20110163430A1 (en) * 2010-01-06 2011-07-07 Advanced Semiconductor Engineering, Inc. Leadframe Structure, Advanced Quad Flat No Lead Package Structure Using the Same, and Manufacturing Methods Thereof
JP5642473B2 (ja) * 2010-09-22 2014-12-17 セイコーインスツル株式会社 Ｂｇａ半導体パッケージおよびその製造方法
US9570381B2 (en) 2015-04-02 2017-02-14 Advanced Semiconductor Engineering, Inc. Semiconductor packages and related manufacturing methods

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7049177B1 (en) * 2004-01-28 2006-05-23 Asat Ltd. Leadless plastic chip carrier with standoff contacts and die attach pad
US6420779B1 (en) * 1999-09-14 2002-07-16 St Assembly Test Services Ltd. Leadframe based chip scale package and method of producing the same
US6372539B1 (en) * 2000-03-20 2002-04-16 National Semiconductor Corporation Leadless packaging process using a conductive substrate
US6380048B1 (en) * 2001-08-02 2002-04-30 St Assembly Test Services Pte Ltd Die paddle enhancement for exposed pad in semiconductor packaging
SG120858A1 (en) * 2001-08-06 2006-04-26 Micron Technology Inc Quad flat no-lead (qfn) grid array package, methodof making and memory module and computer system including same

Also Published As

Publication number Publication date
US20080044948A1 (en) 2008-02-21
US7271035B2 (en) 2007-09-18
US20050158917A1 (en) 2005-07-21
US7550322B2 (en) 2009-06-23

Similar Documents

Publication Publication Date Title
KR101037997B1 (ko) 반도체 다이 패키지와 반도체 다이 패키지용 기판 그리고 이들의 형성 방법, 및 리드 프레임 구조물의 제조 방법 및 처리 방법
JP4911727B2 (ja) 半導体装置の製造方法
US8105856B2 (en) Method of manufacturing semiconductor device with wiring on side surface thereof
JP4032063B2 (ja) 半導体装置の製造方法
US7550322B2 (en) Manufacturing method for resin sealed semiconductor device
JP2002009196A (ja) 半導体装置の製造方法
TW201126618A (en) Method and system for manufacturing an IC package
JP2006190987A (ja) パッケージ構造とその製造方法
JPH08279591A (ja) 半導体装置とその製造方法
JP2004207275A (ja) 回路装置およびその製造方法
JP2007048978A (ja) 半導体装置及びその製造方法
JP2006278914A (ja) 半導体装置の製造方法、半導体装置および樹脂封止体
US7443043B2 (en) Circuit device and method of manufacture thereof
JP4288277B2 (ja) 半導体装置
CN107658286B (zh) 半导体元件安装用基板、半导体装置及它们的制造方法
JP4305326B2 (ja) 半導体パッケージの製造方法
JP2006303028A (ja) 半導体装置および半導体装置の製造方法
JP3600137B2 (ja) 回路装置の製造方法
JP4670284B2 (ja) 基板の製造方法
JP3569642B2 (ja) 半導体装置用キャリア基板及びその製造方法及び半導体装置の製造方法
JP3600130B2 (ja) 回路装置の製造方法
JP2003174121A (ja) 半導体装置
JP3600132B2 (ja) 回路装置の製造方法
JP3600134B2 (ja) 回路装置の製造方法
JP2004266195A (ja) 半導体パッケージの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061108

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080430

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090901

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091030

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20091113

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20091201