TW201814851A - 具有散熱座之散熱增益型面朝面半導體組體及製作方法 - Google Patents

具有散熱座之散熱增益型面朝面半導體組體及製作方法 Download PDF

Info

Publication number
TW201814851A
TW201814851A TW105133165A TW105133165A TW201814851A TW 201814851 A TW201814851 A TW 201814851A TW 105133165 A TW105133165 A TW 105133165A TW 105133165 A TW105133165 A TW 105133165A TW 201814851 A TW201814851 A TW 201814851A
Authority
TW
Taiwan
Prior art keywords
routing circuit
face
semiconductor wafer
sealing material
heat sink
Prior art date
Application number
TW105133165A
Other languages
English (en)
Other versions
TWI611530B (zh
Inventor
文強 林
王家忠
Original Assignee
鈺橋半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 鈺橋半導體股份有限公司 filed Critical 鈺橋半導體股份有限公司
Priority to TW105133165A priority Critical patent/TWI611530B/zh
Application granted granted Critical
Publication of TWI611530B publication Critical patent/TWI611530B/zh
Publication of TW201814851A publication Critical patent/TW201814851A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本發明面朝面半導體組體之特徵在於，將封埋裝置電性耦接至並疊置於散熱增益型裝置上，其中封埋裝置具有第一半導體元件，且第一半導體元件被密封材中之一系列垂直連接件所環繞，而散熱增益型裝置具有第二半導體晶片，且第二半導體晶片容置於導熱板之凹穴中。第一及第二半導體晶片以面朝面方式，接置於第一路由電路之相反兩側，並藉由第一路由電路，進一步電性連接至垂直連接件。該導熱板具有散熱座，以提供第二半導體晶片散熱的途徑。第一路由電路可對第一及第二半導體晶片提供初級的扇出路由，而垂直連接件則提供下一級連接用之電性接點。

Description

具有散熱座之散熱增益型面朝面半導體組體及製作方法
本發明是關於一種面朝面半導體組體及其製作方法，尤指一種藉由雙路由電路使兩半導體裝置面朝面接置一起之面朝面半導體組體，且其中一裝置中設有外部接觸端子。
多媒體裝置之市場趨勢係傾向於更迅速且更薄型化之設計需求。其中一種方法是以面朝面(face-to-face)方式以互連兩晶片，俾使兩晶片間具有最短的路由距離。由於疊置之晶片間可直接相互傳輸，以降低延遲，故可大幅改善組體之信號完整度，並節省額外的耗能。因此，面朝面半導體組體可展現三維積體電路堆疊(3D IC stacking)幾乎所有之優點，且無需於堆疊晶片中形成成本高昂之矽穿孔(Through-Silicon Via)。如美國專利申請案號2014/0210107即揭露了具有面朝面設置結構之堆疊式晶片組體。然，由於其底部晶片未受到保護，且底部晶片之厚度又必須比用於外部連接之焊球薄，故該組體可靠度不佳且無法實際應用上。美國專利案號8,008,121、8,519,537及8,558,395則揭露各種具有中介層之組體結構，其係將中介層設於面朝面設置之晶片間。雖然其無需於堆疊晶片中形成矽穿孔(TSV)，但中介層中用於提供晶片間電性路由之矽穿孔會導致製程複雜、生產良率低及高成本。此外，由於半導體晶片易於高操作溫度下發生效能劣化現象，因此若面朝面的堆疊式晶片未進行適當散熱，則會使元件的熱環境變差，導致操作時可能出現立即失效的問題。
為了上述理由及以下所述之其他理由，目前亟需發展一種具新式的面朝面半導體組體，以達到高封裝密度、較佳信號完整度及高散熱性之要求。
本發明之主要目的係提供一種面朝面半導體組體，其藉由雙路由電路，使兩半導體裝置面朝面接置一起，以提高兩半導體裝置間之互連效率，進而確保該組體具有優異的電性效能。
本發明之另一目的係提供一種面朝面半導體組體，其中該組體係藉由形成垂直連接件，以於裝置中設置外部接觸端子，如此便無需額外焊球環繞於組體外圍邊緣，進而可降低組體尺寸。
本發明之再一目的係提供一種面朝面半導體組體，其將一導熱板貼附至一半導體晶片，且該導熱板具有一散熱座及設置於該散熱座上之一路由電路，藉此半導體晶片所產生的熱可藉由散熱座直接及/或間接散逸，進而有效改善組體之熱效能。
依據上述及其他目的，本發明提供一種將封埋裝置電性耦接至散熱增益型裝置之散熱增益型面朝面半導體組體，其中該封埋裝置包含一第一半導體晶片、一第一路由電路、一系列垂直連接件及一密封材，而該散熱增益型裝置包含一第二半導體晶片及一導熱板。於一較佳實施例中，第一半導體晶片電性耦接至第一路由電路之頂側，並被該些垂直連接件環繞，且封埋於該密封材中；第二半導體晶片藉由第一凸塊電性耦接至第一路由電路之底側，因而藉由該第一路由電路而與第一半導體晶片相互面朝面地電性連接；第一路由電路對第一半導體晶片及第二半導體晶片提供初級的扇出路由及最短的互連距離；導熱板與容置於導熱板凹穴中之第二半導體晶片熱性導通，以提供第二半導體晶片散熱途徑。
於另一態樣中，本發明提供一種設有散熱座之散熱增益型面朝面半導體組體，其包括：一封埋裝置，其包含一第一半導體晶片、一密封材、一系列垂直連接件及一第一路由電路，該第一路由電路設置於密封材之一第一表面，其中(i)第一半導體晶片嵌埋於密封材中，並電性耦接至第一路由電路，且(ii)該些垂直連接件被密封材側向覆蓋，並環繞第一半導體晶片，其中該些垂直連接件電性耦接至第一路由電路，並延伸至或延伸超過密封材之一相反第二表面；以及一散熱增益型裝置，其包括一散熱座、一第二路由電路及一第二半導體晶片，第二路由電路係設置於散熱座上，而第二半導體晶片係藉由一導熱接觸件與散熱座熱性導通；其中該封埋裝置係疊置於該散熱增益型裝置上，且第二半導體晶片係藉由一系列第一凸塊，電性耦接至第一路由電路，並與第一路由電路保持距離，而第二路由電路則藉由一系列第二凸塊，電性耦接至第一路由電路，並與第一路由墊路保持距離。
於再一態樣中，本發明提供另一種設有散熱座之散熱增益型面朝面半導體組體，其包括：一封埋裝置，其包含一第一半導體晶片、一密封材、一系列垂直連接件及一第一路由電路，該第一路由電路設置於密封材之一第一表面，其中(i)第一半導體晶片嵌埋於密封材中，並電性耦接至第一路由電路，且(ii)該些垂直連接件被密封材側向覆蓋，並環繞第一半導體晶片，其中該些垂直連接件電性耦接至第一路由電路，並延伸至或延伸超過密封材之一相反第二表面；以及一散熱增益型裝置，其包括一散熱座及一第二半導體晶片，該第二半導體晶片係藉由一導熱接觸件與散熱座熱性導通，並位於該散熱座之一凹穴內；其中該封埋裝置係疊置於該散熱增益型裝置上，且第二半導體晶片係藉由一系列凸塊，電性耦接至第一路由電路，並與第一路由電路保持距離。
於又一態樣中，本發明提供一種設有散熱座之散熱增益型面朝面半導體組體製作方法，其包括下述步驟：提供一封埋裝置，其包含一第一半導體晶片、一密封材、一系列垂直連接件及一第一路由電路，該第一路由電路設置於密封材之一第一表面，其中(i)第一半導體晶片嵌埋於密封材中，並電性耦接至第一路由電路，且(ii)該些垂直連接件環繞第一半導體晶片，並電性耦接至第一路由電路；藉由位於第一路由電路處之一系列第一凸塊，將一第二半導體晶片電性耦接至封埋裝置之第一路由電路；提供一導熱板，其包含一散熱座；以及將封埋裝置疊置於導熱板上，並藉由一導熱接觸件，使第二半導體晶片與散熱座熱性導通。
除非特別描述或步驟間使用”接著”字詞，或者是必須依序發生之步驟，上述步驟之順序並無限制於以上所列，且可根據所需設計而變化或重新安排。
本發明之面朝面半導體組體及其製作方法具有許多優點。舉例來說，將第一及第二半導體晶片面朝面地電性耦接至第一路由電路之兩相反側，可提供第一及第二半導體晶片間之最短互連距離。形成垂直連接件於密封材中是特別具有優勢的，其原因在於，環繞第一半導體晶片之垂直連接件可提供密封材相反兩側間之電性連接，藉此可於密封材頂側接置更密集之較小焊球，以供外部連接，避免使用需橫跨封埋裝置高度之大尺寸外部焊球。此外，將第二半導體晶片插入導熱板之凹穴是有利的，其原因在於，導熱板之散熱座可供第二半導體晶片散熱，並可作為支撐平台，供封埋裝置疊置其上。
本發明之上述及其他特徵與優點可藉由下述較佳實施例之詳細敘述更加清楚明瞭。
在下文中，將提供一實施例以詳細說明本發明之實施態樣。本發明之優點以及功效將藉由本發明所揭露之內容而更為顯著。在此說明所附之圖式係簡化過且做為例示用。圖式中所示之元件數量、形狀及尺寸可依據實際情況而進行修改，且元件的配置可能更為複雜。本發明中也可進行其他方面之實踐或應用，且不偏離本發明所定義之精神及範疇之條件下，可進行各種變化以及調整。
[實施例1]
圖1-18為本發明第一實施態樣中，一種面朝面半導體組體之製作方法圖，其包括一第一路由電路21、一第一半導體晶片22、一系列垂直連接件24、一密封材25及一導熱板31及一第二半導體晶片36。
圖1為犧牲載板10上形成路由線212之剖視圖，其中路由線212係藉由金屬沉積及金屬圖案化製程形成。於此圖中，該犧牲載板10為單層結構。該犧牲載板10通常由銅、鋁、鐵、鎳、錫、不鏽鋼、矽或其他金屬或合金製成，但亦可使用任何其他導電或非導電材料製成。於本實施態樣中，該犧牲載板10係由含鐵材料所製成。路由線212通常由銅所製成，且可經由各種技術進行圖案化沉積，如電鍍、無電電鍍、蒸鍍、濺鍍或其組合，或者藉由薄膜沉積而後進行金屬圖案化步驟而形成。就具導電性之犧牲載板10而言，一般是藉由金屬電鍍方式沉積，以形成路由線212。金屬圖案化技術包括濕蝕刻、電化學蝕刻、雷射輔助蝕刻及其組合，並使用蝕刻光罩(圖未示)，以定義出路由線212。
圖2為具有第一介電層213及第一盲孔214之剖視圖，其中第一介電層213位於犧牲載板10及路由線212上，而第一盲孔214於第一介電層213中。第一介電層213一般可藉由層壓或塗佈方式沉積而成，並接觸犧牲載板10及路由線212，且第一介電層213係由上方覆蓋並側向延伸於犧牲載板10及路由線212上。第一介電層213通常具有50微米的厚度，且可由環氧樹脂、玻璃環氧樹脂、聚醯亞胺、或其類似物所製成。於沉積第一介電層213後，可藉由各種技術形成第一盲孔214，如雷射鑽孔、電漿蝕刻、及微影技術，且通常具有50微米之直徑。可使用脈衝雷射提高雷射鑽孔效能。或者，可使用掃描雷射光束，並搭配金屬光罩。第一盲孔214係延伸穿過第一介電層213，並對準路由線212之選定部位。
參考圖3，藉由金屬沉積及金屬圖案化製程形成第一導線215於第一介電層213上。第一導線215自路由線212朝上延伸，並填滿第一盲孔214，以形成直接接觸路由線212之第一金屬化盲孔217，同時側向延伸於第一介電層213上。因此，第一導線215可提供X及Y方向的水平信號路由以及穿過第一盲孔214的垂直路由，以作為路由線212的電性連接。
第一導線215可藉由各種技術沉積為單層或多層，如電鍍、無電電鍍、蒸鍍、濺鍍或其組合。舉例來說，首先藉由將該結構浸入活化劑溶液中，使第一介電層213與無電鍍銅產生觸媒反應，接著以無電電鍍方式被覆一薄銅層作為晶種層，然後以電鍍方式將所需厚度之第二銅層形成於晶種層上。或者，於晶種層上沉積電鍍銅層前，該晶種層可藉由濺鍍方式形成如鈦/銅之晶種層薄膜。一旦達到所需之厚度，即可使用各種技術圖案化被覆層，以形成第一導線215，其包括濕蝕刻、電化學蝕刻、雷射輔助蝕刻及其組合，並使用蝕刻光罩(圖未示)，以定義出第一導線215。
此階段已完成於犧牲載板10上形成第一路由電路21之製程。於此圖中，第一路由電路21為多層增層電路，其包括路由線212、第一介電層213及第一導線215。
圖4為第一半導體晶片22電性耦接至第一路由電路21之剖視圖。第一半導體晶片22(繪示成裸晶片)可藉由熱壓、迴焊、或熱超音波接合技術，經由凸塊223電性耦接至第一路由電路21之第一導線215，其中凸塊223接觸第一半導體晶片22及第一路由電路21。
圖5為第一焊球241接置於第一路由電路21上之剖視圖。第一焊球241電性連接至第一路由電路21之第一導線215，並與第一導線215接觸。
圖6為形成密封材25於第一路由電路21、第一半導體晶片22及第一焊球241上之剖視圖，其中該密封材25可藉由如樹脂-玻璃層壓、樹脂-玻璃塗佈或模製(molding)方式形成。該密封材25係由上方覆蓋第一路由電路21、第一半導體晶片22及第一焊球241，且環繞、同形披覆並覆蓋第一半導體晶片22及第一焊球241之側壁。
圖7為形成開孔254於密封材25中之剖視圖。該些開孔254對準第一焊球241，以由上方顯露第一焊球241之選定部位。
圖8為移除犧牲載板10之剖視圖。犧牲載板10可藉由各種方式移除，以由下方顯露第一路由電路21，包括使用酸性溶液(如氯化鐵、硫酸銅溶液)或鹼性溶液(如氨溶液)之濕蝕刻、電化學蝕刻、或於機械方式(如鑽孔或端銑)後再進行化學蝕刻。於此實施態樣中，由含鐵材料所製成之犧牲載板10可藉由化學蝕刻溶液移除，其中化學蝕刻溶液於銅與鐵間具有選擇性，以避免移除犧牲載板10時導致銅路由線212遭蝕刻。據此，鄰近密封材25第一表面251之第一路由電路21及自密封材25第二表面253顯露之第一焊球241可提供下一級連接用之電性接點。
圖9為散熱座32之剖視圖。該散熱座32可由任何具有高導熱率之材料製成，如銅、鋁、不鏽鋼、矽、陶瓷、石墨或其他金屬或合金材料，並形成有一凹陷部321。該散熱座32之厚度範圍可為0.5至2.0毫米。於此實施態樣中，該散熱座32之厚度為1.0毫米。
圖10為具有第二介電層331及第二盲孔332之剖視圖，其中第二介電層331係由上方層壓/塗佈於散熱座32凹陷部321外之選定部位，而第二盲孔332於第二介電層331中。第二介電層331係接觸散熱座32，並可由環氧樹脂、玻璃環氧樹脂、聚醯亞胺、或其類似物所製成，且通常具有50微米之厚度。第二盲孔332延伸穿過第二介電層331，以由上方顯露散熱座32之選定部位。如第一盲孔214所述，第二盲孔332亦可藉由各種技術形成，如雷射鑽孔、電漿蝕刻、及微影技術，且通常具有50微米之直徑。
參考圖11，藉由金屬沉積及金屬圖案化製程，於第二介電層331上形成第二導線333。第二導線333係自散熱座32朝上延伸，並填滿第二盲孔332，以形成直接接觸散熱座32之第二金屬化盲孔334，同時側向延伸於第二介電層331上。
圖12為具有第三介電層335及第三盲孔336之剖視圖，其中第三介電層335係由上方層壓/塗佈於第二介電層331及第二導線333上，而第三盲孔336於第三介電層335中。第三介電層335係接觸第二介電層331及第二導線333。第三介電層335可由環氧樹脂、玻璃環氧樹脂、聚醯亞胺、或其類似物所製成，且通常具有50微米之厚度。第三盲孔336延伸穿過第三介電層335，以由上方顯露第二導線333之選定部位。如第一盲孔214及第二盲孔332所述，第三盲孔336亦可藉由各種技術形成，如雷射鑽孔、電漿蝕刻、及微影技術，且通常具有50微米之直徑。
圖13為第三介電層335上形成第三導線337之剖視圖，其中第三導線337係藉由金屬沉積及金屬圖案化製程形成。第三導線337自第二導線333朝上延伸，並填滿第三盲孔336，以形成直接接觸第二導線333之第三金屬化盲孔338，同時側向延伸於第三介電層335上。
此階段已完成導熱板31之製作，其具有一凹穴305並包含有一散熱座32及一第二路由電路33。於此圖中，該第二路由電路33係多層增層電路，其包括一第二介電層331、第二導線333、一第三介電層335及第三導線337，且藉由第二金屬化盲孔334，電性耦接至散熱座32，以作為接地連接。該凹穴305係延伸穿過第二路由電路33，以由上方顯露散熱座32之一選定部位。
圖14為第二半導體晶片36貼附至導熱板31之剖視圖。第二半導體晶片36(繪示成裸晶片)以面朝上的方式插入導熱板31之凹穴305中，並藉由導熱接觸件37，使第二半導體晶片36與導熱板31之散熱座32熱性導通。在此，導熱接觸件37可由混有金屬粒之有機樹脂或焊料製成。此階段已完成散熱增益型裝置30之製作，其包括一散熱座32、一第二路由電路33及一第二半導體晶片36。
圖15為第一凸塊41及第二凸塊43接置於散熱增益型裝置30上之剖視圖。第一凸塊41及第二凸塊43分別接觸並電性耦接至第二半導體晶片36及導熱板31之第二路由電路33。
圖16為圖8結構疊置於圖15散熱增益型裝置30上之剖視圖。於此圖中，第一半導體晶片22是設置成面朝下，而第二半導體晶片36則設置成面朝上。
圖17為第二半導體晶片36及第二路由電路33電性耦接至第一路由電路21之剖視圖。第一凸塊41及第二凸塊43接觸並電性耦接至第一路由電路21之路由線212，以提供第一路由電路21與第二半導體晶片36間及第一路由電路21與第二路由電路33間之電性連接。
圖18為第二焊球243接置於第一焊球241上之剖視圖。第二焊球243填滿密封材25之開孔254，並與第一焊球241接觸。據此，第一焊球241與第二焊球243可共同作為垂直連接件24，其由第一路由電路21向上延伸超密封材25之第二表面253。
據此，如圖17所示，已完成之面朝面半導體組體110包括有一封埋裝置20及一散熱增益型裝置30。封埋裝置20是藉由一系列第一凸塊41及一系列第二凸塊43，電性耦接並疊置於散熱增益型裝置30上。於此圖中，該封埋裝置20包括一第一路由電路21、一第一半導體晶片22、一系列垂直連接件24及一密封材25，而該散熱增益型裝置30包括一散熱座32、一第二路由電路33及一第二半導體晶片36。
第一半導體晶片22以覆晶方式電性耦接至第一路由電路21，並嵌埋於密封材25中。垂直連接件24環繞第一半導體晶片22，並電性耦接至第一路由電路21，且被密封材25側向覆蓋。第二半導體晶片36熱性導通至散熱座32，並藉由第一凸塊41，以覆晶方式電性耦接至第一路由電路21，且第二半導體晶片36與第一路由電路21間是以第一凸塊41相隔。據此，第一路由電路21可提供初級扇出路由及第一半導體晶片22與第二半導體晶片36間之最短互連距離。第二路由電路33設置於散熱座32上，並接地至散熱座32，同時藉由第二凸塊43電性耦接至第一路由電路21，且第二路由電路33與第一路由電路21間是以第二凸塊43相隔。
圖19為另一面朝面半導體組體120態樣之剖視圖，其於第一路由電路21與散熱座32間未設有第二路由電路。該面朝面半導體組體120與圖18所示結構相似，惟不同處在於，該散熱增益型裝置30之散熱座32上未設有第二路由電路。此態樣是將該第二半導體晶片36設置於散熱座32之凹穴322中，並選擇性地使第二凸塊43接觸第一路由電路21及散熱座32，使散熱座32電性耦接至第一路由電路21，以構成接地連接。
[實施例2]
圖20-26為本發明第二實施態樣中，一種將另一散熱座貼附至第一半導體晶片之面朝面半導體組體製作方法圖。
為了簡要說明之目的，上述實施例1中任何可作相同應用之敘述皆併於此，且無須再重複相同敘述。
圖20為焊球242接置於圖4第一路由電路21上之剖視圖。該些焊球242是設置於第一路由電路21外表面之邊緣區域，並與第一導線215接觸，以作為環繞第一半導體晶片22之垂直連接件24。
圖21為散熱座23貼附至第一半導體晶片22之剖視圖。該散熱座23可由任何具有高導熱率之材料製成，如金屬、合金、矽、陶瓷或石墨。該散熱座23是藉由導熱接觸件27，貼附至第一半導體晶片22之非主動面上。
圖22為形成密封材25於第一路由電路21、垂直連接件24及散熱座23上之剖視圖。該密封材25係由上方覆蓋第一路由電路21、垂直連接件24及散熱座23，且環繞、同形披覆並覆蓋第一半導體晶片22、垂直連接件24及散熱座23之側壁。
圖23為移除密封材25頂部區域以由上方顯露垂直連接件24及散熱座23之剖視圖。於此圖中，該密封材25之第一表面251鄰近於第一路由電路21，而其第二表面253則與垂直連接件24及散熱座23之外露表面呈實質上共平面。
圖24為移除犧牲載板10以由下方顯露第一路由電路21之剖視圖。據此，已完成封埋裝置20之製作，其包括一第一路由電路21、一第一半導體晶片22、一系列垂直連接件24、一密封材25及一散熱座23。
圖25為圖24封埋裝置20疊置於圖15散熱增益型裝置30上之剖視圖。於此圖中，第一半導體晶片22是設置成面朝下，而第二半導體晶片36則設置成面朝上。
圖26為封埋裝置20電性耦接至散熱增益型裝置30之剖視圖。散熱增益型裝置30之第二半導體晶片36及第二路由電路33分別藉由第一凸塊41及第二凸塊43，電性耦接至封埋裝置20之第一路由電路21。
據此，如圖26所示，已完成之面朝面半導體組體210包括有一封埋裝置20及一散熱增益型裝置30。於此圖中，該封埋裝置20包括一第一路由電路21、一第一半導體晶片22、一系列垂直連接件24、一密封材25及一散熱座23，而該散熱增益型裝置30包括一散熱座32、一第二路由電路33及一第二半導體晶片36。
第一半導體晶片22嵌埋於密封材25中，而第二半導體晶片36則容置於導熱板31之凹穴305中。第一半導體晶片22及第二半導體晶片36是藉由兩者間之第一路由電路21，以面朝面方式相互電性耦接，並分別與散熱座23、32熱性導通。垂直連接件24由第一路由電路21延伸至密封材25之第二表面253，並環繞第一半導體晶片22，以由密封材25之第二表面253提供下一級連接用之電性接點。第二路由電路33側向環繞第二半導體晶片36，並電性耦接至散熱座32及第一路由電路21，以構成接地連接。
圖27為另一面朝面半導體組體220態樣之剖視圖，其於第一路由電路21與散熱座32間未設有第二路由電路。該面朝面半導體組體220與圖26所示結構相似，惟不同處在於，該導熱板31之散熱座32上未設有第二路由電路。此態樣是將該第二半導體晶片36設置於散熱座32之凹穴322中，並選擇性地使第二凸塊43接觸第一路由電路21及散熱座32，使散熱座32電性耦接至第一路由電路21，以構成接地連接。
[實施例3]
圖28-35為本發明第三實施態樣中，一種具有外部路由電路之面朝面半導體組體製作方法圖。
為了簡要說明之目的，上述實施例中任何可作相同應用之敘述皆併於此，且無須再重複相同敘述。
圖28為形成密封材25於圖4中第一路由電路21及第一半導體晶片22上之剖視圖。該密封材25係由上方覆蓋第一路由電路21及第一半導體晶片22，且環繞、同形披覆並覆蓋第一半導體晶片22之側壁。
圖29為形成盲孔256於密封材25中之剖視圖。該些盲孔256對準第一路由電路21之第一導線215選定部位，並於密封材25之第一表面251及第二表面253間延伸貫穿密封材25。
圖30為形成導電盲孔244於盲孔256中並形成外部導線262於密封材25上之剖視圖。該些導電盲孔244可藉由於盲孔256中進行金屬沉積製程而形成，其與第一路由電路21之第一導線215接觸，以作為環繞第一半導體晶片22之垂直連接件24。該些外部導線262是藉由金屬沉積及金屬圖案化製程，形成於密封材25之第二表面253上，並電性耦接至導電盲孔244。
此階段已完成於密封材25第二表面253上形成外部路由電路26之製作。於此圖中，該外部路由電路26包括外部導線262，其側向延伸於密封材25之第二表面253上，並接觸且電性耦接至密封材25中之垂直連接件24。
圖31為形成防焊層28之剖視圖，其中該防焊層28是形成於密封材25及外部路由電路26上，並填入盲孔256之剩餘空間中。該防焊層28由上方覆蓋密封材25及外部路由電路26，並填滿盲孔256之剩餘空間。此外，該防焊層28具有開孔284，以由上方顯露外部導線262之選定部位。
圖32為移除犧牲載板10以由下方顯露第一路由電路21之剖視圖。據此，已完成封埋裝置20之製作，其包括一第一路由電路31、一第一半導體晶片22、一系列垂直連接件24、一密封材25、一外部路由電路26及一防焊層28。
圖33為第二半導體晶片36電性耦接至第一路由電路21之剖視圖。第二半導體晶片36藉由一系列第一凸塊41，以覆晶方式接置於第一路由電路21，其中該些第一凸塊41與第一路由電路21之路由線212接觸。可選擇性地於第一路由電路21與第二半導體晶片36間之間隙填充底部填充膠47。
圖34為圖33結構疊置於圖13導熱板31上之剖視圖。於進行疊置步驟前，先於導熱板31之凹穴305中塗佈導熱接觸件37，並於導熱板31之第二路由電路33上接置一系列第二凸塊43。
圖35為導熱板31貼附至第二半導體晶片36並電性耦接至第一路由電路21之剖視圖。將第二半導體晶片36插入導熱板31之凹穴305中，並藉由導熱接觸件37，使第二半導體晶片36與導熱板31之散熱座32熱性導通。同時，藉由第二凸塊43，將導熱板31之第二路由電路33電性耦接至第一路由電路21。可選擇性地於第一路由電路21與第二路由電路33間及第一路由電路21與第二半導體晶片36間之間隙填充樹脂48，且該樹脂48亦填滿凹穴305中第二半導體晶片36與凹穴305側壁間之間隙。
據此，如圖35所示，已完成之面朝面半導體組體310包括有一封埋裝置20及一散熱增益型裝置30。於此圖中，該封埋裝置20包括一第一路由電路21、一第一半導體晶片22、一系列垂直連接件24、一密封材25、一外部路由電路26及一防焊層28，而該散熱增益型裝置30包括一散熱座32、一第二路由電路33及一第二半導體晶片36。
第一半導體晶片22及第二半導體晶片36係設置於第一路由電路21之相反兩側，並藉由兩者間之第一路由電路21，以面朝面方式相互電性耦接。第一半導體晶片22嵌埋於密封材25中，並被垂直連接件24環繞，而第二半導體晶片36容置於導熱板31之凹穴305內，並與散熱座32熱性導通。導熱板31之第二路由電路33電性耦接至散熱座32及第一路由電路21，以構成接地連接。第一路由電路21藉由密封材25中之垂直連接件24，電性耦接至外部路由電路26。
圖36為另一面朝面半導體組體320態樣之剖視圖，其於第一路由電路21與散熱座32間未設有第二路由電路。該面朝面半導體組體320與圖35所示結構相似，惟不同處在於，該導熱板31之散熱座32上未設有第二路由電路。此態樣是將該第二半導體晶片36設置於散熱座32之凹穴322中，並選擇性地使第二凸塊43接觸第一路由電路21及散熱座32，使散熱座32電性耦接至第一路由電路21，以構成接地連接。
圖37為另一面朝面半導體組體330態樣之剖視圖，其於密封材25中嵌埋有電性元件29。於此態樣中，該面朝面半導體組體330之製作方式與面朝面半導體組體310相似，惟不同處在於，該封埋裝置20更包括電性元件29，如被動元件或解耦電容(decoupling capacitor)，其電性耦接至第一路由電路21，並被密封材25所包埋。
[實施例4]
圖38-51為本發明第四實施態樣中，一種具有金屬柱作為垂直連接件之面朝面半導體組體製作方法圖。
為了簡要說明之目的，上述實施例中任何可作相同應用之敘述皆併於此，且無須再重複相同敘述。
圖38為第一路由電路21可拆分地接置於犧牲載板10上之剖視圖。於此圖中，該犧牲載板10為雙層結構，其包括一支撐板111及沉積於支撐板111上之一阻障層113。該第一路由電路21是藉由如圖1-3所示之步驟形成於阻障層113上。阻障層113可具有0.001至0.1毫米之厚度，且可為一金屬層，其中該金屬層可於化學移除支撐板111時抵抗化學蝕刻，並可於不影響路由線212下移除該金屬層。舉例說明，當支撐板111及路由線212係由銅製成時，該阻障層113可由錫或鎳製成。此外，除了金屬材料外，阻障層113亦可為一介電層，如可剝式積層膜(peelable laminate film)。於此實施例中，支撐板111為銅板，且阻障層113為厚度5微米之鎳層。
圖39為一系列金屬柱245沉積於第一路由電路21上之剖視圖。該些金屬柱245是位於第一路由電路21外表面之邊緣區域，並與第一導線215接觸，以作為垂直連接件24。
圖40為第一半導體晶片22由上方電性耦接至第一路由電路21之剖視圖。在此，第一半導體晶片22是藉由凸塊223，電性耦接至第一路由電路21，並被垂直連接件24所環繞。
圖41為形成密封材25於第一路由電路21、第一半導體晶片22及垂直連接件24上之剖視圖。該密封材25係由上方覆蓋第一路由電路21、第一半導體晶片22及垂直連接件24，且環繞、同形披覆並覆蓋第一半導體晶片22及垂直連接件24之側壁。
圖42為移除密封材25頂部區域以由上方顯露垂直連接件24之剖視圖。於此圖中，該密封材25之第一表面251鄰近於第一路由電路21，而其第二表面253則與垂直連接件24之外露表面呈實質上共平面。
圖43為形成外部導線262於密封材25上並形成防焊層28於密封材25及外部導線262上之剖視圖。該些外部導線262是側向延伸於密封材25之第二表面253上，並接觸垂直連接件24。此階段已完成於密封材25第二表面253上形成外部路由電路26之製作。此外，該防焊層28由上方覆蓋密封材25及外部路由電路26，並具有開孔284，以由上方顯露外部導線262之選定部位。
圖44為移除犧牲載板10之剖視圖。在此，可藉由鹼性蝕刻溶液來移除由銅製成之支撐板111，接著，可藉由酸性蝕刻溶液來移除由鎳製成之阻障層113，以由下方顯露第一路由電路21。於阻障層113為可剝式積層膜(peelable laminate film)之另一態樣中，該阻障層113可藉由機械剝離或電漿灰化(plasma ashing)方式來移除。據此，已完成封埋裝置20之製作，其包括一第一路由電路31、一第一半導體晶片22、一系列垂直連接件24、一密封材25、一外部路由電路26及一防焊層28。
圖45為第二半導體晶片36電性耦接至第一路由電路21之剖視圖。第二半導體晶片36藉由一系列第一凸塊41，以覆晶方式接置於第一路由電路21，其中該些第一凸塊41與第一路由電路21之路由線212接觸。
圖46為具有第二介電層331及第二盲孔332之剖視圖，其中第二介電層331係由上方層壓/塗佈於散熱座32上，而第二盲孔332於第二介電層331中。第二介電層331係接觸散熱座32，並由上方覆蓋散熱座32之一選定部位。第二盲孔332延伸穿過第二介電層331，以由上方顯露散熱座32之選定部位。
圖47為藉由金屬沉積及金屬圖案化製程形成第二導線333於第二介電層331上之剖視圖。第二導線333係自散熱座32朝上延伸，並填滿第二盲孔332，以形成直接接觸散熱座32之第二金屬化盲孔334，同時側向延伸於第二介電層331上。
圖48為具有第三介電層335及第三盲孔336之剖視圖，其中第三介電層335係由上方層壓/塗佈於第二介電層331/第二導線333上，而第三盲孔336於第三介電層335中。第三介電層335接觸第二介電層331/第二導線333，並由上方覆蓋第二介電層331/第二導線333。第三盲孔336延伸穿過第三介電層335，以由上方顯露第二導線333之選定部位。
圖49為第三介電層335上形成第三導線337之剖視圖，其中第三導線337係藉由金屬沉積及金屬圖案化製程形成。第三導線337自第二導線333朝上延伸，並填滿第三盲孔336，以形成直接接觸第二導線333之第三金屬化盲孔338，同時側向延伸於第三介電層335上。
此階段已完成導熱板31之製作，其具有一凹穴305並包含有一散熱座32及一第二路由電路33。該凹穴305延伸穿過第二路由電路33，且散熱座32之一選定部位由上方從該凹穴305顯露。於此圖中，該第二路由電路33包括一第二介電層331、第二導線333、一第三介電層335及第三導線337。
圖50為圖45結構疊置於圖49導熱板31上之剖視圖。於進行疊置步驟前，先於導熱板31之凹穴305中塗佈導熱接觸件37，並於導熱板31之第二路由電路33上接置一系列第二凸塊43。
圖51為封埋裝置20及第二半導體晶片36接置於導熱板31之剖視圖。將第二半導體晶片36插入導熱板31之凹穴305中，並藉由導熱接觸件37，使第二半導體晶片36與導熱板31之散熱座32熱性導通。同時，藉由第二凸塊43，將導熱板31之第二路由電路33電性耦接至第一路由電路21。
據此，如圖51所示，已完成之面朝面半導體組體410包括有一封埋裝置20及一散熱增益型裝置30。於此圖中，該封埋裝置20包括一第一路由電路21、一第一半導體晶片22、一系列垂直連接件24、一密封材25、一外部路由電路26及一防焊層28，而該散熱增益型裝置30包括一散熱座32、一第二路由電路33及一第二半導體晶片36。
第一路由電路21提供第一半導體晶片22與第二半導體晶片36間之最短互連距離。封埋於密封材25中之垂直連接件24提供密封材25相反兩側處之第一路由電路21與外部路由電路26間之電性連接。散熱座32提供第二半導體晶片36散熱途徑。第二路由電路33電性耦接至散熱座32及第一路由電路21，以構成接地連接。
[實施例5]
圖52-54為本發明第五實施態樣之其他面朝面半導體組體剖視圖。
於本實施例中，該些面朝面半導體組體510、520、530係以類似於實施例3所述之製程製備，惟差異處僅在於，垂直連接件24是形成不同態樣。
於圖52所示之面朝面半導體組體510中，垂直連接件24包括導電盲孔244與金屬柱245之組合。該些金屬柱245接觸第一導線215，而導電盲孔244由金屬柱245延伸至外部導線262。
於圖53所示之面朝面半導體組體520中，垂直連接件24包括導電盲孔244與焊球246之組合。導電盲孔244由第一路由電路21延伸至外部導線262，而焊球246接觸導電盲孔244，並填滿密封材25之盲孔256剩餘空間，同時該些焊球246更向上延伸超過外部路由電路26之外表面。
於圖54所示之面朝面半導體組體530中，垂直連接件24包括導電盲孔244、金屬柱245與焊球246之組合。該些金屬柱245接觸第一導線215。導電盲孔244由金屬柱245延伸至外部導線262。焊球246接觸導電盲孔244，並填滿密封材25之盲孔256剩餘空間，同時該些焊球246更向上延伸超過外部路由電路26之外表面。
[實施例6]
圖55為本發明第六實施態樣之另一面朝面半導體組體剖視圖。
於本實施例中，該面朝面半導體組體610係以類似於實施例3所述之製程製備，惟差異處僅在於，該封埋裝置20之密封材25上未包含有外部路由電路26，且垂直連接件24是形成不同態樣。 【001】 【002】 【003】 【004】 【005】 【006】 【007】 【008】 【009】 【010】 【011】 【012】 【013】 【014】 【015】 【016】 【017】 【018】 【019】 【020】 【021】 【022】 【023】 【024】 【025】 【026】 【027】 【028】 【029】 【030】 【031】 【032】 【033】 【034】 【035】 【036】 【037】 【038】 【039】 【040】 【041】 【042】 【043】 【044】 【045】 【046】 【047】 【048】 【049】 【050】 【051】 【052】 【053】 【054】 【055】 【056】 【057】 【058】 【059】 【060】 【061】 【062】 【063】 【064】 【065】 【066】 【067】 【068】 【069】 【070】 【071】 【072】 【073】 【074】 【075】 【076】 【077】 【078】 【079】 【080】 【081】 【082】 【083】 【084】 【085】 【086】 【087】 【088】 【089】 【090】 【091】 【092】 【093】 【094】 【095】 【096】 【097】 【098】 【099】
該封埋裝置20係藉由沉積焊球246於圖29密封材25之盲孔256中並隨後移除犧牲載板10而製成。據此，焊球246接觸第一路由電路21，並填滿密封材25之盲孔256，以作為垂直連接件24。
上述半導體組體僅為說明範例，本發明尚可透過其他多種實施例實現。此外，上述實施例可基於設計及可靠度之考量，彼此混合搭配使用或與其他實施例混合搭配使用。封埋裝置可包括多個第一半導體晶片且可電性耦接至多個第二半導體晶片，而第二半導體晶片可獨自使用一凹穴，或與其他第二半導體晶片共用一凹穴。舉例來說，一凹穴可容納單一第二半導體晶片，且導熱板可包括排列成陣列形狀之複數凹穴以容納複數第二半導體晶片。或者，單一凹穴內能放置數個第二半導體晶片。此外，封埋裝置可獨自使用一導熱板，或與其他封埋裝置共用一導熱板。例如，可將單一封埋裝置疊置於導熱板上。或者，將數個封埋裝置疊置於一導熱板上。舉例來說，可將四枚排列成2x2陣列之封埋裝置疊置於一導熱板上，且導熱板之選擇性第二路由電路可包括額外導線，以連接額外封埋裝置。同樣地，導熱板可獨自接置於一封埋裝置，或與其他導熱板共同接置於一封埋裝置。
如上實施態樣所示，本發明建構出一種獨特之面朝面半導體組體，其包括一第一半導體晶片、一第一路由電路、一密封材料、一系列垂直連接件、一第二半導體晶片、一導熱板、及一選擇性之外部路由電路。第一半導體晶片係封埋於密封材中，而第二半導體晶片則設置於導熱板之凹穴內，而非封埋於密封材中。於本發明之面朝面半導體組體中，可於第一路由電路與第二半導體晶片間及第一路由電路與導熱板間之空間填充一樹脂，且該樹脂可填滿導熱板凹穴內第二半導體晶片與凹穴側壁間之間隙。為方便下文描述，在此將密封材之第一表面所面向的方向定義為第一方向，而密封材之第二表面所面向的方向定義為第二方向。
第一及第二半導體晶片之主動面朝向第 一路由電路，並藉由兩者間之第一路由電路，以面朝面的方式相互電性連接。第一及第二半導體晶片可為已封裝或未封裝之晶片。舉例來說，第一及第二半導體晶片可為裸晶片，或是晶圓級封裝晶粒等。或者，該第一及第二半導體晶片可為堆疊晶片。於一較佳實施態樣中，可藉由下述步驟製成將第一半導體晶片電性耦接至第一路由電路之封埋裝置：將第一半導體晶片電性耦接至第一路由電路，其中第一路由電路係可拆分式地接置於一犧牲載板上；提供一密封材及垂直連接件於第一路由電路上；以及從第一路由電路移除犧牲載板。在此，可利用習知覆晶接合製程(如熱壓或迴焊等)，藉由凸塊將第一半導體晶片電性耦接至第一路由電路，且未有金屬化盲孔接觸第一半導體晶片。同樣地，於移除犧牲載板後，第二半導體晶片亦可利用習知覆晶接合製程，藉由凸塊電性耦接至第一路由電路，且未有金屬化盲孔接觸第二半導體晶片。此外，於提供密封材前，可將一散熱座貼附至第一半導體晶片之非主動面。據此，第一半導體晶片所產生的熱可藉由散熱座散逸出。
第一路由電路可提供第一與第二半導體晶片間之最短互連距離，且較佳為不具核心層之增層電路。具體地說，第一路由電路可為可拆分式地接置於犧牲載板上之多層路由電路，其包括路由線、一介電層及導線，其中路由線位於犧牲載板上，介電層位於路由線及犧牲載板上，且導線自路由線之選定部位延伸，並填滿介電層之盲孔，以形成金屬化盲孔，同時側向延伸於介電層上。據此，於移除犧牲載板後，路由線及介電層具有面向第一方面之外露表面，且其外露表面相互呈實質上共平面。若需要更多的信號路由，第一路由電路可進一步包括額外的介電層、額外的盲孔、及額外的導線。於本發明中，可直接於犧牲載板上形成第一路由電路，或者分開形成第一路由電路後，再將第一路由電路可拆分地貼附於犧牲載板上，以完成於犧牲載板上形成第一路由電路的步驟。
於形成密封材後，可藉由化學蝕刻或機械剝離方式，將提供堅固支撐力予封埋裝置之犧牲載板從第一路由電路移除。犧牲載板可由任何導電或非導電材料所製成，如銅、鎳、鉻、錫、鐵、不鏽鋼、矽、玻璃、石墨、塑膠膜、或其他金屬或非金屬材料。於透過化學蝕刻方式移除犧牲載板之態樣中，該犧牲載板通常係由化學可移除之材料製成。為避免於移除犧牲載板時蝕刻到與犧牲載板接觸之路由線，該犧牲載板可由鎳、鉻、錫、鐵、不鏽鋼、或其他可藉由選擇性蝕刻溶液(不對銅製成之路由線起反應)移除之材料。或者，路由線可由任何穩定材料所製成，以避免於移除犧牲載板時遭到蝕刻。舉例來說，當犧牲載板係由銅所製成時，路由線可為金路由線。此外，犧牲載板亦可為具有阻障層及支撐板之多層結構，而第一路由電路係形成於犧牲載板之阻障層上。由於第一路由電路與支撐板間係藉由兩者之間的阻障層相互隔離，因此，即使第一路由電路之路由線與支撐板係由相同材料所製成，於移除支撐板時也不會傷害到第一路由電路之路由線。在此，該阻障層可為一金屬層，且該金屬層於化學移除支撐板時不對化學蝕刻起作用，並且可使用對路由線不發生反應之蝕刻溶液來移除。舉例來說，可於銅或鋁所製成之支撐板表面上形成鎳層、鉻層或鈦層，以作為阻障層，而銅或鋁所製成之路由線可沉積於鎳層、鉻層或鈦層上。據此，於移除支撐板時，該鎳層、鉻層或鈦層可保護路由線免遭蝕刻。或者，該阻障層可為介電層，其可藉由如機械剝離或電漿灰化的方式來移除。舉例說明，可使用離型層作為支撐板與第一路由電路間之阻障層，且該支撐板可藉由機械剝離方式而與離型層一同被移除。
延伸穿過密封材之垂直連接件可包括金屬柱、焊球、導電盲孔或其組合，其可提供下一級連接用之電性接點。垂直連接件可於提供密封材前或提供密封材後，電性連接至第一路由電路。於一較佳實施態樣中，該些垂直連接件係位於第一路由電路之邊緣區域，並由第一路由電路朝第二方向延伸至或延伸超過密封材之第二表面。據此，垂直連接件可具有與與第一路由電路接觸之第一端，及鄰近於密封材第二表面之相反第二端。
導熱板包括一散熱座及一選擇性之第二路由電路。散熱座可對藉由導熱接觸件(如混有金屬粒之有機樹脂或焊料)貼附至散熱座之第二半導體晶片提供散熱途徑。選擇性之第二路由電路側向環繞第二半導體晶片，且可為增層電路。較佳為，該第二路由電路為多層增層電路，其可包括至少一介電層及導線，該些導線填滿介電層中之盲孔，並側向延伸於介電層上。介電層與導線係連續輪流形成，且需要的話可重覆形成。為接地連接，該第二路由電路可藉由與散熱座接觸之金屬化盲孔，電性耦接至散熱座。於未設有第二路由電路於散熱座上之導熱板態樣中，該散熱座可具有容置第二半導體晶片之一凹穴，並可藉由如凸塊(其與散熱座及第一路由電路接觸)，電性耦接至封埋裝置之第一路由電路，以構成接地連接。於設有第二路由電路於散熱座上之另一導熱板態樣中，該導熱板之凹穴延伸穿過第二路由電路，以顯露散熱座之一選定部位。於該態樣中，該第二路由電路可藉由凸塊(而非直接藉由增層製程)，電性耦接至第一路由電路。較佳為，與第二路由電路或散熱座接觸之凸塊高度，是小於第二半導體晶片與凸塊(其接觸第二半導體晶片)之相加高度。更具體地說，第二半導體晶片與凸塊(其接觸第二半導體晶片及第一路由電路)相加之高度，可實質相等於凹穴深度加上凸塊(其接觸導熱板及第一路由電路)之高度。
選擇性之外部路由電路係形成於密封材之第二表面上，且可為電性連接至垂直連接件之增層電路。更具體地說，該封埋裝置更可包括接觸並電性連接至密封材中垂直連接件之導線，且該些導線更側向延伸於密封材之第二表面上。此外，若需要更多的信號路由，該外部路由電路可為多層路由電路，其包括一或多層介電層、位於介電層中之盲孔、及額外的導線。外部路由電路之最外層導線可容置導電接點，例如焊球，以與下一級組體或另一電子元件電性傳輸及機械性連接。
「覆蓋」一詞意指於垂直及/或側面方向上不完全以及完全覆蓋。例如，在凹穴朝上的狀態下，散熱座係於下方覆蓋第二半導體晶片，不論另一元件例如導熱接觸件是否位於第二半導體晶片與散熱座之間。
「貼附於…上」及「接置於…上」一詞包括與單一或多個元件間之接觸與非接觸。例如，散熱座貼附於第二半導體晶片之非主動面上，不論此散熱座是否與第二半導體晶片以一導熱接觸件相隔。
「電性連接」、以及「電性耦接」之詞意指直接或間接電性連接。例如，垂直連接件直接接觸並且電性連接至第一路由電路，而第二半導體晶片與第一路由電路保持距離，並且藉由第一凸塊而電性連接至第一路由電路。
「第一方向」及「第二方向」並非取決於半導體組體之定向，凡熟悉此項技藝之人士即可輕易瞭解其實際所指之方向。例如，密封材之第一表面係面朝第一方向，而密封材之第二表面係面朝第二方向，此與半導體組體是否倒置無關。因此，該第一及第二方向係彼此相反且垂直於側面方向。再者，在凹穴朝下之狀態，第一方向係為向上方向，第二方向係為向下方向；在凹穴朝上之狀態，第一方向係為向下方向，第二方向係為向上方向。
本發明之半導體組體具有許多優點。舉例來說，將第一及第二半導體晶片面朝面地接置於第一路由電路之相對兩側上，可於第一半導體晶片與第二半導體晶片間提供最短的互連距離。第一路由電路可對第一及第二半導體晶片提供第一級的扇出路由/互連，而垂直連接件可提供外部連接或下一級路由電路連接用之電性接點。由於第一及第二半導體晶片係藉由凸塊電性耦接至第一路由電路，而不是直接藉由增層製程電性耦接至第一路由電路，故此簡化的製程步驟可降低製作成本。外部路由電路可提供密集分布於整個區域之端子墊，以增加外部電性接點，以供下一級組體連接。散熱座可提供第二半導體晶片之散熱、電磁屏蔽、以及濕氣阻障，並且提供封埋裝置疊置其上之機械性支撐。藉由此方法製備成的半導體組體係為可靠度高、價格低廉、且非常適合大量製造生產。
本發明之製作方法具有高度適用性，且係以獨特、進步之方式結合運用各種成熟之電性及機械性連接技術。此外，本發明之製作方法不需昂貴工具即可實施。因此，相較於傳統技術，此製作方法可大幅提升產量、良率、效能與成本效益。
在此所述之實施例係為例示之用，其中該些實施例可能會簡化或省略本技術領域已熟知之元件或步驟，以免模糊本發明之特點。同樣地，為使圖式清晰，圖式亦可能省略重覆或非必要之元件及元件符號。
110、120、210、220、310、320、330、410、510、520、530、610‧‧‧半導體組體
10‧‧‧犧牲載板
111‧‧‧支撐板
113‧‧‧阻障層
20‧‧‧封埋裝置
21‧‧‧第一路由電路
212‧‧‧路由線
213‧‧‧第一介電層
214‧‧‧第一盲孔
215‧‧‧第一導線
217‧‧‧第一金屬化盲孔
22‧‧‧第一半導體晶片
223‧‧‧凸塊
23、32‧‧‧散熱座
24‧‧‧垂直連接件
242‧‧‧焊球
241‧‧‧第一焊球
243‧‧‧第二焊球
244‧‧‧導電盲孔
245‧‧‧金屬柱
246‧‧‧焊球
25‧‧‧密封材
251‧‧‧第一表面
253‧‧‧第二表面
254、284‧‧‧開孔
256‧‧‧盲孔
26‧‧‧外部路由電路
262‧‧‧外部導線
27、37‧‧‧導熱接觸件
28‧‧‧防焊層
29‧‧‧電性元件
30‧‧‧散熱增益型裝置
305、322‧‧‧凹穴
31‧‧‧導熱板
32‧‧‧散熱座
33‧‧‧第二路由電路
321‧‧‧凹陷部
331‧‧‧第二介電層
332‧‧‧第二盲孔
333‧‧‧第二導線
334‧‧‧第二金屬化盲孔
335‧‧‧第三介電層
336‧‧‧第三盲孔
337‧‧‧第三導線
338‧‧‧第三金屬化盲孔
36‧‧‧第二半導體晶片
41‧‧‧第一凸塊
43‧‧‧第二凸塊
47‧‧‧底部填充膠
48‧‧‧樹脂
參考隨附圖式，本發明可藉由下述較佳實施例之詳細敘述更加清楚明瞭，其中： 圖1為本發明第一實施態樣中，於犧牲載板上形成路由線之剖視圖； 圖2為本發明第一實施態樣中，圖1結構上形成第一介電層及第一盲孔之剖視圖； 圖3為本發明第一實施態樣中，圖2結構上形成第一導線之剖視圖； 圖4為本發明第一實施態樣中，圖3結構上接置第一半導體晶片之剖視圖； 圖5為本發明第一實施態樣中，圖4結構上接置第一焊球之剖視圖； 圖6為本發明第一實施態樣中，圖5結構上形成密封材之剖視圖； 圖7為本發明第一實施態樣中，圖6結構上形成開孔之剖視圖； 圖8為本發明第一實施態樣中，自圖7結構移除犧牲載板之剖視圖； 圖9為本發明第一實施態樣中，散熱座之剖視圖； 圖10為本發明第一實施態樣中，圖9結構上形成第二介電層及第二盲孔之剖視圖； 圖11為本發明第一實施態樣中，圖10結構上形成第二導線之剖視圖； 圖12為本發明第一實施態樣中，圖11結構上形成第三介電層及第三盲孔之剖視圖； 圖13為本發明第一實施態樣中，圖12結構上形成第三導線之剖視圖； 圖14為本發明第一實施態樣中，圖13結構上接置第二半導體晶片之剖視圖； 圖15為本發明第一實施態樣中，圖14結構上接置第一及第二凸塊之剖視圖； 圖16為本發明第一實施態樣中，圖8結構疊置於圖15結構上之剖視圖； 圖17為本發明第一實施態樣中，圖8結構電性耦接至圖15結構之剖視圖； 圖18為本發明第一實施態樣中，圖17結構上接置第二焊球，以製作完成面朝面半導體組體之剖視圖； 圖19為本發明第一實施態樣中，另一面朝面半導體組體態樣之剖視圖； 圖20為本發明第二實施態樣中，圖4結構上設置焊球之剖視圖； 圖21為本發明第二實施態樣中，圖20結構上設置散熱座之剖視圖； 圖22為本發明第二實施態樣中，圖21結構上形成密封材之剖視圖； 圖23為本發明第二實施態樣中，自圖22結構移除密封材頂部區域之剖視圖； 圖24為本發明第二實施態樣中，自圖23結構移除犧牲載板之剖視圖； 圖25為本發明第二實施態樣中，圖24結構疊置於圖15結構上之剖視圖； 圖26為本發明第二實施態樣中，圖24結構電性耦接至圖15結構，以製作完成面朝面半導體組體之剖視圖； 圖27為本發明第二實施態樣中，另一面朝面半導體組體態樣之剖視圖； 圖28為本發明第三實施態樣中，圖4結構上形成密封材之剖視圖； 圖29為本發明第三實施態樣中，圖28結構上形成盲孔之剖視圖； 圖30為本發明第三實施態樣中，圖29結構上形成導電盲孔及外部導線之剖視圖； 圖31為本發明第三實施態樣中，圖30結構上形成防焊層之剖視圖； 圖32為本發明第三實施態樣中，自圖31結構移除犧牲載板之剖視圖； 圖33為本發明第三實施態樣中，圖32結構上接置第二半導體晶片之剖視圖； 圖34為本發明第三實施態樣中，圖33結構疊置於圖13結構上之剖視圖； 圖35為本發明第三實施態樣中，圖33結構連接圖13結構，以製作完成面朝面半導體組體之剖視圖； 圖36為本發明第三實施態樣中，另一面朝面半導體組體態樣之剖視圖； 圖37為本發明第三實施態樣中，又一面朝面半導體組體態樣之剖視圖； 圖38為本發明第四實施態樣中，第一路由電路形成於犧牲載板上之剖視圖； 圖39為本發明第四實施態樣中，圖38結構上接置金屬柱之剖視圖； 圖40為本發明第四實施態樣中，圖39結構上接置第一半導體晶片之剖視圖； 圖41為本發明第四實施態樣中，圖40結構上形成密封材之剖視圖； 圖42為本發明第四實施態樣中，自圖41結構移除密封材頂部區域之剖視圖； 圖43為本發明第四實施態樣中，圖42結構上形成外部路由電路及防焊層之剖視圖； 圖44為本發明第四實施態樣中，自圖43結構移除犧牲載板之剖視圖； 圖45為本發明第四實施態樣中，圖44結構上接置第二半導體晶片之剖視圖； 圖46為本發明第四實施態樣中，第二介電層形成於散熱座上之剖視圖； 圖47為本發明第四實施態樣中，圖46結構上形成第二導線之剖視圖； 圖48為本發明第四實施態樣中，圖47結構上形成第三介電層及第三盲孔之剖視圖； 圖49為本發明第四實施態樣中，圖48結構上形成第三導線之剖視圖； 圖50為本發明第四實施態樣中，圖45結構疊置於圖49結構上之剖視圖； 圖51為本發明第四實施態樣中，圖45結構連接圖49結構上，以製作完成面朝面半導體組體之剖視圖； 圖52為本發明第五實施態樣中，面朝面半導體組體之剖視圖； 圖53為本發明第五實施態樣中，另一面朝面半導體組體之剖視圖； 圖54為本發明第五實施態樣中，又一面朝面半導體組體之剖視圖；以及 圖55為本發明第六實施態樣中，面朝面半導體組體之剖視圖。

Claims (20)

  1. 一種具有散熱座之散熱增益型面朝面半導體組體，其包括： 一封埋裝置，其包含一第一半導體晶片、一密封材、一系列垂直連接件及一第一路由電路，該第一路由電路設置於該密封材之一第一表面，其中(i)該第一半導體晶片嵌埋於該密封材中，並電性耦接至該第一路由電路，且(ii)該些垂直連接件被該密封材側向覆蓋，並環繞該第一半導體晶片，其中該些垂直連接件電性耦接至該第一路由電路，並延伸至或延伸超過該密封材之一相反第二表面；以及 一散熱增益型裝置，其包括一散熱座、一第二路由電路及一第二半導體晶片，該第二路由電路係設置於該散熱座上，而該第二半導體晶片係藉由一導熱接觸件與該散熱座熱性導通； 其中，該封埋裝置係疊置於該散熱增益型裝置上，且該第二半導體晶片係藉由一系列第一凸塊，電性耦接至該第一路由電路，並與該第一路由電路保持距離，而該第二路由電路則藉由一系列第二凸塊，電性耦接至該第一路由電路，並與該第一路由電路保持距離。
  2. 如申請專利範圍第1項所述之散熱增益型面朝面半導體組體，其中，該封埋裝置更包括一外部路由電路，其設置於該密封材之該第二表面上，並電性耦接至該密封材中之該些垂直連接件。
  3. 如申請專利範圍第1項所述之散熱增益型面朝面半導體組體，其中，該些垂直連接件包括金屬柱、焊球、導電盲孔或其組合。
  4. 如申請專利範圍第1項所述之散熱增益型面朝面半導體組體，其中，該第二路由電路更電性耦接至該散熱座。
  5. 如申請專利範圍第1項所述之散熱增益型面朝面半導體組體，其中，該導熱接觸件包括混有金屬粒之有機樹脂或焊料。
  6. 如申請專利範圍第1項所述之散熱增益型面朝面半導體組體，其中，該封埋裝置更包括另一散熱座，其貼附至該第一半導體晶片之一非主動面上。
  7. 如申請專利範圍第1項所述之散熱增益型面朝面半導體組體，更包括：一樹脂，其填充於該封埋裝置與該散熱增益型裝置間之空間。
  8. 一種具有散熱座之散熱增益型面朝面半導體組體，其包括： 一封埋裝置，其包含一第一半導體晶片、一密封材、一系列垂直連接件及一第一路由電路，該第一路由電路設置於該密封材之一第一表面，其中(i)該第一半導體晶片嵌埋於該密封材中，並電性耦接至該第一路由電路，且(ii)該些垂直連接件被該密封材側向覆蓋，並環繞該第一半導體晶片，其中該些垂直連接件電性耦接至該第一路由電路，並延伸至或延伸超過該密封材之一相反第二表面；以及 一散熱增益型裝置，其包括一散熱座及一第二半導體晶片，該第二半導體晶片係藉由一導熱接觸件與該散熱座熱性導通，並位於該散熱座之一凹穴內； 其中，該封埋裝置係疊置於該散熱增益型裝置上，且該第二半導體晶片係藉由一系列凸塊，電性耦接至該第一路由電路，並與該第一路由電路保持距離。
  9. 如申請專利範圍第8項所述之散熱增益型面朝面半導體組體，其中，該封埋裝置更包括一外部路由電路，其設置於該密封材之該第二表面上，並電性耦接至該密封材中之該些垂直連接件。
  10. 如申請專利範圍第8項所述之散熱增益型面朝面半導體組體，其中，該些垂直連接件包括金屬柱、焊球、導電盲孔或其組合。
  11. 如申請專利範圍第8項所述之散熱增益型面朝面半導體組體，其中，該封埋裝置更包括另一散熱座，其貼附至該第一半導體晶片之一非主動面上。
  12. 如申請專利範圍第8項所述之散熱增益型面朝面半導體組體，更包括：一樹脂，其填充於該封埋裝置與該散熱增益型裝置間之空間。
  13. 一種具有散熱座之散熱增益型面朝面半導體組體製作方法，其包括： 　　　　　　　提供一封埋裝置，其其包含一第一半導體晶片、一密封材、一系列垂直連接件及一第一路由電路，該第一路由電路設置於該密封材之一第一表面，其中(i)第一半導體晶片嵌埋於該密封材中，並電性耦接至該第一路由電路，且(ii)該些垂直連接件環繞該第一半導體晶片，並電性耦接至該第一路由電路； 藉由位於該第一路由電路處之一系列第一凸塊，將一第二半導體晶片電性耦接至該封埋裝置之該第一路由電路； 提供一導熱板，其包含一散熱座；以及 將該封埋裝置疊置於該導熱板上，並藉由一導熱接觸件，使該第二半導體晶片與該散熱座熱性導通。
  14. 如申請專利範圍第13項所述之製作方法，其中，該導熱板更包括一第二路由電路，其位於該散熱座上，且將該封埋裝置疊置於該導熱板上之該步驟包括：藉由位於該第一路由電路處之一系列第二凸塊，將該第二路由電路電性耦接至該第一路由電路。
  15. 如申請專利範圍第13項所述之製作方法，其中，提供該封埋裝置之該步驟包括： 提供該第一路由電路於一犧牲載板上，其中該第一路由電路係可拆分式地接置於該犧牲載板上； 將該第一半導體晶片電性耦接至該第一路由電路； 提供該密封材，其側向環繞該第一半導體晶片，並覆蓋該第一路由電路； 形成該些垂直連接件；以及 從該第一路由電路移除該犧牲載板。
  16. 如申請專利範圍第13項所述之製作方法，其中，該封埋裝置更包括一外部路由電路，其設置於該密封材之該第二表面上，並電性耦接至該密封材中之該些垂直連接件。
  17. 如申請專利範圍第16項所述之製作方法，其中，提供該封埋裝置之該步驟包括： 提供該第一路由電路於一犧牲載板上，其中該第一路由電路係可拆分式地接置於該犧牲載板上； 將該第一半導體晶片電性耦接至該第一路由電路； 提供該密封材，其側向環繞該第一半導體晶片，並覆蓋該第一路由電路； 形成該些垂直連接件； 形成該外部路由電路於該密封材之該第二表面上，並使該外部路由電路電性耦接至該些垂直連接件；以及 從該第一路由電路移除該犧牲載板。
  18. 如申請專利範圍第13項所述之製作方法，其中，該封埋裝置更包括另一散熱座，其貼附至該第一半導體晶片之一非主動面上。
  19. 如申請專利範圍第14項所述之製作方法，其中，該第二路由電路更電性耦接至該散熱座。
  20. 如申請專利範圍第13項所述之製作方法，更包括： 填充一樹脂於該封埋裝置與該導熱板間及該封埋裝置與該第二半導體晶片間之空間。
TW105133165A 2016-10-14 2016-10-14 具有散熱座之散熱增益型面朝面半導體組體及製作方法 TWI611530B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW105133165A TWI611530B (zh) 2016-10-14 2016-10-14 具有散熱座之散熱增益型面朝面半導體組體及製作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW105133165A TWI611530B (zh) 2016-10-14 2016-10-14 具有散熱座之散熱增益型面朝面半導體組體及製作方法

Publications (2)

Publication Number Publication Date
TWI611530B TWI611530B (zh) 2018-01-11
TW201814851A true TW201814851A (zh) 2018-04-16

Family

ID=61728645

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105133165A TWI611530B (zh) 2016-10-14 2016-10-14 具有散熱座之散熱增益型面朝面半導體組體及製作方法

Country Status (1)

Country Link
TW (1) TWI611530B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI662662B (zh) * 2018-02-09 2019-06-11 力成科技股份有限公司 晶片封裝結構及其製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6624507B1 (en) * 2000-05-09 2003-09-23 National Semiconductor Corporation Miniature semiconductor package for opto-electronic devices
US6707140B1 (en) * 2000-05-09 2004-03-16 National Semiconductor Corporation Arrayable, scaleable, and stackable molded package configuration
US9418947B2 (en) * 2012-02-27 2016-08-16 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for forming connectors with a molding compound for package on package
US20150206855A1 (en) * 2014-01-22 2015-07-23 Mediatek Inc. Semiconductor package
KR20160090706A (ko) * 2015-01-22 2016-08-01 에스케이하이닉스 주식회사 협폭 인터포저를 갖는 반도체 패키지
US9597752B2 (en) * 2015-03-13 2017-03-21 Mediatek Inc. Composite solder ball, semiconductor package using the same, semiconductor device using the same and manufacturing method thereof

Also Published As

Publication number Publication date
TWI611530B (zh) 2018-01-11

Similar Documents

Publication Publication Date Title
TWI656615B (zh) 三維整合之散熱增益型半導體組體及其製作方法
US10354984B2 (en) Semiconductor assembly with electromagnetic shielding and thermally enhanced characteristics and method of making the same
US9640518B2 (en) Semiconductor package with package-on-package stacking capability and method of manufacturing the same
US10177130B2 (en) Semiconductor assembly having anti-warping controller and vertical connecting element in stiffener
TWI599284B (zh) 介電材凹穴內設有電性元件之可堆疊式線路板製作方法
US10446526B2 (en) Face-to-face semiconductor assembly having semiconductor device in dielectric recess
US20150115433A1 (en) Semiconducor device and method of manufacturing the same
US9230901B2 (en) Semiconductor device having chip embedded in heat spreader and electrically connected to interposer and method of manufacturing the same
TWI611534B (zh) 適用於可堆疊式半導體組體之具有凹穴的互連基板、其製作方法及垂直堆疊式半導體組體
US20170025393A1 (en) Thermally enhanced face-to-face semiconductor assembly with heat spreader and method of making the same
TWI585926B (zh) 設有加強層及整合雙路由電路之半導體組體及製作方法
US20170194300A1 (en) Thermally enhanced semiconductor assembly with three dimensional integration and method of making the same
KR20070045929A (ko) 전자 부품 내장 기판 및 그 제조 방법
US20180374827A1 (en) Semiconductor assembly with three dimensional integration and method of making the same
TW201917795A (zh) 適用於可堆疊式半導體組體之具有凹穴的互連基板及其製法
TWI614855B (zh) 具有電磁屏蔽及散熱特性之半導體組體及製作方法
TWI611530B (zh) 具有散熱座之散熱增益型面朝面半導體組體及製作方法
US20170133352A1 (en) Thermally enhanced semiconductor assembly with three dimensional integration and method of making the same
US20140117557A1 (en) Package substrate and method of forming the same
TWI657555B (zh) 三維整合之半導體組體及其製作方法
TWI626719B (zh) 三維整合之散熱增益型半導體組體及其製作方法
TWI624924B (zh) 具有嵌埋式元件及加強層之線路板及其製法
TW202213672A (zh) 積體基板結構、電子組件及其製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees