JP2010521818A - 半導体デバイスパッケージ化装置、パッケージ化された半導体部品、半導体デバイスパッケージ化装置の製造方法、及び半導体部品の製造方法 - Google Patents

半導体デバイスパッケージ化装置、パッケージ化された半導体部品、半導体デバイスパッケージ化装置の製造方法、及び半導体部品の製造方法 Download PDF

Info

Publication number
JP2010521818A
JP2010521818A JP2009553715A JP2009553715A JP2010521818A JP 2010521818 A JP2010521818 A JP 2010521818A JP 2009553715 A JP2009553715 A JP 2009553715A JP 2009553715 A JP2009553715 A JP 2009553715A JP 2010521818 A JP2010521818 A JP 2010521818A
Authority
JP
Japan
Prior art keywords
board
die
riser
contact
array
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009553715A
Other languages
English (en)
Other versions
JP5467458B2 (ja
JP2010521818A5 (ja
Inventor
ジェイ． コリシス，デイビッド
ブルックス，ジェイ．マイケル
クアン リー，チュン
ホイ チョン，チン
Original Assignee
マイクロン テクノロジー， インク．
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by マイクロン テクノロジー， インク． filed Critical マイクロン テクノロジー， インク．
Publication of JP2010521818A publication Critical patent/JP2010521818A/ja
Publication of JP2010521818A5 publication Critical patent/JP2010521818A5/ja
Application granted granted Critical
Publication of JP5467458B2 publication Critical patent/JP5467458B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/1627—Disposition stacked type assemblies, e.g. stacked multi-cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/53—Means to assemble or disassemble
    • Y10T29/5313—Means to assemble electrical device
    • Y10T29/53174—Means to fasten electrical component to wiring board, base, or substrate
    • Y10T29/53183—Multilead component

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

パッケージ化された半導体部品、半導体デバイスパッケージ化装置、半導体デバイスパッケージ方法、半導体デバイスパッケージ化装置の製造方法。半導体デバイスパッケージ化装置の一実施形態は、前側と、裏側と、ダイ接点のアレイと、ダイ接点と電気的につながれた第１の裏側端子のアレイと、第２の裏側端子のアレイと、各々がダイ接点のアレイ及び第１の裏側端子のアレイ及び第２の裏側端子のアレイを有する複数の個々のパッケージ領域と、を有する第１のボードを含む。装置はさらに、第１のボードの前側にラミネートされた第１の面と、第２の面と、第２のボードを貫き個々のパッケージ領域と整列されダイキャビティを画定する開口と、第２の面にあり第１のボードと第２のボードを貫いて伸びるインターコネクトによって第２の裏側端子と電気的につながれる前側接点のアレイと、を有する第２のボードを含む。
【選択図】図４

Description

本発明は、半導体デバイスのパッケージ化に関する。さらに具体的には、本発明は、半導体デバイスパッケージ化装置、パッケージ化された半導体部品、半導体デバイスパッケージ化装置の製造方法、及び半導体部品の製造方法を提供する。
半導体デバイスは、通常は、信頼性の高い高品質な製造を可能にする、精巧な装置やプロセスを使用して、半導体ウエハ上または他の種類のワークピース上で製造される。個々のダイ（デバイスなど）は、一般に、集積回路や、集積回路に接続された多数のボンドパッドを含んでいる。ボンドパッドは、外部接点のアレイを備え、それを通して、電源電圧、電気信号、及びその他の入出力パラメータが集積回路とやり取りされる。ボンドパッドは大抵とても小さく、それらは、通常、ボンドパッド間がファインピッチとなる高密度な配置で並べられている。ダイは、非常に傷つきやすく、取り扱いのために環境から保護される必要がある。結果として、ダイは、それらを保護するために、また、プリント基板に接続しやすい大型の端子アレイにボンドパッドを接続するために、パッケージ化される。パッケージ化された半導体部品は、その後、さまざまな種類の製品内で他のマイクロ電子デバイスや回路と電気的に接続されうる。
セラミックパッケージは、半導体ダイのパッケージの一つである。通常、セラミックパッケージは、キャビティと、キャビティ内にあるダイ接点と、ダイ接点に電気的に接続される外部端子と、を有する個々のセラミックユニットを有している。外部端子は、一般に、セラミックユニットの外部側壁や裏側にある。ダイはキャビティ内に置かれ、ダイ上のボンドパッドはキャビティ内のダイ接点と電気的に接続される。その後、ダイを覆うために封止剤がキャビティ内に堆積される。
セラミックパッケージは、多くの用途で使用されるが、さまざまな欠点もある。セラミックパッケージの欠点のひとつは、セラミックユニットが通常、ウエハ処理装置で処理できるウエハの形としてではなく一つ一つ処理されることである。その結果、個々のセラミックユニットを一つ一つパッケージ化処理のためのトレイに搭載し、その後、続く処理のために取り外さなければならない。この種の処理は、費用がかかり、パッケージ化処理のスループットに影響を与える。セラミックパッケージはまた、他のタイプのパッケージと比べて製造業者にとって比較的費用面での負担が大きい。従って、セラミックパッケージにはさまざまな欠点がある。
別のキャビティ型半導体パッケージは、回路基板にラミネートされたポリマーライザーを有している。例えば、韓国のＫｉｎｓｕｓ社は、片側に複数のダイ接点を有し反対側に複数の裏側接点を有するプリント基板を含む、キャビティを積み重ねないパッケージを作っている。そのパッケージは、さらにプリント基板にラミネートされている電気回路を持たない上部基板を含んでいる。上部基板は、プリント基板上にキャビティを画定する開口を有しているが、電気回路やビアはまったく含まない。ダイは、上部基板の開口によって形成されたキャビティの中でプリント基板に取り付けられ、そして、ダイ上のボンドパッドがプリント基板上のダイ接点と接続される。キャビティは、その後、ダイを封止するために、ポリマーまたは他の種類の封止剤によって満たされる。
上記のラミネートパッケージは、有用であり、比較的製造コストがかからないが、高密度の積層パッケージへの応用にあまり適していない。例えば、上記のラミネートパッケージは、電力や信号を上部パッケージ（群）とやり取りする電気的な接続を提供しないから、積層アセンブリ内では使用できない。従って、十分にテストされたパッケージを持つ高密度な積層を製造するために、ラミネートされた回路基板材料を使用したキャビティ型パッケージを開発することが望ましい。
本明細書に発明の概要に該当する記載なし。
本発明の一実施形態に係るパッケージ化された半導体部品を説明する断面図である。 本発明の一実施形態に係るパッケージ化された半導体部品の製造方法の工程段階を説明する断面図である。 本発明の一実施形態に係るパッケージ化された半導体部品の製造方法の工程段階を説明する断面図である。 本発明の一実施形態に係るパッケージ化された半導体部品の製造方法の工程段階を説明する断面図である。 本発明の一実施形態に係るパッケージ化された半導体部品の製造方法の工程段階を説明する断面図である。 本発明の一実施形態に係るパッケージ化された半導体部品の製造方法の工程段階を説明する断面図である。 本発明の一実施形態に係るパッケージ化された半導体部品の製造方法の工程段階を説明する断面図である。 本発明の一実施形態に係るパッケージ化された半導体部品の製造方法の工程段階を説明する断面図である。 本発明の一実施形態に係る複数のパッケージ化された半導体部品の上部平面図である。 本発明の実施形態に係る方法を説明するフローチャートである。 本発明の実施形態に係る方法を説明するフローチャートである。 本発明の一実施形態に係るパッケージ化された半導体部品の積層アセンブリを説明する概略的な断面図である。 本発明の別の実施形態に係るパッケージ化された半導体部品の積層アセンブリを説明する概略的な断面図である。 本発明のさらに別の実施形態に係るパッケージ化された半導体部品の積層アセンブリを説明する概略的な断面図である。 本発明の実施形態に係るパッケージ化された半導体部品が組み込まれているシステムの概略図である。
パッケージ化された半導体部品、半導体デバイスパッケージ化装置、半導体デバイスのパッケージ化方法、半導体デバイスパッケージ化装置の製造方法に関して、いくつかの実施形態の開示の具体的な詳細は、以降に記載される。装置は、マイクロ電子デバイス、微小機械デバイス、データストレージ素子、光学系、記録再生部品、及びその他の機能が上及び／または中に組み込まれた基板を含みうる半導体ウエハ上で製造される。例えば、ＳＲＡＭ、ＤＲＡＭ（ＤＤＲ／ＳＤＲＡＭなど）、フラッシュメモリ（ＮＡＮＤ／メモリなど）、プロセッサ、撮像装置、及びその他のデバイスは、半導体ウエハ上で構築されうる。実施形態の多くは、半導体ウエハに関して以降に記載されているが、他の種類の基板（誘電性または導電性のある基板など）上で製造される他の種類のデバイスは、本発明の範囲に含まれてもよい。さらに、本発明のいくつかの他の実施形態は、このセクション以降に記載されたものとは異なる構成、部品、手順を有してもよい。従って、本発明の他の実施形態では、追加の要素があってもよく、または、さらに他の実施形態では、図１から図７を参照して以降に示され記載されるいくつかの機能や要素がなくても良いことが、当業者には理解できる。
図１は、本発明の一実施形態に係るパッケージ化された半導体部品１００を概略的に説明する断面図である。この実施形態では、半導体部品１００は、第１の基板１１２を有するベース１１０と、第２の基板１２２を有するライザー１２０と、ベース１１０に取り付けられた半導体ダイ１３０と、を含んでいる。第１及び第２の基板１１２、１２２は、ポリマー材料（樹脂やシリコーンなど）、ポリマー材料以外の有機材料、または、他の適切な非セラミック誘電材料から成っていてもよい。例えば、第１の基板１１２と第２の基板１２２は、ラミネートされた回路基板材料から成っていてもよい。パッケージ化された半導体部品１００のいくつかの実施形態は、積層に適したポリマー材料からなる、費用効率の良いキャビティ型パッケージを提供する。例えば、特定の実施形態では、積層アセンブリは、十分にテストされたパッケージ化されたデバイスの高密度な積層を提供するために、ライザー１２０の上端に取り付けられた、同一のまたは他の種類のパッケージ化された半導体部品１００を有しても良い。
ベース１１０の図で示される実施形態では、第１の基板１１２には、前側１１４と裏側１１５がある。ベース１１０の図で示される実施形態は、さらに、複数のダイ接点１１６と、裏側１１５にある第１の裏側端子１１７の第１のアレイと、裏側１１５にある第２の裏側端子１１８の第２のアレイと、を含んでいる。図１に示される本実施形態のダイ接点１１６は、第１の基板１１２の前側１１４に、または、少なくともその近くに位置している。しかしながら、ダイ接点１１６は、以降でより詳細に記載されるようなボードオンチップ構造のための他の実施形態では、裏側１１５に置いてもよい。ベース１１０は、さらに、ダイ接点１１６を対応する第１の裏側端子１１７と電気的につなぐ、第１のインターコネクト１１９を含んでいる。パッケージ化された半導体部品１００は、ダイ１３０上の（不図示の）ボンドパッドを、ダイ接点１１６と電気的に接続するワイヤーボンド１３２も持ってもよい。それによって、第１のインターコネクト１１９とワイヤーボンド１３２は、ダイ１３０と第１の裏側端子１１７の間で、信号と電力を伝えてもよい。
図１に示されるライザー１２０の特定の実施形態では、第２の基板１２２は、第１の面１２４と第２の面１２５を有している。第２の基板１２２の第１の面１２４は、第１の基板１１２と第２の基板１２２の間の接触面で（図１において不図示の）接着剤によって、第１の基板１１２の前側１１４に取り付けられる。ライザー１２０の図に示される実施形態は、さらに、ダイ１３０が中に置かれるダイキャビティ１２７を画定する開口１２６を含んでいる。ライザー１２０は、さらに、第２の基板１２２の第２の面１２５に、複数の前側接点１２８を含んでもよい。前側接点１２８は、パッケージ化された部品上のソルダーボール、または他の種類の電気的コネクターと接触するための電気端子を提供し、そのパッケージ化された部品は、パッケージ化された半導体部品１００の上端に積層される。
パッケージ化された半導体部品１００は、さらに、ベース１１０とライザー１２０を貫いて伸びている、複数の第２のインターコネクト１４０を含んでもよい。例えば、パッケージ化された半導体部品１００は、第１の基板１１２の厚みと第２の基板１２２の厚みの全体に伸びる、スルーパッケージビア１４１を持ってもよい。そのビア１４１は、その後、第２のインターコネクト１４０（スルーパッケージインターコネクトなど）を形成するために、少なくとも部分的に導電材料で満たされうる。第２のインターコネクト１４０は、第２の基板１２２の第２の面１２５にある前側接点１２８を、第１の基板１１２の裏側１１５にある対応する第２の裏側端子１１８と電気的につなぐ。第２のインターコネクト１４０は、図１に説明されるパッケージ化された半導体部品１００の上端に積層された（不図示の）別のパッケージ化された半導体部品と、電力や電気信号をやり取りするための、パッケージ積層ルートを提供する。第２のインターコネクト１４０は、また、図１のパッケージ化された半導体部品１００の中に示されているダイ１３０のための、電力及び／または電気信号を伝えてもよい。
パッケージ化された半導体部品１００は、さらに、ダイ１３０とワイヤーボンド１３２を覆うために、キャビティ１２７の中に保護材１５０を含んでもよい。保護材１５０は、針状ディスペンサー、ステンシル、成形(モールディング)、または、そのほかの適切な技術を用いて、堆積させてもよい。保護材１５０は、一般に、ダイ１３０やワイヤーボンド１３２を保護する、ポリマーまたは他の適切な材料である。保護材１５０の上部表面は、一般に、第２の基板１２２の第２の面１２５と同一平面上またはその下方にある。しかしながら、保護材１５０が、パッケージ化された半導体部品１００の上端に積層されるいかなるパッケージとも干渉しない限り、保護材１５０の上部表面は、第２の面１２５の上方に突出することができる。
図２Ａから図２Ｇは、半導体デバイスをパッケージ化する方法の特定の実施形態の工程段階を説明している。図２Ａは、第１のボード２１０（ベースパネルなど）が、誘電体コア２１２と、前側２１３と、前側２１３にある第１の導電層２１４と、裏側２１５と、裏側２１５にある第２の導電層２１６とを持つ、その方法の一工程段階を説明している。誘電体コア２１２は、ポリマー、非ポリマー有機材料、または、別の適切な非セラミック誘電材料であってもよい。第１の導電層２１４及び第２の導電層２１６は、銅、または、他の適切な導電材料であってもよい。図２Ｂは、第１の開口２１８が、第１の導電層２１４、誘電体コア２１２、及び第２の導電層２１６を貫いて形成される、次の工程段階での第１のボード２１０を説明している。第１の開口２１８は、掘削、エッチング、レーザ切断、水噴流、または他の適切な技術により、形成されてもよい。例えば、開口２１８は、その技術分野で知られている、機械式ドリルまたはレーザドリルを使用して、形成されてもよい。
図２Ｃは、第１の導電層２１４を第２の導電層２１６と電気的につなぐために、第１のインターコネクト２２０が第１の開口２１８に形成される、その方法の一工程段階での第１のボード２１０を説明している。第１のインターコネクト２２０は、その技術分野で知られているような、第１の開口２１８の側壁上に材料をめっきすることによって、形成されてもよい。例えば、第１のインターコネクト２２０は、第１の開口２１８の側壁上にめっきされた銅から成っていてもよい。図２Ｄは、導電性配線２１７を第１のボード２１０の前側２１３に形成するために、第１の導電層２１４がパターン形成及びエッチングされ、また、導電性配線２１９を第１のボード２１０の裏側２１５に形成するために、第２の導電層２１６がパターン形成及びエッチングされる、その方法の別の工程段階を説明している。ソルダーレジスト２３０または他の種類の誘電体素子は、また、開口２１８間の領域に形成されてもよい。以降により詳細に記載されるように、ソルダーレジスト２３０は、ダイが置かれるダイ取り付け部位を提供し、そのソルダーレジストは、第１の開口２１８の開放体積を満たしてもよい。
図２Ｅは、第２のボード２５０が第１のボード２１０に取り付けられる、その方法の次の工程段階を説明している。第２のボード２５０は、第２の基板２５２と、第１の面２５４と、第２の面２５６と、開口２５８を含んでもよい。開口２５８は、第２のボード２５０を貫く大型の穴を開けることによって、前工程で形成されてもよい。開口２５８は、（図２Ｅでは不図示の）ダイが中に置かれるキャビティ２６０を形成するために、ソルダーレジスト２３０の上でダイ取り付け部位と整列されている。従って、第２のボード２５０は、ダイの上方に突出するライザーを形成するライザーパネルやライザーボードであってもよい。第２のボード２５０は、さらに、第２の面２５６上にパターン化された導電性配線２６２を含んでも良い。
第２のボード２５０は、接着剤２７０によって、第１のボード２１０に取り付けられる。図２Ｅで説明される本実施形態では、第２のボード２５０の第１の面２５４は、接着剤２７０によって、第１のボード２１０の前側２１３に取り付けられる。接着剤２７０は、第２のボード２５０の第１の面２５４、または、第１のボード２１０の前側２１３に予め付着されていてもよい。多くの用途で、第１のボード２１０は、各々がダイ取り付け部位を含む複数のパッケージ領域を含み、第２のボード２５０は、複数の開口２５８を含んでいる。そのうえで、第２のボード２５０は、開口２５８が対応するダイ取り付け部位と整列されるように、第１のボード２１０上に置かれる。開口２５８によって、第２のボードは第１のボード２１０とは著しく異なる伸縮特性を持つため、開口２５８をダイ取り付け部位と整列させることが困難となることがある。これを克服するために、第１及び第２のボード２１０、２５０は、位置合わせピンを持つジグと接続される位置合わせ穴を有してもよい。第１のボード２１０及び第２のボード２５０は、その後、接着剤２７０が第１及び第２のボード２１０、２５０をともに固定するまでに、位置合わせピンに沿って互いに近づく。接着剤２７０は、キャビティ２６０内へ流れ込まずに、第１のボード２１０の前側２１３にある配線２１７を保護するように、低い流量特性を有してもよい。
図２Ｆは、開口２７０（スルーパッケージビアなど）が第１のボード２１０と第２のボード２５０を貫いて形成される別の工程段階での、半導体デバイスをパッケージ化するアセンブリ装置２００の一部を説明している。開口２７０は、第１のボード２１０及び第２のボード２５０をドリルで貫いて開けられてもよい。開口２７０は、第１の基板２１２、接着剤２７０、及び第２の基板２５２を通して伸びる側壁２７２を有している。開口２７０は、第２のインターコネクト２７４（スルーパッケージインターコネクトなど）を形成するために、少なくとも部分的に導電材料で満たされる。第２のインターコネクト２７４は、開口２７０の側壁２７２に、例えば、銅などの材料をめっきすることによって形成されてもよい。第２のインターコネクト２７４は、第２のボード２５０の第２の面２５６にある導電性配線２６２を、第１のボード２１０の裏側２１５上の配線２１９と電気的につなぐ。
図２Ｇは、その方法の次の工程段階での、パッケージ化されたダイを持つ装置２００を説明する。装置２００は、第２のボード２５０の第２の面２５６に、第１のソルダーレジスト２８１を有している。第１のソルダーレジスト２８１は、（図２Ｆの）開口２７０内の開放空間を満たしてもよく、第１のソルダーレジスト２８１は、導電性配線２６２の一部の上に、前側接点が中に形成される開口２８２を有している。別の実施形態では、開口２７０は、第１のソルダーレジスト２８１を塗る前に、ビア充填材料によって満たされてもよい。装置２００は、また、第１のボード２１０の裏側２１５に、第２のソルダーレジスト２８３を有してもよい。第２のソルダーレジスト２８３は、中に裏側端子が形成されうる開口２８４を有している。装置２００は、その後、第１のボード２１０の裏側２１５に第１の裏側端子２９１及び第２の裏側端子２９２を形成するために、また、第２のボード２５０の第２の面２５６に前側接点２９４を形成するために、めっきされうる。めっき工程は、また、キャビティ２６０内のダイ取り付け部位に、ダイ接点２９６を形成してもよい。裏側端子及びその接点は、配線上にニッケル層２９７をめっきし、その後、ニッケル層２９７上に金層２９８をめっきすることによって、形成されてもよい。第１及び第２の裏側端子２９１及び２９２は、底面または外側積層のための、従来のＪＥＤＥＣのピン止め構成で、並べてられもよい。
装置２００の形成後、ダイ１３０は、ソルダーレジスト２３０に取り付けられ、ダイ１３０上のボンドパッド１３１は、ダイ接点２９６に接続される。図２Ｇで説明される実施形態では、ボンドパッド１３１は、ワイヤーボンド１３２によって、ダイ接点２９６に接続されている。ダイ１３０が装置２００と電気的に接続された後で、キャビティ２６０は、図１を参照して上述したように、保護材１５０によって少なくとも部分的に満たされてもよい。
図２Ｈは、複数のパッケージ化されたダイ１３０を有する装置２００を説明する上部平面図である。図２Ｇと図２Ｈをともに参照すると、（図２Ｇに示される）第１のボード２１０及び第２のボード２５０は、個々のパッケージ領域２９９（図２Ｈ）のアレイを有するストリップの中に構成されうる。装置２００は、個々のパッケージ化された部品を互いに分離するために、線Ｓ−Ｓに沿って切断される。いくつかの実施形態では、テストのために個々のパッケージを扱うことを避けるため、装置２００を切断する前の装置２００が切れ目のないストリップである間に、個々のパッケージ化された半導体部品はテストされてもよい。別の実施形態では、装置２００は、個々のパッケージ化された半導体部品をテストする前に、線Ｓ−Ｓに沿って切断され、その後、個々のパッケージ化された部品はテスト用のトレイに取り付けられる。いずれの場合にも、それらの部品は、回路基板へ積層される前、または別の方法で取り付けられる前に、良品とわかるパッケージのみが特定されうる。
装置２００の多くの実施形態は、セラミックのキャビティ型パッケージに比べて、実装コストを著しく安くすることができる。まず、複数のダイは、処理トレイとの間での個々のキャビティ型ユニットの移動を不要とするために、ストリップ形式で装置２００に取り付けられてもよい。このことは、キャビティ型のパッケージ化に関連する時間や製造コストを著しく削減する。また、装置２００の多くの実施形態は、パッケージがポリマー材料や他の適切な非セラミック誘電材料から作ることができるので、比較的安価にできる。従って、装置２００及びパッケージ化された半導体部品１００の多くの実施形態は、積層に適した、費用効率の良いキャビティ型パッケージを提供できる。
装置２００及びパッケージ化された半導体部品１００のいくつかの実施形態は、また、既存の装置を使用して個々のパッケージ化された半導体部品１００をテストし積層するために、底となるパッケージ上に、ＪＥＤＥＣの接点構成を有してもよい。このことは、さらに、半導体デバイスを製造するための装置２００及びパッケージ化された半導体部品１００の、いくつかの実施形態の効率を向上させる。
装置２００のいくつかの実施形態は、また、装置２００がストリップ形式である間に、パッケージ化されたダイをテストすることができるので、パッケージ化された半導体部品の費用効率の良いテストが可能である。さらに具体的には、そのストリップは、テストトレイとの間での個々のパッケージの移動を不要とするために、テストトレイのパターンに配置されてもよい。これによって、パッケージ化されたデバイスをより効率的にテストすることができる。
図３Ａは、半導体デバイスパッケージ化装置を製造する方法３００の一実施形態のフローチャートである。この方法３００は、ライザーボードの第１の面をベースボードの前側に取り付けること（ブロック３１０）を含んでもよい。ライザーボードにある個々の開口が、ベースボードの対応する個々のパッケージ領域と整列されたキャビティを形成するように、ライザーボードはベースボードに取り付けられる。ベースボードは、ダイ接点、ベースボードの裏側にある第１の裏側端子、及び、ベースボードの裏側にある第２の裏側端子を有してもよい。ダイ接点は、第１の裏側端子と電気的につながれてもよい。方法３００は、さらに、ライザーボードとベースボードを貫いて伸びている、複数のスルーパッケージビアを形成すること（ブロック３２０）を含んでもよい。それに加えて、方法３００は、さらに、スルーパッケージビアの中に、導電材料を堆積させること（ブロック３３０）を含んでもよい。その導電材料は、ライザーボードの第２の面にある前側接点を、ベースボードの裏側にある対応する第２の裏側端子と電気的につなぐ、スルーパッケージインターコネクトを形成してもよい。
図３Ｂは、半導体部品を製造する方法３４０の一実施形態を説明するフローチャートである。一実施形態では、方法３４０は、パッケージ化されるべき複数のダイが中にある装置を提供すること（ブロック３５０）を含んでもよい。その装置は、前側と、裏側と、ダイ接点のアレイと、そのダイ接点と電気的につながれる第１の裏側端子のアレイと、第２の裏側端子のアレイと、及び複数の個々のパッケージ領域と、を有する第１のボードを含んでもよい。個々のパッケージ領域は、ダイ接点のアレイ、第１の裏側端子のアレイ、及び第２の裏側端子のアレイを有してもよい。その装置は、さらに、第１のボードの前側にラミネートされた第１の面と、第２の面と、第２のボードを貫き個々のパッケージ領域と整列された開口と、及び第２の面にある前側接点のアレイと、を有する第２のボードを含んでもよい。開口は、第１のボード上にダイキャビティを形成し、前側接点は、第１のボード及び第２のボードを貫いて伸びているスルーパッケージインターコネクトによって、第２の裏側端子と電気的につながれている。方法３４０は、さらに、キャビティ内に半導体ダイを置くこと（ブロック３６０）と、そのダイを第１のボードの対応するダイ接点と電気的につなぐこと（ブロック３７０）と、を含んでもよい。その方法はまた、キャビティ内にあるダイを保護するために、ダイキャビティ内に保護材を堆積させること（ブロック３８０）を含んでもよい。第１及び第２のボードを持つその装置は、その後、個々のパッケージ化された半導体部品を互いに分離するために、切断されてもよい。
図４は、第１のパッケージ化された部品１００ａと、第１のパッケージ化された部品１００ａ上に積層される第２のパッケージ化された部品１００ｂとを有する、積層アセンブリ４００を概略的に説明する断面図である。第１及び第２のパッケージ化された部品１００ａ、１００ｂは、図１を参照して上述されたパッケージ化された半導体部品１００と類似または同一であってもよい。従って、同様の参照番号は、図１及び図４にある同様の部品を参照しえる。第１のパッケージ化された部品１００ａは、第１の裏側端子１１７とつながっている、例えば、ソルダーボールのような、複数の第１のコネクター４０２を有してもよい。第１のパッケージ化された部品１００ａは、また、第２の裏側端子１１８とつながっている第１の追加コネクター４０４を含んでもよい。しかしながら、そのコネクター４０４は、任意であり、多くの実施形態では含まれなくてもよい。第２のパッケージ化された部品１００ｂは、第２のパッケージ化された部品１００ｂの裏側の第２の裏側端子１１８に取り付けられている、例えば、ソルダーボールのような、複数の第２のコネクター４０６を有してもよい。第２のパッケージ化された部品１００ｂの第２のコネクター４０６は、第１のパッケージ化された部品１００ａの前側接点１２８と接続されている。アンダーフィルまたは他の種類の保護材は、第１のパッケージ化された部品１００ａと第２のパッケージ化された部品１００ｂの間に、挿入されてもよい。動作中における、積層アセンブリ４００の中での、ダイからパッケージへのルーティングは、矢印４１０で示されるように進んでもよい。さらに、第２の部品１００ｂから第１のパッケージ化された部品１００ａへのルーティングは、矢印４２０で示されるように、生じうる。
図５は、フリップチップ用途のための、別の実施形態に係る積層アセンブリ５００を概略的に説明している。積層アセンブリ５００は、第１のパッケージ化された部品５１０ａと、第２のパッケージ化された部品５１０ｂとを含んでいる。第１及び第２のパッケージ化された半導体部品５１０ａ、５１０ｂは、上述したパッケージ化された半導体部品１００と類似してもよい。しかしながら、ダイ１３０は、ワイヤーボンドの代わりにフリップチップコネクションを使用して、ダイ接点と接続されているフリップチップダイである。そのため、ダイ接点１１６は、ダイ１３０によって覆われるように、ダイ取り付け部位に置かれる。
図６は、ボードオンチップ用途のための、また別の実施形態に係る積層アセンブリを概略的に説明する。この実施形態では、積層アセンブリ６００は、ボードオンチップ構造を持つ第１のパッケージ化された部品６１０ａと、同じくボードオンチップ構造を持つ第２のパッケージ化された部品６１０ｂとを含んでいる。より具体的には、ダイ１３０は、図１で説明されるダイ１３０と比較して逆さになっていて、ダイ上のボンドパッド１３１が、それぞれ、第１及び第２のパッケージ化された部品６１０ａ、６１０ｂの各々のベースボード６１２ａ、６１２ｂの裏側にあるダイ接点１１６とワイヤーボンドされている。第１のパッケージ化された半導体部品６１０ａを参照すると、ベースボード６１２ａは、ボンドパッド１３１からダイ接点１１６へ伸びているワイヤーボンド１３２が通る、開口６１４ａ、または、スロットを有している。同様に、ベースボード６１２ｂはスロット６１４ｂを有してもよい。従って、ダイ接点１１６からの第１のインターコネクトは、図１のパッケージ化された半導体部品１００の中で示されるような、ベースボードを貫く代わりに、ベースボード６１２ａの裏側に沿って伸びる、配線であってもよい。それゆえに、そのボードオンチップのパッケージ化された部品は、ベースボードの前側の金属化を廃止してもよい。
図７は、図１から図６を参照して上述されたパッケージ化された半導体部品のいずれか一つを含むシステム７００を説明する。より具体的に言うと、図１から図６を参照して上述された半導体部品のいずれか一つは、より大きく、且つ／または、より複雑な、無数のシステムのいずれかに組み込まれていてもよく、システム７００は、そのようなシステムの代表的なサンプルにすぎない。システム７００は、プロセッサ７０１、メモリ７０２（ＳＲＡＭ、ＤＲＡＭ、フラッシュ、または、他のメモリデバイスなど）、入出力装置７０３、及び／または、サブシステム及び他の部品７０４を含んでもよい。パッケージ化された半導体部品は、図７に示される部品のいずれかに含まれてもよい。その結果として生じるシステム７００は、多種多様な計算、処理、格納、検出、撮像、及び／または、他の機能のいずれを行ってもよい。従って、システム７００は、コンピュータ、及び／または他のデータ処理装置、例えば、デスクトップコンピュータ、ラップトップコンピュータ、インターネット装置、携帯型デバイス、マルチプロセッサシステム、プロセッサベースのまたはプログラム可能な家庭用電化製品、ネットワークコンピュータ、及び／または、ミニコンピュータであってもよいが、これに限定されるものではない。これらのシステムのための適切な携帯型デバイスは、パーム型コンピュータ、ウェアラブルコンピュータ、セルラー方式無線電話または携帯電話、携帯情報端末などであってもよい。システム７００は、さらに、カメラ、光または他の放射線のセンサ、サーバ、関連したサーバサブシステム、及び／または任意の表示デバイスであってもよい。そのようなシステムでは、個々のダイは、例えば、ＣＭＯＳ撮像装置などの、撮像装置アレイを含んでもよい。システム７００の部品は、単一のユニットに格納されてもよく、または、（通信網などを介して）相互接続された複数のユニットに分散されていてもよい。従って、システム７００の部品は、ローカルの、及び／または、リモートのメモリストレージデバイスや、多種多様なコンピュータ可読媒体のいくつかを含んでもよい。
前述した内容から、本発明の特定の実施形態は、ここでは実例の目的で記載されているが、本発明の精神と範囲から逸脱することなく、種々の変形例が作られうることが、十分に理解できる。例えば、前述の実施形態のいずれかのうちの特定の要素は、他の実施形態にある要素と組み合わせられ、または、代わりに使用されうる。さらに、文脈が許すところでは、単数形または複数形の用語は、また、それぞれ、複数形または単数形の用語を含んでもよい。さらに、単語“または”が、二つまたはそれ以上の項目からなるリストに関して、他の項目から排他的な唯一つの項目を意味するために、明確に制限されている場合を除いて、そのとき、そのようなリストにある“または”の使用は、（ａ）そのリストにあるいずれか一つの項目、（ｂ）そのリストにあるすべての項目、または（ｃ）そのリストにある項目の任意の組み合わせ、を含むことを意味する。さらに、用語“含む”は、任意の多数の同一の機能、及び／または、付加的な種類の機能または部品が除外されないように、以下の開示の全体で、少なくとも列挙された機能（群）を含むことを意味するために使用されている。それゆえに、この発明は、添付の請求項による場合を除いて、限定されない。

Claims (38)

  1. 第１のボードと第２のボードを含み、
    前記第１のボードは、前側と、裏側と、ダイ接点のアレイと、前記ダイ接点と電気的につながれた第１の裏側端子のアレイと、第２の裏側端子のアレイと、各々が前記ダイ接点のアレイ及び前記第１の裏側端子のアレイ及び前記第２の裏側端子のアレイを有する、複数の個々のパッケージ領域と、を有し、
    前記第２のボードは、前記第１のボードの前記前側にラミネートされた第１の面と、第２の面と、前記第２のボードを貫き、個々のパッケージ領域と整列され、ダイキャビティを画定する開口と、前記第１のボード及び前記第２のボードを貫いて伸びるインターコネクトによって前記第２の裏側端子と電気的につながれた前記第２の面にある前側接点のアレイと、を有する
    ことを特徴とする半導体デバイスパッケージ化装置。
  2. 請求項１に記載の装置において、
    前記第１及び前記第２のボードは、ポリマーのコアを有する
    ことを特徴とする装置。
  3. 請求項１に記載の装置において、
    前記第１のボード及び前記第２のボードを貫いて伸びる前記インターコネクトは、途切れのないスルーパッケージインターコネクトである
    ことを特徴とする装置。
  4. 請求項１に記載の装置において、
    前記第１のボードは、さらに、
    前記ダイ接点を、対応する第１の裏側端子に電気的につなぐ、第１のインターコネクトを含み、
    前記第１のボード及び前記第２のボードを貫いて伸びる前記インターコネクトは、第２のインターコネクトである
    ことを特徴とする装置。
  5. 請求項１に記載の装置において、
    前記第１のボードは、第１のプリント基板を含み、
    前記第２のボードは、第２のプリント基板を含む
    ことを特徴とする装置。
  6. 請求項１に記載の装置において、
    前記個々のパッケージ領域と前記ダイキャビティは、ストリップに並べられ、
    個々のダイキャビティは、前記ストリップ上の切断レーンによって、分離される
    ことを特徴とする装置。
  7. 請求項１に記載の装置において、
    前記ダイ接点は、前記第１のボードの前記前側にある
    ことを特徴とする装置。
  8. 請求項１に記載の装置において、
    前記第１のボードは、さらに、各スロットが個々のパッケージ領域に置かれるように、複数のスロットを含み、
    前記ダイ接点は、前記スロットに隣接する前記第１のボードの前記第２の面に、アレイ状に並べられる
    ことを特徴とする装置。
  9. 請求項１に記載の半導体デバイスパッケージ化装置において、
    前記第１のボードは、
    前記前側及び前記裏側を有するベースパネルを含み、
    前記ベースパネルは、ポリマー材料からなり、
    前記第２のボードは、
    前記ベースパネルの前記前側に取り付けられた前記第１の面と、前記第２の面と、ダイキャビティを画定する前記複数の開口と、を有するライザーパネルを含み、
    前記ライザーパネルは、ポリマー材料からなり、
    前記ダイ接点の前記アレイは、前記ベースパネルにあり、
    前記第１の裏側端子の前記アレイは、前記ベースパネルの前記裏側にあり、
    前記デバイスは、前記ダイ接点を、前記第１の裏側端子と電気的につなぐ第１のインターコネクトを有し、
    前記前側接点の前記アレイは、前記ライザーパネルの前記第２の面にあり、
    前記第２の裏側端子の前記アレイは、前記ベースパネルの前記裏側にあり、
    前記デバイスは、前記ベースパネルと前記ライザーパネルを貫いて伸びる第２のインターコネクトを有し、
    前記第２のインターコネクトは、前記前側接点を、前記第２の裏側端子と電気的につなぐ
    ことを特徴とする半導体デバイスパッケージ化装置。
  10. 請求項９に記載の装置において、
    前記ベースパネルは、第１のプリント基板を含み、
    前記ライザーパネルは、第２のプリント基板を含み、
    前記開口は、前記第２のプリント基板の中にあるパンチ穴を含む
    ことを特徴とする装置。
  11. 請求項１０に記載の装置において、
    前記ベースパネルは、第１のプリント基板を含み、
    前記ライザーパネルは、さらに、前記第１の面に付着した接着剤を有する第２のプリント基板を含み、
    前記開口は、前記第２のプリント基板及び前記接着剤の中にあるパンチ穴を含む
    ことを特徴とする装置。
  12. 請求項１０に記載の装置において、
    前記第２の端子は、前記ライザーパネルの前記第２の面から前記ベースパネルの前記裏側まで伸びる途切れのないスルーパッケージ端子を含む
    ことを特徴とする装置。
  13. 請求項９に記載の装置において、
    前記ベースパネル及び前記ライザーパネルは、切断レーンによって分離された、複数のダイキャビティを有する、ストリップを画定する
    ことを特徴とする装置。
  14. 請求項１に記載のパッケージ化された半導体部品において、
    前記第１のボードは、前側と、裏側と、ダイ接点と、前記裏側にある第１の裏側端子の第１のアレイと、前記裏側にある第２の裏側端子の第２のアレイと、前記ダイ接点を前記第１の裏側端子に電気的につなぐ第１のインターコネクトと、を持つ第１のポリマー基板を有するベースを含み、
    前記第２のボードは、第１の面と、第２の面と、開口と、前記第２の面にある前側接点と、を持つ第２のポリマー基板を有するライザーを含み、
    前記第１の面は、前記第１のポリマー基板の前記前側に取り付けられ、
    前記開口は、ダイキャビティを画定し、
    前記パッケージ化された半導体部品は、さらに、
    前記第１のポリマー基板及び前記第２のポリマー基板を貫き、前記前側接点を対応する第２の裏側端子と電気的につなぐ、第２のインターコネクトと、
    前記ダイキャビティの中にあり、前記ダイ接点と電気的につながれた集積回路を有する、ダイと、を含む
    ことを特徴とするパッケージ化された半導体部品。
  15. 請求項１４に記載のパッケージ化された部品において、
    さらに、前記ライザーの前記第２の面に積層された第２のパッケージ化された半導体部品を含み、
    前記第２のパッケージ化された半導体部品は、前記前側接点に取り付けられた電気的コネクターを有する
    ことを特徴とするパッケージ化された部品。
  16. 請求項１４に記載のパッケージ化された部品において、
    ダイ接点は、前記ベースの前記前側にあり、
    前記ダイは、ダイ接点とワイヤーボンドされたボンドパッドを有する
    ことを特徴とするパッケージ化された部品。
  17. 請求項１４に記載のパッケージ化された部品において、
    前記ダイ接点は、前記ベースの前記前側にあり、
    前記ダイは、前記ダイ接点に取り付けられたボンドパッドフリップチップを有する
    ことを特徴とするパッケージ化された部品。
  18. 請求項１４に記載のパッケージ化された部品において、
    前記ベースは、さらに、スロットを含み、
    前記ダイ接点は、前記ベースの前記裏側にあり、
    前記ダイは、前記スロットに向かい合い、前記スロットを通って伸びるワイヤーボンドにより前記ダイ接点とワイヤーボンドされた、ボンドパッドを有する
    ことを特徴とするパッケージ化された部品。
  19. 請求項１４に記載のパッケージ化された部品において、
    さらに、前記ダイキャビティ内に、保護材を含む
    ことを特徴とするパッケージ化された部品。
  20. ライザーボードの第１の面をベースボードの前側に取り付けるステップであって、
    ダイキャビティが、前記ベースボードの対応する個々のパッケージ領域に整列された前記ライザーボード内の個々の開口によって形成され、
    前記ベースボードは、ダイ接点と、前記ベースボードの裏側にあり、前記ダイ接点と電気的につながれた第１の裏側端子と、を有する、というステップと、
    前記ライザーボード及び前記ベースボードを貫いて伸びる、複数のスルーパッケージビアを形成するステップと、
    前記スルーパッケージビアの中に導電材料を堆積させるステップであって、
    前記導電材料は、前記ライザーボードの第２の面にある前側接点を、前記ベースボードの裏側にある対応する第２の裏側端子と、電気的につなぐスルーパッケージインターコネクトを形成する、というステップと、を含む
    ことを特徴とする半導体デバイスパッケージ化装置を製造する方法。
  21. 請求項２０に記載の方法であって、
    前記ライザーボードを前記ベースボードに取り付けるステップより前に、さらに、
    接着剤を前記ライザーボードの前記第１の面に付着するステップと、
    前記ライザーボード及び前記接着剤を貫く前記開口を開けるステップと、を含む
    ことを特徴とする方法。
  22. 請求項２０に記載の方法であって、
    前記ベースボードは、第１のプリント基板を含み、
    前記ライザーボードは、第２のプリント基板を含み、
    さらに、
    前記ライザーボードの前記前側接点を、前記ベースボードの前記第２の裏側端子と整列させるステップと、
    前記ライザーボードの前記第１の面及び前記ベースボードの前記前側を、接着剤に押し付けるステップと、を含む
    ことを特徴とする方法。
  23. 請求項２２に記載の方法であって、
    前記スルーパッケージビアを形成するステップは、前記ライザーボード及び前記ベースボードを貫く穴を開けるステップを含む
    ことを特徴とする方法。
  24. 請求項２０に記載の方法であって、さらに、
    前記ライザーボードの前記前側接点を、前記ベースボードの前記第２の裏側端子と整列させるステップと、
    前記ライザーボードの前記第１の面及び前記ベースボードの前記前側を接着剤に押し付けるステップと、を含み、
    前記スルーパッケージビアを形成するステップは、対応し対をなす前側接点と第２の裏側端子をつなげる穴を開けるステップを含む
    ことを特徴とする方法。
  25. 請求項２０に記載の方法であって、さらに、
    前記ライザーボードの前記前側接点を、前記ベースボードの前記第２の裏側端子と整列させるステップと、
    前記ライザーボードの前記第１の面及び前記ベースボードの前記前側を接着剤に押し付けるステップと、を含み、
    前記スルーパッケージビアを形成するステップは、対応し対をなす前側接点と第２の裏側端子をつなげる穴を開けるステップを含み、
    前記スルーパッケージビアの中に導電材料を堆積させるステップは、前記穴の中に金属をめっきするステップを含む
    ことを特徴とする方法。
  26. 請求項２０に記載の方法であって、
    前記ライザーボードを前記ベースボードに取り付けるステップの前に、さらに、
    前記ライザーボードの前記第２の面に回路を形成するステップと、
    前記ライザーボードの前記第１の面に接着剤を付着するステップと、
    前記ライザーボード及び前記接着剤を貫く前記開口を開けるステップと、を含み、
    前記ライザーボードを前記ベースボードに取り付けるステップは、
    前記開口を対応する個々のパッケージ領域と整列させながら、前記ライザーボードの前記第１の面にある前記接着剤を前記ベースボードの前記前側に押し付けるステップを含む
    ことを特徴とする方法。
  27. 請求項２６に記載の方法であって、
    前記第２の面にある前記前側接点は、前記ベースボードの対応する第２の裏側端子に対して重ねられ、
    前記ビアを形成するステップは、前記前側接点に、対応する裏側接点まで伸びる穴を開けるステップを含む
    ことを特徴とする方法。
  28. 請求項２７に記載の方法であって、
    前記ビアの中に前記導電材料を堆積させるステップは、前記穴に金属をめっきするステップを含む
    ことを特徴とする方法。
  29. 半導体部品の製造方法であって、
    パッケージ化されるべき複数のダイが中にある装置を提供するステップであって、
    前記装置は、第１のボードと第２のボードを含み、
    前記第１のボードは、前側と、裏側と、ダイ接点のアレイと、前記ダイ接点と電気的につながれた第１の裏側端子のアレイと、第２の裏側端子のアレイと、各々が前記ダイ接点のアレイ及び前記第１の裏側端子のアレイ及び前記第２の裏側端子のアレイを有する、複数の個々のパッケージ領域と、を有し、
    前記第２のボードは、前記第１のボードの前記前側にラミネートされた第１の面と、第２の面と、前記第２のボードを貫き、個々のパッケージ領域と整列され、ダイキャビティを画定する開口と、前記第１のボード及び前記第２のボードを貫いて伸びるスルーパッケージインターコネクトによって前記第２の裏側端子と電気的につながれた、前記第２の面にある前側接点のアレイと、を有する、というステップと、
    前記ダイキャビティ内に半導体ダイを置くステップと、
    前記ダイ上のボンドパッドを、前記第１のボードの対応するダイ接点と電気的につなぐステップと、
    前記ダイキャビティの中に保護材を堆積させるステップと、を含む
    ことを特徴とする半導体部品の製造方法。
  30. 請求項２９に記載の方法であって、
    前記ダイ上の前記ボンドパッドを、前記ダイ接点と電気的につなぐステップは、前記ボンドパッドを、前記ダイ接点とワイヤーボンドするステップを含む
    ことを特徴とする方法。
  31. 請求項２９に記載の方法であって、
    前記ダイ上の前記ボンドパッドを、前記ダイ接点と電気的につなぐステップは、前記ボンドパッドを、前記ダイ接点上にフリップチップ実装するステップを含む
    ことを特徴とする方法。
  32. 請求項２９に記載の方法であって、
    前記第１のボードは、スロットを有し、
    前記ダイ接点は、前記スロットの近くの前記第１のボードの前記裏側に、アレイ状に並べられ、
    前記ダイは、前記ダイ上のボンドパッドが対応するスロットと整列されるように、前記第１のボードの前記前表面に取り付けられたアクティブ側を有し、
    前記ダイ上の前記ボンドパッドを、前記ダイ接点と電気的につなぐステップは、前記ボンドパッドから前記ダイ接点まで前記スロットを通って伸びるワイヤーボンドを形成するステップを含む
    ことを特徴とする方法。
  33. 請求項２９に記載の方法であって、さらに、
    前記個々のパッケージ領域間で、前記第１のボード及び前記第２のボードを切断するステップであって、個々のパッケージ化された半導体部品は、互いに分離される、というステップを含む
    ことを特徴とする方法。
  34. 請求項３３に記載の方法であって、さらに、
    前記個々のパッケージ化された半導体部品をテストするステップと、
    良品とわかるパッケージ化された半導体部品のみを、互いに積層するステップと、を含む
    ことを特徴とする方法。
  35. 請求項３４に記載の方法であって、
    積層するステップは、第１のパッケージ化された半導体部品の前側接点を、前記第１のパッケージ化された半導体部品上に積層された第２のパッケージ化された半導体部品の、対応する第２の裏側端子と電気的につなぐステップを含む
    ことを特徴とする方法。
  36. 請求項２９に記載の方法であって、さらに、
    良品とわかるパッケージを決定するために、前記第１のボード及び前記第２のボードを切断する前に、前記個々のパッケージ化された半導体部品をテストするステップを含む
    ことを特徴とする方法。
  37. 請求項３６に記載の方法であって、さらに、
    前記個々のパッケージ領域の間で、前記第１のボード及び前記第２のボードを切断するステップと、
    良品とわかるパッケージ化された半導体部品のみを、互いに積層するステップと、を含む
    ことを特徴とする方法。
  38. 請求項３７に記載の方法であって、
    積層するステップは、第１のパッケージ化された半導体部品の前側接点を、前記第１のパッケージ化された半導体部品上に積層された、第２のパッケージ化された半導体部品の、対応する第２の裏側端子に電気的につなぐステップを含む
    ことを特徴とする方法。
JP2009553715A 2007-03-12 2008-03-10 半導体デバイス及び部品のパッケージ化装置、半導体デバイス及び部品のパッケージ化方法 Active JP5467458B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
SG200701790-8 2007-03-12
SG200701790-8A SG146460A1 (en) 2007-03-12 2007-03-12 Apparatus for packaging semiconductor devices, packaged semiconductor components, methods of manufacturing apparatus for packaging semiconductor devices, and methods of manufacturing semiconductor components
PCT/US2008/056424 WO2008112643A2 (en) 2007-03-12 2008-03-10 Apparatus for packaging semiconductor devices, packaged semiconductor components, methods of manufacturing apparatus for packaging semiconductor devices, and methods of manufacturing semiconductor components

Publications (3)

Publication Number Publication Date
JP2010521818A true JP2010521818A (ja) 2010-06-24
JP2010521818A5 JP2010521818A5 (ja) 2011-05-06
JP5467458B2 JP5467458B2 (ja) 2014-04-09

Family

ID=39760341

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009553715A Active JP5467458B2 (ja) 2007-03-12 2008-03-10 半導体デバイス及び部品のパッケージ化装置、半導体デバイス及び部品のパッケージ化方法

Country Status (8)

Country Link
US (2) US7759785B2 (ja)
EP (1) EP2130224B1 (ja)
JP (1) JP5467458B2 (ja)
KR (1) KR101407773B1 (ja)
CN (1) CN101632175B (ja)
SG (1) SG146460A1 (ja)
TW (1) TWI374536B (ja)
WO (1) WO2008112643A2 (ja)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG146460A1 (en) * 2007-03-12 2008-10-30 Micron Technology Inc Apparatus for packaging semiconductor devices, packaged semiconductor components, methods of manufacturing apparatus for packaging semiconductor devices, and methods of manufacturing semiconductor components
TW200908260A (en) * 2007-08-08 2009-02-16 Phoenix Prec Technology Corp Packaging substrate and application thereof
US20090194871A1 (en) 2007-12-27 2009-08-06 Utac - United Test And Assembly Test Center, Ltd. Semiconductor package and method of attaching semiconductor dies to substrates
SG142321A1 (en) 2008-04-24 2009-11-26 Micron Technology Inc Pre-encapsulated cavity interposer
JP5543094B2 (ja) * 2008-10-10 2014-07-09 ピーエスフォー ルクスコ エスエイアールエル 低ノイズ半導体パッケージ
US7923290B2 (en) * 2009-03-27 2011-04-12 Stats Chippac Ltd. Integrated circuit packaging system having dual sided connection and method of manufacture thereof
JP5215244B2 (ja) * 2009-06-18 2013-06-19 新光電気工業株式会社 半導体装置
US8310835B2 (en) * 2009-07-14 2012-11-13 Apple Inc. Systems and methods for providing vias through a modular component
TWI508239B (zh) * 2009-08-20 2015-11-11 Xintec Inc 晶片封裝體及其形成方法
KR101221869B1 (ko) * 2009-08-31 2013-01-15 한국전자통신연구원 반도체 패키지 및 그 제조 방법
CN102237324A (zh) * 2010-04-29 2011-11-09 国碁电子(中山)有限公司 集成电路封装结构及方法
TWI416679B (zh) 2010-12-06 2013-11-21 Ind Tech Res Inst 半導體結構及其製造方法
US8558369B2 (en) * 2011-03-25 2013-10-15 Stats Chippac Ltd. Integrated circuit packaging system with interconnects and method of manufacture thereof
US9281260B2 (en) 2012-03-08 2016-03-08 Infineon Technologies Ag Semiconductor packages and methods of forming the same
CN104067387B (zh) * 2012-03-22 2016-12-14 三菱电机株式会社 半导体装置及其制造方法
US8860202B2 (en) * 2012-08-29 2014-10-14 Macronix International Co., Ltd. Chip stack structure and manufacturing method thereof
US9378982B2 (en) 2013-01-31 2016-06-28 Taiwan Semiconductor Manufacturing Company, Ltd. Die package with openings surrounding end-portions of through package vias (TPVs) and package on package (PoP) using the die package
JP5846187B2 (ja) * 2013-12-05 2016-01-20 株式会社村田製作所 部品内蔵モジュール
US20150221570A1 (en) * 2014-02-04 2015-08-06 Amkor Technology, Inc. Thin sandwich embedded package
US9443744B2 (en) * 2014-07-14 2016-09-13 Micron Technology, Inc. Stacked semiconductor die assemblies with high efficiency thermal paths and associated methods
US9230900B1 (en) * 2014-12-18 2016-01-05 Intel Corporation Ground via clustering for crosstalk mitigation
US9515017B2 (en) * 2014-12-18 2016-12-06 Intel Corporation Ground via clustering for crosstalk mitigation
US9397078B1 (en) * 2015-03-02 2016-07-19 Micron Technology, Inc. Semiconductor device assembly with underfill containment cavity
CN105390477B (zh) * 2015-12-11 2018-08-17 苏州捷研芯纳米科技有限公司 一种多芯片3d二次封装半导体器件及其封装方法
US10388636B2 (en) * 2015-12-21 2019-08-20 Intel Corporation Integrating system in package (SIP) with input/output (IO) board for platform miniaturization
CN106098676A (zh) * 2016-08-15 2016-11-09 黄卫东 多通道堆叠封装结构及封装方法
US10229859B2 (en) * 2016-08-17 2019-03-12 Advanced Semiconductor Engineering, Inc. Semiconductor device package and a method of manufacturing the same
DE112016007561T5 (de) 2016-12-31 2019-10-02 Intel Corporation Elektronisches bauelementgehäuse
US10319684B2 (en) * 2017-04-11 2019-06-11 STATS ChipPAC Pte. Ltd. Dummy conductive structures for EMI shielding
JP7003439B2 (ja) * 2017-04-27 2022-01-20 富士電機株式会社 半導体装置
US10403602B2 (en) * 2017-06-29 2019-09-03 Intel IP Corporation Monolithic silicon bridge stack including a hybrid baseband die supporting processors and memory
US10529592B2 (en) 2017-12-04 2020-01-07 Micron Technology, Inc. Semiconductor device assembly with pillar array
US11257803B2 (en) * 2018-08-25 2022-02-22 Octavo Systems Llc System in a package connectors
DE102020206769B3 (de) * 2020-05-29 2021-06-10 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung eingetragener Verein Mikroelektronische anordnung und verfahren zur herstellung derselben
US11776888B2 (en) * 2021-05-28 2023-10-03 Qualcomm Incorporated Package with a substrate comprising protruding pad interconnects

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09199526A (ja) * 1996-01-18 1997-07-31 Hitachi Ltd 半導体装置
JPH1056109A (ja) * 1996-08-12 1998-02-24 Hitachi Ltd 半導体装置
JPH1167963A (ja) * 1997-08-26 1999-03-09 Matsushita Electric Works Ltd 半導体装置
JP2001144218A (ja) * 1999-11-17 2001-05-25 Sony Corp 半導体装置及び半導体装置の製造方法
JP2001291800A (ja) * 2000-04-10 2001-10-19 Nippon Micron Kk 電子部品用パッケージ

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5861670A (en) * 1979-10-04 1999-01-19 Fujitsu Limited Semiconductor device package
JPH0719970B2 (ja) 1988-05-09 1995-03-06 日本電気株式会社 多層印刷配線板の製造方法
JP2681292B2 (ja) 1988-12-24 1997-11-26 イビデン電子工業株式会社 多層プリント配線板
US5043794A (en) * 1990-09-24 1991-08-27 At&T Bell Laboratories Integrated circuit package and compact assemblies thereof
JP2516489B2 (ja) 1991-05-22 1996-07-24 住友軽金属工業株式会社 力センサ及び力測定装置
JP3026126B2 (ja) 1991-12-13 2000-03-27 日本ミクロン株式会社 削り出しによるチップキャリア
US5490324A (en) * 1993-09-15 1996-02-13 Lsi Logic Corporation Method of making integrated circuit package having multiple bonding tiers
KR100240748B1 (ko) * 1996-12-30 2000-01-15 윤종용 기판을 갖는 반도체 칩 패키지와 그 제조 방법 및 그를 이용한적층 패키지
US6451624B1 (en) * 1998-06-05 2002-09-17 Micron Technology, Inc. Stackable semiconductor package having conductive layer and insulating layers and method of fabrication
JP3398721B2 (ja) * 1999-05-20 2003-04-21 アムコー テクノロジー コリア インコーポレーティド 半導体パッケージ及びその製造方法
TW472330B (en) * 1999-08-26 2002-01-11 Toshiba Corp Semiconductor device and the manufacturing method thereof
JP2001177051A (ja) * 1999-12-20 2001-06-29 Toshiba Corp 半導体装置及びシステム装置
US7132841B1 (en) * 2000-06-06 2006-11-07 International Business Machines Corporation Carrier for test, burn-in, and first level packaging
US6404043B1 (en) * 2000-06-21 2002-06-11 Dense-Pac Microsystems, Inc. Panel stacking of BGA devices to form three-dimensional modules
JP2002237682A (ja) 2001-02-08 2002-08-23 Cmk Corp 部品実装用凹部を備えた多層プリント配線板及びその製造方法
US6717061B2 (en) * 2001-09-07 2004-04-06 Irvine Sensors Corporation Stacking of multilayer modules
WO2003067656A1 (fr) 2002-02-06 2003-08-14 Ibiden Co., Ltd. Carte de montage pour puce a semiconducteur, realisation correspondante, et module a semiconducteur
US6903442B2 (en) * 2002-08-29 2005-06-07 Micron Technology, Inc. Semiconductor component having backside pin contacts
DE10320579A1 (de) * 2003-05-07 2004-08-26 Infineon Technologies Ag Halbleiterwafer, Nutzen und elektronisches Bauteil mit gestapelten Halbleiterchips, sowie Verfahren zur Herstellung derselben
JP4204989B2 (ja) * 2004-01-30 2009-01-07 新光電気工業株式会社 半導体装置及びその製造方法
DE602004016483D1 (de) 2004-07-16 2008-10-23 St Microelectronics Sa Elektronische Schaltungsanordnung, Vorrichtung mit solcher Anordnung und Herstellungsverfahren
JP4520355B2 (ja) * 2005-04-19 2010-08-04 パナソニック株式会社 半導体モジュール
US7504283B2 (en) * 2006-12-18 2009-03-17 Texas Instruments Incorporated Stacked-flip-assembled semiconductor chips embedded in thin hybrid substrate
SG146460A1 (en) * 2007-03-12 2008-10-30 Micron Technology Inc Apparatus for packaging semiconductor devices, packaged semiconductor components, methods of manufacturing apparatus for packaging semiconductor devices, and methods of manufacturing semiconductor components

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09199526A (ja) * 1996-01-18 1997-07-31 Hitachi Ltd 半導体装置
JPH1056109A (ja) * 1996-08-12 1998-02-24 Hitachi Ltd 半導体装置
JPH1167963A (ja) * 1997-08-26 1999-03-09 Matsushita Electric Works Ltd 半導体装置
JP2001144218A (ja) * 1999-11-17 2001-05-25 Sony Corp 半導体装置及び半導体装置の製造方法
JP2001291800A (ja) * 2000-04-10 2001-10-19 Nippon Micron Kk 電子部品用パッケージ

Also Published As

Publication number Publication date
SG146460A1 (en) 2008-10-30
TWI374536B (en) 2012-10-11
KR20090122283A (ko) 2009-11-26
TW200901435A (en) 2009-01-01
WO2008112643A2 (en) 2008-09-18
EP2130224A2 (en) 2009-12-09
EP2130224B1 (en) 2019-08-14
CN101632175A (zh) 2010-01-20
JP5467458B2 (ja) 2014-04-09
US20100279466A1 (en) 2010-11-04
US20080224298A1 (en) 2008-09-18
US8138021B2 (en) 2012-03-20
WO2008112643A3 (en) 2008-12-18
KR101407773B1 (ko) 2014-07-02
US7759785B2 (en) 2010-07-20
CN101632175B (zh) 2012-02-22

Similar Documents

Publication Publication Date Title
JP5467458B2 (ja) 半導体デバイス及び部品のパッケージ化装置、半導体デバイス及び部品のパッケージ化方法
JP5453692B2 (ja) 積層型ダイパッケージ用の金属リードを含む、金属リードを有するマイクロ電子ダイパッケージ、ならび関連するシステムおよび方法
US9530748B2 (en) Packaged microelectronic devices and methods for manufacturing packaged microelectronic devices
US8399992B2 (en) Package-on-package type semiconductor package
US7378726B2 (en) Stacked packages with interconnecting pins
US7915077B2 (en) Methods of making metal core foldover package structures
JP6061937B2 (ja) 積層された超小型電子装置を有する超小型電子パッケージ及びその製造方法
KR101117887B1 (ko) 마이크로전자 워크피스 및 이 워크피스를 이용한 마이크로전자 디바이스 제조 방법
TWI647790B (zh) 以聚合物部件爲主的互連體
KR20130091624A (ko) 반도체 장치 및 그 제조방법
US9202742B1 (en) Integrated circuit packaging system with pattern-through-mold and method of manufacture thereof
KR101106234B1 (ko) 고 용량 메모리 카드를 위한 단일층 기판을 형성하는 방법
US20190380234A1 (en) Stepped Component Assembly Accommodated Within a Stepped Cavity in Component Carrier
JP2014507809A (ja) Ｐｃｂ基板に埋め込まれたチップモジュール
KR101341619B1 (ko) 반도체 패키지 및 그의 제조 방법
TWI435667B (zh) 印刷電路板組件

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110309

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20110309

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110309

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120525

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120605

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20120903

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120903

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120925

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20121004

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20121004

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20121025

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121025

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20121116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130528

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20130826

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130826

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130906

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20130927

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130927

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20131008

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20131024

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20131024

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20131111

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131127

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20131127

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131224

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140116

R150 Certificate of patent or registration of utility model

Ref document number: 5467458

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250