JP2015173150A - 半導体パッケージ - Google Patents

半導体パッケージ Download PDF

Info

Publication number
JP2015173150A
JP2015173150A JP2014047684A JP2014047684A JP2015173150A JP 2015173150 A JP2015173150 A JP 2015173150A JP 2014047684 A JP2014047684 A JP 2014047684A JP 2014047684 A JP2014047684 A JP 2014047684A JP 2015173150 A JP2015173150 A JP 2015173150A
Authority
JP
Japan
Prior art keywords
connection
holding member
connection terminal
semiconductor package
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014047684A
Other languages
English (en)
Inventor
義博 井原
Yoshihiro Ihara
義博 井原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2014047684A priority Critical patent/JP2015173150A/ja
Priority to US14/638,188 priority patent/US20150262957A1/en
Publication of JP2015173150A publication Critical patent/JP2015173150A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13017—Shape in side view being non uniform along the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/29386—Base material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2224/29387—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32052—Shape in top view
    • H01L2224/32053—Shape in top view being non uniform along the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/81138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81447—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81455—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/144—Stacked arrangements of planar printed circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10189—Non-printed connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

【課題】信頼性の低下を抑制すること。【解決手段】半導体装置１０は、半導体素子９０が実装された配線基板３０と、配線基板３０に接続された複数の接続部材４０を有している。接続部材４０はそれぞれ、保持部材５０と、保持部材に接続部６１が保持された複数の接続端子６０を有している。接続端子６０は、ばね性を有する導電性の部材である。接続端子６０の接続部６３は、配線基板３０の第２の面３０ｂの接続用パッド３２にそれぞれはんだ７１により接続されている。【選択図】図１

Description

半導体パッケージに関する。
従来、半導体素子は、ボールグリッドアレイ（ＢＧＡ）やランドグリッドアレイ（ＬＧＡ）等のパッケージに実装され、そのパッケージは、マザーボードなどの基板に実装される。パッケージは、例えばはんだにより基板に直接実装される。また、パッケージは、コネクタやソケットを用いて基板に接続される（例えば、特許文献１，２参照）。
特開平１０−１９９６４１号公報 特表２００１−５２４２５８号公報
ところで、直接実装では、鉛フリー化に伴い基板の反り等による接続部の破断等が発生し、接続の信頼性が低下するおそれがある。また、ソケット等を用いた実装では、直接実装と同様に、基板とソケットとの間の接続において接続の信頼性が低下するおそれがある。
この半導体パッケージで、信頼性の低下を抑制することを目的とする。
本発明の一観点によれば、互いに対向する第１の面と第２の面と、前記第１の面の複数の実装用パッドと、前記第２の面の複数の接続用パッドとを有する配線基板と、前記複数の接続用パッドに接続された複数の接続部材と、を有し、前記複数の接続部材はそれぞれ、前記配線基板の第２の面と対向して配置された保持部材と、第１端が前記保持部材により前記配線基板とは反対側の面から露出して保持され、第２端が前記接続用パッドに接続され、ばね性を有する導電性の複数の接続端子と、を有する。
本発明の一観点によれば、信頼性の低下を抑制することができる。
半導体装置の概略断面図。 半導体装置の概略を示す裏面図。 保持部材の配列状態を示す半導体パッケージの一部裏面図。 接続端子の斜視図。 保持部材を示す斜視図。 製造工程を示す断面図。 （ａ）（ｂ）は製造工程における接続端子を示す斜視図。 製造工程を示す断面図。 別の接続部材を示す概略断面図。 別の接続部材を示す概略断面図。 別の接続部材を示す概略断面図。 別の接続部材を示す概略断面図。 別の接続端子を示す斜視図。 （ａ）は別の接続端子を示す斜視図、（ｂ）は側面図。 （ａ）は別の接続端子を示す斜視図、（ｂ）は断面図。 別の接続端子を示す斜視図。 （ａ）（ｂ）は別の接続端子を示す斜視図。
以下、各実施形態を、添付図面を参照して説明する。
なお、添付図面は、部分的に拡大して示している場合があり、寸法，比率などは実際と異なる場合がある。また、断面図では、各部材の断面構造を分かりやすくするために、一部のハッチングを省略する場合がある。
図１に示すように、半導体装置１０は、実装基板（たとえば、マザーボード）ＭＢの第１の面（図において上面）に実装される。
半導体装置１０は、実装基板ＭＢに接続される半導体パッケージ２０と、その半導体パッケージ２０に実装された半導体素子９０とを有している。
半導体パッケージ２０は、配線基板３０と、複数の接続部材４０とを有している。配線基板３０は、互いに対向する第１の面３０ａ（図において上面）と第２の面３０ｂ（図において下面）とを有している。配線基板３０の第１の面３０ａ（図において上面）に半導体素子９０が実装されている。配線基板３０の第２の面３０ｂに複数の接続部材４０が接続されている。配線基板３０は、複数の接続部材４０を介して実装基板ＭＢに接続される。
配線基板３０の第１の面３０ａ（上面）には、複数の実装用パッド３１が形成されている。実装用パッド３１は、バンプ８１を介して半導体素子９０のパッド９１に接続される。配線基板３０はたとえば有機基材の基板（有機基板）であり、ガラス等の繊維を含む。実装用パッド３１の材料は、たとえば銅（Ｃｕ）、ニッケル（Ｎｉ）、ニッケル合金等である。バンプ８１は、たとえばはんだバンプである。
配線基板３０の第１の面３０ａと半導体素子９０の間にはアンダーフィル樹脂８２が充填されている。アンダーフィル樹脂８２は、半導体素子９０の側面下部から配線基板３０の第１の面３０ａに向かってなだらかに傾斜して広がるフィレットを有している。アンダーフィル樹脂８２は、配線基板３０と半導体素子９０との間の接続強度を向上させ、実装用パッド３１等の腐食やエレクトロマイグレーションの発生を抑制する。アンダーフィル樹脂８２の材料は、例えばエポキシ系樹脂やポリイミド系樹脂などの絶縁性樹脂、又はこれら樹脂にシリカやアルミナ等のフィラーを混入した樹脂材である。
配線基板３０の第２の面３０ｂ（下面）には、複数の接続用パッド３２が形成されている。接続用パッド３２の材料は、たとえば銅（Ｃｕ）、ニッケル（Ｎｉ）、ニッケル合金等である。配線基板３０は、第１の面３０ａの実装用パッド３１と第２の面３０ｂの接続用パッド３２とを互いに電気的に接続する。配線基板３０は、内部に配線層が形成されていてもよく、配線層が形成されていなくてもよい。なお、配線基板３０の内部に配線層が形成される場合には、複数の配線層が絶縁層を介して形成され、各配線層と各絶縁層に形成されたビアとによって実装用パッド３１と接続用パッド３２とを互いに電気的に接続している。配線基板３０としては、例えばコア基板を有するコア付きビルドアップ基板やコア基板を有さないコアレス基板等を用いることができる。
配線基板３０の接続用パッド３２には複数の接続部材４０が接続されている。
図２に示すように、配線基板３０は、平面視矩形状に形成されている。なお、図２では、半導体素子９０、配線基板３０、複数の接続部材４０の外形を概略的に示し、それぞれに含まれる部材については省略されている。配線基板３０の中央に半導体素子９０（破線にて示す）が実装される。配線基板３０の第２の面３０ｂ（下面）には複数の接続部材４０が配設されている。本実施形態の半導体パッケージ２０は９個の接続部材４０を有し、それら接続部材４０は、配線基板３０の第２の面３０ｂに沿ってマトリックス状に配置されている。
図１に示すように、接続部材４０は、保持部材５０と複数の接続端子６０を有している。保持部材５０の材料は、ＬＣＰ（Liquid Crystal Polymer）樹脂などの絶縁性を有する樹脂である。保持部材５０は、本体部５１と複数の突出部５２とを有している。
図３に示すように、本体部５１は矩形状に形成されている。なお、図３では、隣接する複数の保持部材５０の関係を判りやすくするため、１つの保持部材５０を実線にて示し、他の保持部材５０を破線にて示している。突出部５２は、本体部５１の各頂点から対角線に沿って外側に突出している。したがって、本実施形態の保持部材５０は、４つの突出部５２を有している。図１に示すように、本体部５１は、互いに対向する第１の面５１ａ（図において上面）と第２の面５１ｂ（図において下面）を有している。そして、突出部５２は、本体部５１の側面５１ｃに沿って、本体部５１の第２の面５１ｂから第１の面５１ａに向かって、つまり本体部５１の高さ方向に沿って延びるように形成されている。本体部５１は、第１の面５１ａと第２の面５１ｂとの間を貫通する複数の貫通孔５３が形成されている。図５に示すように、貫通孔５３は四角形筒状の内周面を有している。本体部５１の第２の面５１ｂにおいて、貫通孔５３の開口端には段差部５３ａが形成されている。
図４に示すように、接続端子６０は、接続部６１（第１接続部）と、ばね部６２と、接続部６３（第２接続部）とを有している。接続部６１，６３は、互いに対向する平板状に形成されている。ばね部６２は、接続部６１と接続部６３とを連結する。ばね部６２は、接続部６１と接続部６３の間に入り込むように湾曲している。ばね部６２は、中央部６２ａの幅が、両端部６２ｂ，６２ｃの幅よりも狭く設定されている。
接続端子６０は、ばね性を有する導電性の部材である。接続端子６０の材料は、たとえば銅（Ｃｕ）、銅を含む合金であり、表面にニッケル（Ｎｉ）等のめっき膜が形成されている。接続部６１の裏面は接続面６１ａであり、この接続面には金（Ａｕ）等のめっき膜が形成されている。このようなめっき膜は、はんだの濡れ性や接続信頼性を向上する。
接続端子６０は、たとえばプレス装置等によって所定の形状に外形加工された金属板を屈曲して形成される。接続端子６０の厚さは、０．０４〜１．００ｍｍである。なお、金属板を所定の形状にエッチング加工し、その加工後の金属板を屈曲して接続端子６０を形成してもよい。
接続部６３は、配線基板３０の接続用パッド３２と電気的及び機械的に接続されている。本実施形態において、接続部６３は、はんだ７１により接続用パッド３２に接続されている。はんだ７１は、接続材の一例である。なお、導電性樹脂ペースト（たとえば、銀（Ａｇ）ペースト）などの導電性材料により接続部６３と接続用パッド３２とを接続してもよい。また、金（Ａｕ）とインジウム（Ｉｎ）による接合によって接続部６３と接続用パッド３２とを接続してもよい。
接続部６１は、保持部材５０（本体部５１）に形成された貫通孔５３内に挿入され、保持部材５０の本体部５１に固定されている。図５に示すように、貫通孔５３において、本体部５１の第２の面５１ｂの開口端に段差部５３ａが形成されている。この段差部５３ａは、接続部６１の大きさと厚さに応じて、たとえば接続部６１の厚さよりも深くなるように形成されている。このため、本体部５１の第２の面５１ｂが接続部６１の接続面６１ａよりも突出するように、接続端子６０の接続部６１が配置される。そして、この接続部６１をたとえば接着剤によって段差部５３ａに固定する。接着剤は、たとえば紫外線硬化性を有する接着剤、熱硬化性を有する接着剤、等を用いることができる。これにより、接続端子６０は保持部材５０（本体部５１）に保持される。
そして、図１に示すように、接続部６１の接続面６１ａは、保持部材５０（本体部５１）の第２の面５１ｂに対して露出している。この接続部６１の接続面６１ａには、はんだボール８３が形成されている。はんだボール８３は、接続端子６０と実装基板ＭＢとを接続するために用いられる。このようなはんだボール８３には、上記の接続部６３を接続用パッド３２に接続するはんだ７１よりも融点の低い材料が用いられる。つまり、接続端子６０は、接続部６１と実装基板ＭＢとを接続するはんだボール８３より融点の高い材料（高融点材）を用いて配線基板３０の接続用パッド３２に接続されている。
図３に示すように、突出部５２は、隣接して配置された複数の保持部材５０の配列間隔に応じた大きさにて形成されている。突出部５２は、隣接して配置された複数の保持部材５０の貫通孔５３の配置間隔を互いに等しくするように設定されている。
たとえば、本体部５１に縦列状（マトリックス状）に形成された貫通孔５３にはそれぞれ図４に示す接続端子６０が挿入される。各接続端子６０は、図１に示すように、配線基板３０の接続用パッド３２と接続される。配線基板３０の接続用パッド３２は、等ピッチにてマトリックス状に配置されている。したがって、１つの保持部材５０に形成された複数の貫通孔５３のピッチＬ１（貫通孔５３の中心の距離であって、接続端子６０の配置間隔）は、配線基板３０の接続用パッド３２の配置ピッチと等しく設定される。そして、隣接する２つの保持部材５０（図３において、符号５０ａ，５０ｂを付す）において、保持部材５０ａの貫通孔５３と、保持部材５０ｂの貫通孔５３のピッチＬ２は、保持部材５０ａにおけるピッチＬ１と等しい。したがって、図３において、横方向に配列された複数の貫通孔５３の配置間隔は互いに等しい。なお、図３の横方向に配列された保持部材５０について説明したが、図３の縦方向に配列された保持部材５０についても同様である。
次に、上記の半導体装置１０における作用を説明する。
半導体装置１０は、半導体素子９０が実装された配線基板３０と、配線基板３０に接続された複数の接続部材４０を有している。接続部材４０はそれぞれ、保持部材５０と、保持部材に接続部６１が保持された複数の接続端子６０を有し、接続端子６０の接続部６３は、配線基板３０の第２の面３０ｂの接続用パッド３２にそれぞれはんだ７１により接続されている。
接続端子６０は、ばね性を有する導電性の部材である。このような接続端子６０は、配線基板３０と保持部材５０、つまり接続部６１の間の距離の、配線基板３０に対する保持部材５０の傾きを許容する。したがって、熱等によって実装基板ＭＢに反りやねじれが生じた場合、その実装基板ＭＢの形状変化に応じて各保持部材５０が独立して変位する。したがって、実装基板ＭＢに接続されたはんだボール８３に加わる応力が緩和され、はんだボール８３における断線が低減される。
また、保持部材５０の突出部５２は、図３に示すように、隣接した保持部材５０の突出部５２に当接し、隣接した２つの保持部材５０の間に間隙５５を形成する。この間隙５５は、隣接した２つの保持部材５０の相対的な傾きを許容する。したがって、はんだボール８３に加わる応力が緩和され、はんだボール８３における断線が低減される。
そして、上記の保持部材５０の姿勢の変化は、反り等が生じた実装基板ＭＢに半導体パッケージ２０を実装する際も同様である。したがって、反り等が生じた実装基板ＭＢにたいして、半導体パッケージ２０のはんだボール８３を確実に接続される。このため、接続不良の発生がすくなくなり、歩留まりが向上する。そして、半導体パッケージ２０の実装に対する工数や、実装基板ＭＢに反りが生じないように温度などを管理する手間が削減される。
接続端子６０は、ばね性を有する導電性の部材である。このような接続端子６０は、配線基板３０に対して、その配線基板３０の第２の面３０ｂに垂直な方向において、配線基板３０と保持部材５０つまり接続部６１との相対的な移動を許容する。また、接続端子６０は、配線基板３０の第２の面３０ｂと平行な方向において、配線基板３０と保持部材５０（接続部６１）との相対的な移動を許容する。
次に、上記の接続部材４０の製造工程の概略を説明する。
図６に示すように、保持部材５０を形成する。たとえば、樹脂よりなる保持部材５０は、モールド成型加工により形成することができる。
次に、図７（ａ）に示すように、接続端子６０を形成する。この接続端子６０は、プレス加工やレーザ加工などの機械加工やエッチング等によって所定形状の金属板を生成し、その金属板を屈曲加工して製造される。
なお、図７（ｂ）に示すように、リードフレーム６５によって接続された複数の接続端子６０を一括して形成した後、個片化してもよい。
そして、図８に示すように、保持部材５０に接続端子６０を固定する。たとえば、保持部材５０の段差部５３ａにたとえば紫外線硬化性を有する接着剤を塗布し、保持部材５０の貫通孔５３に接続端子６０の接続部６３を挿入する。そして、段差部５３ａに接続部６１を当接させ、接着剤を硬化する。これにより、段差部５３ａに接続端子６０の接続部６１が固定され、保持部材５０に接続端子６０が保持される。なお、圧入により接続端子６０を固定してもよい。たとえば、保持部材５０の貫通孔５３の大きさより接続端子６０の接続部６１の大きさを大きくしてその接続部６１を貫通孔５３に圧入して接続端子６０を保持部材５０に固定する。また、接続部６１とばね部６２の端部６２ｂを含む部分の大きさを貫通孔５３の大きさより大きくして圧入することで、接続端子６０を保持部材５０に固定してもよい。
以上記述したように、本実施形態によれば、以下の効果を奏する。
（１）半導体装置１０は、半導体素子９０が実装された配線基板３０と、配線基板３０に接続された複数の接続部材４０を有している。接続部材４０はそれぞれ、保持部材５０と、保持部材に接続部６１が保持された複数の接続端子６０を有し、接続端子６０の接続部６３は、配線基板３０の第２の面３０ｂの接続用パッド３２にそれぞれはんだ７１により接続されている。
ばね性を有する接続端子６０により、半導体パッケージ２０の配線基板３０を実装基板ＭＢに実装する。したがって、熱や応力により接続端子６０が変形することにより、接続端子６０と実装基板ＭＢとを接続するはんだに加わる応力が低減される。これにより、はんだ（はんだボール８３）の破損が低減され、信頼性の低下を抑制することができる。
（２）反り等の発生した実装基板ＭＢへ実装する場合、その実装基板ＭＢの形状に応じて各保持部材５０が独立して変位する。したがって、実装基板ＭＢのパッドに対して各接続部材４０のはんだボール８３がそれぞれ接触するため、各接続端子６０が実装基板ＭＢに対して確実に接続される。このように、反り等が生じた実装基板ＭＢに対して半導体パッケージ２０を確実に接続することができる。そして、接続不良の発生が抑制されるため、歩留まりを向上することができる。
（３）接続端子６０の先端に形成されたはんだボール８３は、接続端子６０と配線基板３０とを接続するはんだ７１と比べ、融点が低い材料により形成されている。したがって、半導体パッケージ２０を実装基板ＭＢに実装する際のリフロー炉などの熱により、はんだ７１が溶融することはない。したがって、実装基板ＭＢに対して半導体パッケージ２０を容易にすることができる。また、はんだ７１が溶融するのに十分な熱を加えることで、実装基板ＭＢから半導体パッケージ２０を容易に取り外すことができる。
尚、上記各実施形態は、以下の態様で実施してもよい。なお、上記実施形態と同様の部材については符号及び説明を省略することがある。
・上記実施形態に対し、接続部材４０の構成、保持部材５０や接続端子６０の材質・形状を適宜変更してもよい。
たとえば、図９に示すように、接続部材１００は、保持部材１１０、保持具１２０、接続端子１３０を有している。
保持部材１１０は、上記実施形態の保持部材５０と同様に、本体１１１、調整部１１２を有し、本体１１１は第１の面１１３と第２の面１１４との間を貫通する貫通孔１１５を有している。保持部材１１０は、金属製である。保持部材１１０の材料は、たとえばアルミニウム、アルミニウムを含む合金、銅、銅合金、等である。
接続端子１３０は、接続部１３１，ばね部１３２、接続部１３３を有している。接続端子１３０は、側面視略Ｃ字状に形成されている。
接続端子１３０は、保持具１２０に固定されている。保持具１２０は、たとえば断面長方形状に形成されている。保持具１２０は保持部材１１０の貫通孔１１５内に固定されている。保持具１２０は、たとえばエポキシ系樹脂等の絶縁体である。このような金属製の保持部材１１０を、たとえばグランドに接続することで、接続端子１３０に対するノイズの混入が抑制される。このため、接続端子１３０により高周波の信号を伝達することが可能となる。
なお、絶縁材よりなる保持具１２０に固定した接続端子１３０を、樹脂製の保持部材に用いてもよい。この場合、圧入、融着、または接着剤を用いて保持部材に保持具１２０を固定することができる。
また、図１０に示すように、接続部材１００ａは、保持部材１１０ａ，保持具１２０ａ、接続端子１３０を有している。保持部材１１０ａは、図９に示す保持部材１１０と同様に、本体１１１ａ，調整部１１２を有し、本体１１１ａは、第１の面１１３と第２の面１１４との間を貫通する貫通孔１１５ａを有している。貫通孔１１５ａは、第１の面１１３から第２の面１１４にかけて徐々に狭くなるテーパ状に形成されている。接続端子１３０は保持具１２０ａに固定されている。保持具１２０ａは断面長方形状または台形状に形成されている。保持具１２０ａは貫通孔１１５ａに圧入される。
また、図１１に示すように、接続部材１００ｂは、保持部材１１０ｂ，保持具１２０、接続端子１３０を有している。保持部材１１０ｂは、図９に示す保持部材１１０と同様に、本体１１１ｂ，調整部１１２を有し、本体１１１ｂは、第１の面１１３と第２の面１１４との間を貫通する貫通孔１１５ｂを有している。貫通孔１１５ｂは、第１の面１１３における開口の大きさが第２の面１１４における開口よりも小さくなるように段差部１１６ｂが形成されている。保持具１２０は、保持部材１１０ｂの第２の面１１４側からと保持具１２０を貫通孔１１５ｂに挿入され、段差部１１６ｂにより固定（位置決め）される。
また、図１２に示すように、接続部材１００ｃは、保持部材１１０ｃ，保持具１２０、接続端子１３０を有している。保持部材１１０ｃは、図９に示す保持部材１１０と同様に、本体１１１ｃ，調整部１１２を有し、本体１１１ｃは、第１の面１１３と第２の面１１４との間を貫通する貫通孔１１５ｃを有している。貫通孔１１５ｃは、第１の面１１３における開口の大きさが第２の面１１４における開口よりも大きくなるように段差部１１６ｃが形成されている。保持具１２０は、保持部材１１０ｃの第１の面１１３側からと保持具１２０を貫通孔１１５ｃに挿入され、段差部１１６ｃにより固定（位置決め）される。
また、接続端子６０の形状を適宜変更してもよい。
たとえば、図１３に示すように、この接続端子２００は、接続部２０１と、ばね部２０２と、接続部２０３とを有している。接続部２０１，２０３は、互いに対向する平板状に形成されている。ばね部２０２は平板状に形成され、接続部２０１と接続部２０３とを連結する。接続端子２００は、接続部２０１と接続部２０３が、ばね部２０２との接続部から互いに逆方向に延びるように形成されている。
また、図１４（ａ），図１４（ｂ）に示すように、この接続端子２１０は、接続部２１１と、ばね部２１２と、接続部２１３とを有している。接続部２１１，２１３は、互いに対向する平板状に形成されている。ばね部２１２は平板状に形成され、接続部２１１と接続部２１３とを連結する。接続端子２１０は、接続部２１１と接続部２１３が、ばね部２１２との接続部から互いに同じ方向に延びるように形成されている。
また、接続端子を柱状としてもよい。
たとえば、図１５（ａ）に示すように、接続端子２２０は、円形板状の接続部２２１，２２３と、それら接続部２２１，２２３を連結する円柱状のばね部２２２とを有している。このばね部２２２は、撓みと軸方向における伸縮とが可能である。このような接続端子２２０は、たとえば、図１５（ｂ）に示すように、ばね部２２２に保持具２３０が固定され、この保持具２３０を保持部材に固定して接続部材とすることができる。
また、図１６に示すように、接続端子２４０を形成してもよい。この接続端子２４０は、円形板状の接続部２４１，２４３と、それら接続部２４１，２４３を連結するばね部２４２を有している。ばね部２４２は、中央部２４２ａが両端部２４２ｂ，２４２ｃに比べて細くなるように形成されている。このような接続端子２４０は、図１５（ｂ）と同様に、保持具を用いて保持部材に固定して接続部材とすることができる。
また、図１７（ａ）に示すように、接続端子２５０は、円形板状の接続部２５１，２５３と、それら接続部２５１，２５３を連結する円柱状のばね部２５２とを有している。そして、接続部２５１は、接続部２５３より大きく形成されている。このような接続端子２５０は、上記実施形態と同様に、接続部２５１を保持部材に直接固定して接続部材とすることができる。
同様に、図１７（ｂ）に示す接続端子２６０は、円形板状の接続部２６１，２６３と、それら接続部２６１，２６３を連結するばね部２６２を有している。ばね部２６２は、中央部２６２ａが両端部２６２ｂ，２６２ｃに比べて細くなるように形成されている。そして、そして、接続部２６１は、接続部２６３より大きく形成されている。このような接続端子２６０は、上記実施形態と同様に、接続部２６１を保持部材に直接固定して接続部材とすることができる。
・上記各形態では、図３に示すように、本体部５１の４つの頂点部に突出部５２を形成したが、突出部５２の形成位置及び形状は上記実施形態に限定されない。たとえば、本体部５１の側面に突出部を形成してもよい。また、本体部５１の各側面に複数の突出部を形成してもよい。
・上記各形態では、例えば図３に示すように、各保持部材５０の突出部５２が互いに当接することで、接続端子６０の配列間隔を設定したが、突出部５２が隣接する保持部材５０の本体部５１に当接して配列間隔を設定するようにしてもよい。
・上記各形態では、図３に示すように、保持部材５０に３×３個の接続端子６０を保持したが、例えば２×２個，４×４個，５×５個のように、保持する接続端子６０の数を適宜変更してもよい。また、３×４個、４×６個のように、縦方向の数と横方向の数を相違させた保持部材としてもよい。
２０ 半導体パッケージ
３０ 配線基板
３０ａ 第１の面
３０ｂ 第２の面
４０ 接続部材
５０ 保持部材
６０ 接続端子

Claims (8)

  1. 互いに対向する第１の面と第２の面と、前記第１の面の複数の実装用パッドと、前記第２の面の複数の接続用パッドとを有する配線基板と、
    前記複数の接続用パッドに接続された複数の接続部材と、
    を有し、
    前記複数の接続部材はそれぞれ、
    前記配線基板の第２の面と対向して配置された保持部材と、
    第１端が前記保持部材により前記配線基板とは反対側の面から露出して保持され、第２端が前記接続用パッドに接続され、ばね性を有する導電性の複数の接続端子と、
    を有すること、
    を特徴とする半導体パッケージ。
  2. 前記接続端子の第２端と前記接続用パッドとを接続する高融点の接続材を有すること、
    を特徴とする請求項１に記載の半導体パッケージ。
  3. 前記保持部材から露出する前記接続端子の第１端の面に形成されたはんだボールと、
    前記接続端子の第２端と前記接続用パッドとを接続する接続材と、
    を有し、
    前記接続材は前記はんだボールより高融点材であること、
    を特徴とする請求項１に記載の半導体パッケージ。
  4. 前記接続端子は絶縁体を介して前記保持部材により保持されること、を特徴とする請求項１〜３のいずれか一項に記載の半導体パッケージ。
  5. 前記保持部材は金属製であること、を特徴とする請求項４に記載の半導体パッケージ。
  6. 前記接続端子は金属板を屈曲して形成されること、
    を特徴とする請求項１〜５のいずれか一項に記載の半導体パッケージ。
  7. 前記接続端子は、互いに平行な板状の第１接続部及び第２接続部と、前記第１接続部と前記第２接続部とを連結するばね部とを有すること、
    を特徴とする請求項６に記載の半導体パッケージ。
  8. 前記接続端子は柱状であることを特徴とする請求項１〜５のいずれか一項に記載の半導体パッケージ。
JP2014047684A 2014-03-11 2014-03-11 半導体パッケージ Pending JP2015173150A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2014047684A JP2015173150A (ja) 2014-03-11 2014-03-11 半導体パッケージ
US14/638,188 US20150262957A1 (en) 2014-03-11 2015-03-04 Semiconductor package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014047684A JP2015173150A (ja) 2014-03-11 2014-03-11 半導体パッケージ

Publications (1)

Publication Number Publication Date
JP2015173150A true JP2015173150A (ja) 2015-10-01

Family

ID=54069717

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014047684A Pending JP2015173150A (ja) 2014-03-11 2014-03-11 半導体パッケージ

Country Status (2)

Country Link
US (1) US20150262957A1 (ja)
JP (1) JP2015173150A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101679586B1 (ko) * 2015-07-13 2016-11-25 주식회사 신성씨앤티 실리콘관통전극 기반의 반도체 패키지

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01313969A (ja) * 1988-06-13 1989-12-19 Hitachi Ltd 半導体装置
US5989936A (en) * 1994-07-07 1999-11-23 Tessera, Inc. Microelectronic assembly fabrication with terminal formation from a conductive layer
US8179693B2 (en) * 2007-03-30 2012-05-15 International Business Machines Corporation Apparatus for electrically connecting two substrates using a land grid array connector provided with a frame structure having power distribution elements
JP5563785B2 (ja) * 2009-05-14 2014-07-30 新光電気工業株式会社 半導体パッケージ及びその製造方法
JP5478155B2 (ja) * 2009-08-27 2014-04-23 新光電気工業株式会社 接続端子付基板
JP5713598B2 (ja) * 2010-07-20 2015-05-07 新光電気工業株式会社 ソケット及びその製造方法

Also Published As

Publication number Publication date
US20150262957A1 (en) 2015-09-17

Similar Documents

Publication Publication Date Title
JP5500870B2 (ja) 接続端子付き基板及び電子部品のソケット等
US8800142B2 (en) Package substrate unit and method for manufacturing package substrate unit
JP5271088B2 (ja) 超ファインピッチ配線で積層された超小型電子アセンブリとその製造方法
TW201803076A (zh) 具有增大的附接角度的導電線之半導體裝置及方法
JP5788166B2 (ja) 接続端子構造及びその製造方法、並びにソケット
US9326372B2 (en) Semiconductor device manufacturing method and semiconductor mounting substrate
US7684205B2 (en) System and method of using a compliant lead interposer
JP2013030748A (ja) 電子部品
JP4878813B2 (ja) 半導体実装装置
JP2015173150A (ja) 半導体パッケージ
US7671477B2 (en) Technique for moderating stresses cause by a difference in thermal expansion coeffiecients between a substrate and an electronic component
JP2004128290A (ja) 半導体装置
US6830177B2 (en) Method and apparatus to compliantly interconnect commercial-off-the-shelf chip scale packages and printed wiring boards
JP4267549B2 (ja) 半導体装置およびその製造方法ならびに電子機器
US6803647B2 (en) Mounting structure of semiconductor device and mounting method thereof
JP2856197B2 (ja) Ｂｇａ接続構造
WO2017203859A1 (ja) 電子回路装置及び方法
TWI405375B (zh) 電連接器
JPH06268141A (ja) 電子回路装置の実装方法
JP5577734B2 (ja) 電子装置および電子装置の製造方法
JP2009231467A (ja) 基板ユニット，電子装置，及び基板ユニット製造方法
JP2009130074A (ja) 半導体装置
JP3845314B2 (ja) Ｂｇａ部品、ｂｇａ部品の実装方法及び半導体装置
CN116014472A (zh) 连接组件、板级架构，以及一种计算设备
JP2005294483A (ja) 電子部品及び電子装置