JP2013030748A - 電子部品 - Google Patents

電子部品 Download PDF

Info

Publication number
JP2013030748A
JP2013030748A JP2012088045A JP2012088045A JP2013030748A JP 2013030748 A JP2013030748 A JP 2013030748A JP 2012088045 A JP2012088045 A JP 2012088045A JP 2012088045 A JP2012088045 A JP 2012088045A JP 2013030748 A JP2013030748 A JP 2013030748A
Authority
JP
Japan
Prior art keywords
electrode terminal
flexible electrode
electronic component
connection
interposer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012088045A
Other languages
English (en)
Inventor
Hideaki Sakaguchi
秀明 坂口
Akinori Shiraishi
晶紀 白石
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2012088045A priority Critical patent/JP2013030748A/ja
Publication of JP2013030748A publication Critical patent/JP2013030748A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0302—Properties and characteristics in general
    • H05K2201/0311—Metallic part with specific elastic properties, e.g. bent piece of metal as electrical contact
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/1031—Surface mounted metallic connector elements
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10962—Component not directly connected to the PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

【課題】応力緩和機能を備える新規な構造の電子部品を提供する。
【解決手段】接続電極Ｅと、下側に空間が設けられた状態で接続電極Ｅに接続され、本体部４０ａ（膨出部）と、本体部４０ａの上面に設けられた突出接続部４０ｂとを備え、圧力によって弾性変形する可撓性電極端子４０とを含む。可撓性電極端子４０は、実装基板、インターポーザ、半導体チップ又はプローブ基板などの外部接続端子として設けられる。
【選択図】図８

Description

実装基板、インターポーザ、半導体チップ、及びプローブ基板などの電子部品に関する。
従来、電子機器の小型化、薄型化、高性能化に伴って、半導体チップを実装基板にフリップチップ接続する実装構造が広く採用されている。そのような実装構造では、半導体チップのはんだバンプが実装基板の接続電極にフリップチップ接続された後に、半導体チップの下側の隙間にアンダーフィル樹脂が充填される。
また、半導体チップがインターポーザにフリップチップ接続され、インターポーザが実装基板に接続される場合もある。
特開２００８−２５２０５３号公報 特開２００５−１８３９２４号公報 特開平１１−１９５６７６号公報
後述する予備的事項の欄で説明するように、半導体チップ（シリコン）とそれがフリップチップ接続される実装基板（ガラスエポキシ樹脂）とでは、熱膨張係数がかなり異なっている。このため、半導体チップを実装する際の加熱処理で、熱応力の発生によって接合部に残留応力が集中して発生しやすい。
これにより、半導体チップと実装基板との接合部や半導体チップの素子が破壊することがあり、電気接続の十分な信頼性が得られない。シリコンインターポーザを介して半導体チップを実装基板に接続する場合も同様な問題が発生する。
応力緩和機能を備える新規な構造の電子部品を提供することを目的とする。
以下の開示の一観点によれば、接続電極と、下側に空間が設けられた状態で前記接続電極に接続され、本体部と、前記本体部の上面に設けられた突出接続部とを備え、圧力によって弾性変形する可撓性電極端子とを有する電子部品が提供される。
以下の開示によれば、電子部品（実装基板、インターポーザ、半導体チップ又はプローブ基板など）は、本体部の上面に突出接続部が設けられた可撓性電極端子を備えている。
例えば、実装基板に設けられた可撓性電極端子にインターポーザを介して半導体チップをフリップチップ接続する場合、実装時に熱応力が発生するとしても、実装基板の可撓性電極端子が弾性変形して撓むことにより応力を分散することができる。
可撓性電極端子は突出接続部を備えるため、実装時の応力を突出接続部に集中させることができる。よって、実装時の応力が突出接続部を介して本体部に効率よく伝わって本体部が撓むため応力を容易に分散することができる。
これにより、実装基板とインターポーザとの接続部での残留応力の発生を低減することができる。従って、実装基板とインターポーザとの接続部の破壊が回避され、半導体装置の信頼性を向上させることができる。
図１（ａ）〜（ｃ）は予備的事項を説明するための断面図（その１）である。 図２は予備的事項を説明するための断面図（その２）である。 図３（ａ）〜（ｄ）は第１実施形態の実装基板（電子部品）の製造方法を示す断面図（その１）である。 図４（ａ）〜（ｃ）は第１実施形態の実装基板（電子部品）の製造方法を示す断面図（その２）である。 図５（ａ）〜（ｄ）は第１実施形態の実装基板（電子部品）の製造方法を示す断面図（その３）である 図６は第１実施形態の実装基板（電子部品）を示す断面図である。 図７（ａ）及び（ｂ）は半導体チップがインターポーザにフリップチップ接続される様子を示す断面図である。 図８は図７（ｂ）の半導体チップが実装されたインターポーザが図６の実装基板に接続されて得られる半導体装置を示す断面図である。 図９は図８の半導体装置にアンダーフィル樹脂が充填された様子を示す断面図である。 図１０は半導体チップが図６の実装基板に接続されて得られる半導体装置を示す断面図である。 図１１は図１０の半導体装置にアンダーフィル樹脂が充填された様子を示す断面図である。 図１２は第１実施形態のインターポーザ（電子部品）を示す断面図である。 図１３は第１実施形態の半導体チップ（電子部品）を示す断面図である。である。 図１４（ａ）及び（ｂ）は第１実施形態に係る変形例の可撓性電極端子の様子を示す断面図である。 図１５は第２実施形態の実装基板（電子部品）を示す断面図である。 図１６は第２実施形態のインターポーザ（電子部品）を示す断面図である。 図１７は第２実施形態の半導体チップ（電子部品）を示す断面図である。 図１８（ａ）及び（ｂ）は第２実施形態に係る変形例の可撓性電極端子を示す断面図である。 図１９（ａ）は第３実施形態のプローブ基板（電子部品）を示す平面図、図１９（ｂ）は図１９（ａ）のＩ−Ｉに沿った断面図である。 図２０は図１９（ｂ）のプローブ基板の上に被試験対象物が配置された様子を示す断面図である。 図２１は第３実施形態の別の可撓性電極端子を備えたプローブ基板（電子部品）を示す断面図である。 図２２（ａ）及び（ｂ）は第３実施形態の変形例の可撓性電極端子を示す断面図である。 図２３（ａ）及び（ｂ）は第３実施形態の別の変形例の可撓性電極端子を示す断面図である。
以下、実施の形態について、添付の図面を参照して説明する。
実施形態の説明の前に、基礎となる予備的事項について説明する。図１及び図２は予備的事項を説明するための断面図である。
図１（ａ）に示すように、まず、半導体チップ１００と実装基板２００（パッケージ基板）とを用意する。半導体チップ１００はその下面側にはんだバンプ１２０を備えている。
実装基板２００はガラスエポキシ樹脂から形成され、上面側に接続電極２２０とそれを露出させるようにして設けられたソルダレジスト２４０とを備えている。
そして、図１（ｂ）に示すように、実装基板２００の接続電極２２０の上にはんだを塗布し、半導体チップ１００のはんだバンプ１２０を実装基板２００の接続電極２２０の上に配置する。さらに、加熱処理によってはんだを溶融させてリフローはんだ付けを行うことにより、半導体チップ１００を実装基板２００にフリップチップ接続する。
錫（Ｓｎ）−銀（Ａｇ）−銅（Ｃｕ）系などの鉛（Ｐｂ）フリーのはんだでは、２２０〜２５０℃程度の比較的高い温度で加熱処理する必要がある。
ここで、半導体チップ１００（シリコン）の熱膨張係数は３〜４ｐｐｍ／℃であり、実装基板２００（ガラスエポキシ樹脂）の熱膨張係数は１８ｐｐｍ／℃であり、両者において熱膨張係数がかなり異なっている。
このため、図１（ｂ）に示すように、リフローはんだ付けの加熱処理の際に、熱膨張係数の大きな実装基板２００が熱膨張して伸びることになる。次いで、室温まで降下させた後に、半導体チップ１００の下側の隙間にアンダーフィル樹脂３００を充填する。室温まで降下させると、熱膨張して伸びた実装基板２００が元の状態に戻る。
このとき、半導体チップ１００と実装基板２００との接合部には残留応力が集中して発生した状態となっている。このため、残留応力によって半導体チップ１００と実装基板２００との接合部が破壊することがある。
つまり、半導体チップ１００側の接続部、実装基板２００側の接続部、又は、はんだバンプ１２０に破壊が生じ、導通不良が発生することがある。あるいは、残留応力によって半導体チップ１００の内部の素子が破壊されることがある。
このように、半導体チップ１００と実装基板２００と間の熱膨張係数のミスマッチによって、半導体チップ１００を実装基板２００に信頼性よくフリップチップ接続することが困難になる。なお、特に、半導体チップ１００の面積が大きい場合（１５〜２０ｍｍ□）やはんだバンプ１２０の高さが低くなるにつれて接合部の破壊が顕著になる傾向がある。
図２には、半導体チップ１００がシリコンインターポーザ４００を介して実装基板２００にフリップチップ接続される様子が示されている。シリコンインターポーザ４００は上下側を導通可能にする貫通電極４２０を備えている。半導体チップ１００のはんだバンプ１２０がシリコンインターポーザ４００の上面側の電極にフリップチップ接続される。
そして、半導体チップ１００が実装されたシリコンインターポーザ４００のはんだバンプ４４０が実装基板２００の接続電極２２０にリフローはんだ付けによって接続される。
このような、実装構造においても、シリコンインターポーザ４００と実装基板２００との間で熱膨張係数のミスマッチが生じているため、残留応力によってシリコンインターポーザ４００と実装基板２００との接合部に破壊が生じやすい。
以下に説明する実施形態のインターポーザを使用することにより、上記した不具合を解消することができる。
（第１の実施の形態）
図３〜図５は第１実施形態の実装基板（電子部品）の製造方法を示す断面図、図６は第１実施形態の実装基板（電子部品）を示す断面図である。
本実施形態では、電子部品として、実装基板、インターポーザ及び半導体チップを例に挙げて説明する。最初に、実装基板に応力緩和機能を有する可撓性電極端子を設ける方法について説明する。実装基板は半導体パッケージの配線基板などとして使用される。
第１実施形態の実装基板の製造方法では、図３（ａ）に示すように、まず、ベース基板１０を用意する。ベース基板１０はガラスエポキシ樹脂などの樹脂を含む有機基板であり、コア基板と呼ばれることもある。
次いで、図３（ｂ）に示すように、ベース基板１０をドリルなどで加工することにより、上面から下面に貫通するスルーホールＴＨを形成する。
続いて、図３（ｃ）に示すように、ベース基板１０のスルーホールＴＨに貫通電極ＴＥを充填すると共に、ベース基板１０の両面側に貫通電極ＴＥを介して相互接続される第１配線層２０をそれぞれ形成する。
貫通電極ＴＥ及び第１配線層２０の形成方法の一例としては、めっきによってベース基板１０のスルーホールＴＨ内から両面側に銅などの金属層を形成した後に、両面側の金属層をフォトリソグラフィ及びエッチングによりパターニングする方法がある。
あるいは、両面銅張積層基板を使用することにより、両面側の第１配線層２０がスルーホールＴＨの側壁に形成されたスルーホールめっき層を介して接続され、スルーホールＴＨ内の孔が樹脂で充填された構造を採用してもよい。
その後に、図３（ｄ）に示すように、ベース基板１０の上面側に、第１配線層２０の接続部上にビアホールＶＨが設けられた保護絶縁層３０を形成する。また同様に、ベース基板１０の下面側に、第１配線層２０の接続部上に開口部３０ｘが設けられた保護絶縁層３０を形成する。
保護絶縁層３０の形成方法としては、感光性の樹脂フィルムを貼付した後に、フォトリソグラフィによってビアホールＶＨ（開口部３０ｘ）を形成する。又は、液状樹脂を塗布した後に、フォトリソグラフィによってビアホールＶＨ（開口部３０ｘ）を形成してもよい。あるいは、樹脂フィルムをレーザで加工してビアホールＶＨ（開口部３０ｘ）を形成してもよい。保護絶縁層３０としては、好適にソルダレジストが使用される。
次いで、図４（ａ）に示すように、無電解めっきによって、上面側の保護絶縁層３０のビアホールＶＨに銅などの金属層を充填することにより、第１配線層２０に接続されるビア導体２１を得る。
あるいは、電解めっきによって保護絶縁層３０のビアホールＶＨにビア導体２１を形成してもよい。この場合は、ベース基板１０の上面側にシード層及び電解めっき層を形成してビアホールＶＨを金属層で埋め込んだ後に、保護絶縁層３０が露出するまで金属層を研磨することによりビア導体２１を得る。
次いで、図４（ｂ）に示すように、上面側の保護絶縁層３０の上に、ビア導体２１に接続される導体パターン層２２を第２配線層として形成する。導体パターン層２２は島状に配置されるパッド電極として形成されてもよいし、あるいは、延在する配線部の一端にパッド電極が繋がって配置されていてもよい。
導体パターン層２２は、例えばセミアディティブ法によって形成される。詳しく説明すると、ベース基板１０の上面側の保護絶縁層３０及びビア導体２１の上に、銅などからなるシード層（不図示）を無電解めっきやスパッタ法により形成する。
さらに、導体パターン層２２が配置される部分に開口部が設けられためっきレジスト（不図示）を形成する。その後に、シード層をめっき給電経路に利用する電解めっきにより、めっきレジストの開口部に銅などからなる金属めっき層（不図示）を形成する。
次いで、めっきレジストを除去した後に、金属めっき層をマスクにしてシード層をエッチングすることにより、シード層及び金属めっき層から形成される導体パターン層２２が得られる。
続いて、図４（ｃ）に示すように、導体パターン層２２の接続部上にコンタクト層Ｃを形成する。コンタクト層Ｃは、無電解めっきにより導体パターン層２２の上にニッケル／金層を順に形成することにより得られる。
あるいは、電解めっきにより導体パターン層２２の上にはんだ層を形成してコンタクト層Ｃとしてもよい。このようにして、導体パターン層２２とその上のコンタクト層Ｃとによって接続電極Ｅが形成される。
さらに、ベース基板１０の下面側の第１配線層２０の接続部上に同様なコンタクト層Ｃを形成する。
次いで、図５（ａ）に示すように、電極部品として可撓性電極端子４０を用意する。可撓性電極端子４０は上側にドーム状に膨らむ膨出部４０ａ（本体部）とその上面中央部に設けられて上側に突き出る突出接続部４０ｂとを備えている。
可撓性電極端子４０は圧力によって弾性変形する金属材料から形成される。これにより、可撓性電極端子４０は、実装時に熱応力が発生する際にその応力を緩和できる程度に弾性変形して撓む。
そのような可撓性電極端子４０として機能する金属材料としては、りん青銅、ベリリウム銅、又はチタン銅などのばね材料、あるいは、銅、ニッケルなどがある。可撓性電極端子４０は、そのような金属板がプレス加工によって一体成形されて形成される。
可撓性電極端子４０の突出接続部４０ｂにインターポーザや半導体チップなどの他の電子部品が接続される。可撓性電極端子４０はその本体部を膨出部４０ａとすることにより、下側、横方向又は斜め方向に容易に撓んで動くことができる。
さらに、膨出部４０ａの上に突出接続部４０ｂが設けられているため、実装時の応力を突出接続部４０ｂに集中させることができる。これにより、実装時の応力が突出接続部４０ｂを介して膨出部４０ａに効率よく伝わり、膨出部４０ａが撓むことにより応力を容易に分散することができる。
可撓性電極端子４０の平面形状としては、図５（ｂ）の例では、円形状の膨出部４０ａの上面中央部に突出接続部４０ｂが設けられている。また、図５（ｂ）に示すように、十字形状の膨出部４０ａの上面中央部に突出接続部４０ｂが設けられていてもよい。さらには、図５（ｃ）に示すように、横長長方形状（帯形状）の膨出部４０ａの上面中央部に突出接続部４０ｂが設けられていてもよい。
そして、図６に示すように、可撓性電極端子４０の膨出部４０ａの終端部を図４（ｃ）の構造体の接続電極Ｅに接続する。可撓性電極端子４０はその下側に空間Ｓが設けられた状態で接続電極Ｅに接続される。
可撓性電極端子４０と接続電極Ｅとの接続方式としては、はんだ接続、金（Ａｕ）―金（Ａｕ）接続、金（Ａｕ）−錫（Ｓｕ）接続、又は金（Ａｕ）−インジウム（Ｉｎ）接続などの金属接続、あるいは導電性ペーストによる接続がある。
可撓性電極端子４０及び接続電極Ｅの各表面に上記した所要の組み合わせの金属層が形成されて各金属接続が行われる。例えば、可撓性電極端子４０の外面全体に、最外層として金層やはんだ層などを形成して予め表面処理しておき、上記した金属接続を行ってもよい。あるいは、金／錫シートを介して可撓性電極端子４０と接続電極Ｅとを金−錫接続してもよい。
以上により、第１実施形態の実装基板１（電子部品）が得られる。
図６に示すように、第１実施形態の実装基板１では、ベース基板１０にスルーホールＴＨが設けられており、スルーホールＴＨ内に貫通電極ＴＥが充填されている、ベース基板１０の両面側には、貫通電極ＴＥを介して相互接続される第１配線層２０がそれぞれ形成されている。
ベース基板１０の上面側には、保護絶縁層３０が形成されており、保護絶縁層３０には第１配線層２０に到達するビアホールＶＨが形成されている。ビアホールＶＨ内には第１配線層２０に接続されるビア導体２１が充填されている。
保護絶縁層３０の上には、ビア導体２１に接続される接続電極Ｅが形成されている。接続電極Ｅは導体パターン層２２とその上のコンタクト層Ｃとにより形成される。
また、ベース基板１０の下面側には、第１配線層２０の接続部上に開口部３０ｘが設けられた保護絶縁層３０が形成されている。第１配線層２０の接続部にはコンタクト層Ｃが設けられている。
ベース基板１０の上面側の接続電極Ｅには下側に空間Ｓが設けられた状態で可撓性電極端子４０が接続されている。可撓性電極端子４０は上側に膨らむ膨出部４０ａ（本体部）とその上面中央部に設けられた突出接続部４０ｂとを備えている。可撓性電極端子４０の膨出部４０ａの下側が空間Ｓとなっており、圧力によって膨出部４０ａが空間Ｓ内で撓んで変形できるようになっている。
次に、図６の実装基板１に接続されるインターポーザ及び半導体チップについて説明する。
図７（ａ）に示すように、インターポーザ２では、シリコン基板５０にスルーホールＴＨが形成されており、シリコン基板５０の両面及びスルーホールＴＨの内面に絶縁層５２が形成されている。そして、スルーホールＴＨ内には貫通電極ＴＥが充填されている。
シリコン基板５０の両面側には、貫通電極ＴＥを介して相互接続される第１配線層６０がそれぞれ形成されている。さらに、シリコン基板５０の上面には、第１配線層６０の接続部を露出させるようにして保護絶縁層３４が形成されている。
シリコン基板５０の下面には第１配線層６０を被覆する層間絶縁層３２が形成されている。層間絶縁層３２には第１配線層６０に到達するビアホールＶＨが形成されている。さらに、層間絶縁層３２の下面にはビアホールＶＨを介して第１配線層６０に接続される第２配線層６２が形成されている。
層間絶縁層３２の下面には、第２配線層６２の接続部を露出させるようにして保護絶縁層３４が形成されている。そして、第２配線層６２の接続部に外部接続端子６４が設けられている。
このように、シリコン基板５０の下面側の第１、第２配線層６０，６２によって、半導体チップに対応する上面側の第１配線層６０の狭ピッチが実装基板１の接続電極Ｅの広ピッチに対応するようにピッチ変換される。例えば、シリコン基板５０の上面側の第１配線層６０のピッチは１５０μｍであり、下面側の第２配線層６２のピッチは３００〜５００μｍに設定される。
なお、インターポーザ２の基板としてシリコン基板５０を例示するが、シリコン基板５０の代わりにガラス基板を使用してもよい。この場合は、絶縁層５２が省略される。
次いで、図７（ｂ）に示すように、下面側にはんだバンプ７２を備えた半導体チップ７０（ＬＳＩチップ）を用意する。半導体チップ７０はトランジスタなどの各種素子が形成されたシリコンウェハが切断されて得られる。
そして、図７（ａ）のインターポーザ２の上面側の第１配線層６０の上にはんだを塗布し、半導体チップ７０のはんだバンプ７２をインターポーザ２の第１配線層６０の上に配置する、さらに、加熱処理によってリフローはんだ付けを行う。このようにして、半導体チップ７０がインターポーザ２にフリップチップ接続される。
このとき、インターポーザ２（シリコン）と半導体チップ７０（シリコン）とは熱膨張係数が同一であるため、熱応力の発生が抑制されて、接合部の信頼性が確保される。
さらに、図８に示すように、半導体チップ７０が実装されたインターポーザ２（図７（ｂ））の下面の外部接続端子６４（はんだ）を実装基板１（図６）の可撓性電極端子４０の突出接続部４０ｂ上に配置し、加熱処理することによりリフローはんだ付けを行う。
これにより、半導体チップ７０がインターポーザ２を介して実装基板１に電気的に接続される。以上により、実施形態の半導体装置３が得られる。
このとき、実装時に加熱処理を行う際に、実装基板１（ガラスエポキシ樹脂）とインターポーザ２（シリコン）との間の熱膨張係数のミスマッチによって熱応力が発生する。しかしながら、本実施形態では、熱応力が発生するとしても、実装基板１の可撓性電極端子４０が弾性変形して撓むことにより応力を分散することができる。
従って、実装基板１とインターポーザ２との接続部での残留応力の発生を低減することができる。これにより、実装基板１とインターポーザ２との接合部の破壊が回避され、半導体装置の信頼性を向上させることができる。
錫（Ｓｎ）−銀（Ａｇ）−銅（Ｃｕ）系などの鉛（Ｐｂ）フリーのはんだを使用する場合は、２２０〜２５０℃程度の比較的高い温度で加熱処理する必要がある。そのような場合であっても、本実施形態の可撓性電極端子４０を備えた実装基板１を使用することにより、信頼性が高い半導体装置３を歩留りよく製造することができる。
このように、本実施形態の応力緩和機能を有する可撓性電極端子４０を備えた実装基板１を使用することにより、実装基板１とインターポーザ２との接合部に残留応力が集中することが回避され、半導体装置の電気接続の信頼性を向上させることができる。
さらには、実装基板１とインターポーザ２との接合部に外部から機械的応力がかかるとしても、同様に可撓性電極端子４０が撓むことにより応力を分散することができる。
第１実施形態の半導体装置３は、可撓性電極端子４０を備えた実装基板１を使用するため、半導体チップ７０及びインターポーザ２の下側にアンダーフィル樹脂を充填しなくとも接合部の十分な信頼性を得ることができる。
図９に示すように、必要に応じて、半導体チップ７０とインターポーザ２との間の隙間、及びインターポーザ２と実装基板１との間の隙間にアンダーフィル樹脂８０を充填してもよい。接合部をアンダーフィル樹脂８０で封止することにより、応力がさらに分散されるため、電気接続の信頼性をさらに向上させることができる。
また、図１０に示すように、図６の実装基板１の可撓性電極端子４０の突出接続部４０ｂに半導体チップ７０のはんだバンプ７２をフリップチップ接続することにより半導体装置３ａとしてもよい。
この場合も同様に、実装基板１（ガラスエポキシ樹脂）と半導体チップ７０（シリコン）との間の熱膨張係数のミスマッチによって熱応力が発生するとしても、可撓性電極端子４０が撓んで動くため、応力を分散することができる
これにより、実装基板１と半導体チップ７０との接合部が破壊したり、半導体チップ７０の素子が破壊するなどの不具合が解消され、半導体装置の電気接続の信頼性を向上させることができる。
この場合も、図１１に示すように、半導体チップ７０と実装基板１との間の隙間にアンダーフィル樹脂８０を充填してもよい。
なお、図９及び図１１において、可撓性電極端子４０と下側の基板との間の空間Ｓにアンダーフィル樹脂８０を充填してもよい。
前述した説明では、実装基板１に可撓性電極端子４０を設ける形態を説明した。他の形態として、図１２に示すように、図７（ａ）のインターポーザ２の外部接続端子６４の代わりに、可撓性電極端子４０を設けてもよい。
つまり、図１２に示すインターポーザ２ａでは、図７（ａ）のインターポーザ２と同一の下面側の保護絶縁層３４に第２配線層６２に到達するビアホールＶＨが形成されている。また、ビアホールＶＨにビア導体２１が充填されている。
さらに、保護絶縁層３４の下面に、ビア導体２１に接続されて導体パターン層２２及びコンタクト層から形成された接続電極Ｅが設けられている。そして、接続電極Ｅに可撓性電極端子４０が同様に接続されている。
図１２に示すインターポーザ２ａを製造する際は、シリコンウェハの状態で各工程が遂行された後に、シリコンウェハが切断されて個々のインターポーザ２ａが得られる。
このようにして、図６の実装基板１と同様な可撓性電極端子４０がインターポーザ２ａに設けられる。図１２のインターポーザ２ａの上面側の第１配線層６０に可撓性電極端子４０を設けてもよい。
図１２の可撓性電極端子４０を備えたインターポーザ２ａを実装基板１に接続する場合は、必ずしも実装基板１に可撓性電極端子４０が設けられている必要はない。つまり、実装基板１にインターポーザ２ａを接続する場合は、実装基板１及びインターポーザ２ａの少なくとも一方に設けられた可撓性電極端子４０を介して接続されていればよい。
また、図１３に示すように、実装基板やインターポーザなどの配線基板系の電子部品の他に、半導体チップ７０に同様な可撓性電極端子４０を設けてもよい。
つまり、図１３に示す半導体チップ７０では、接続パッド７４の上にビアホールＶＨが設けられた保護絶縁層７６が形成されている。また、ビアホールＶＨ内に接続パッド７４に接続されるビア導体２１が形成されている。
さらに、保護絶縁層７６の下面に、ビア導体２１に接続されて導体パターン層２２及びコンタクト層Ｃから形成される接続電極Ｅが設けられている。そして、接続電極Ｅに可撓性電極端子４０が同様に接続されている。
図１３に示す半導体チップ７０を製造する際は、シリコンウェハの状態で各工程が遂行された後に、シリコンウェハが切断されて個々の半導体チップ７０が得られる。
このようにして、図６の実装基板１と同様な可撓性電極端子４０が半導体チップ７０に設けられている。半導体チップ７０を例示したが、キャパシタ、抵抗素子、インダクタなどの各種の電子部品に外部接続端子として可撓性電極端子４０を設けてもよい。
そして、半導体チップ７０の可撓性電極端子４０がインターポーザや実装基板に接続される。この場合も、半導体チップ７０とインターポーザ（又は実装基板）との少なくとも一方に設けられた可撓性電極端子４０を介して接続されていればよい。
図１４（ａ）及び（ｂ）には、第１実施形態の変形例の可撓性電極端子が示されている。図１４（ａ）に示すように、可撓性電極端子４０の下面中央部に下側突出部４０ｃがさらに設けられていてもよい。
可撓性電極端子４０の下側突出部４０ｃは、可撓性電極端子４０が上側から下側に押圧されて動く際に、下側突出部４０ｃの先端が保護絶縁層３０に当たって動きを止めるストッパとして機能する。
また、図１４（ｂ）に示すように、保護絶縁層３０に可撓性電極端子４０の下側突出部４０ｃに対応する位置決めホールＡＨを形成し、可撓性電極端子４０の下側突出部４０ｃが位置決めホールＡＨに挿入されるようにしてもよい。接続電極Ｅは実装基板又はインターポーザの上に形成されており、実装基板又はインターポーザ（保護絶縁層３０）に位置決めホールＡＨが設けられる。
この場合は、下側突出部４０ｃは位置決めホールＡＨに挿入されるように膨出部４０ａの終端より下側に延びて形成される。
可撓性電極端子４０を接続電極Ｅに配置する際に、保護絶縁層３０の位置決めホールＡＨに可撓性電極端子４０の下側突出部４０ｃを挿入させることにより、容易に位置決めすることができる。特に治具を使用して可撓性電極端子４０を振り込む際に、可撓性電極端子４０を接続電極Ｅの上に高精度で効率よく配置することができる。
（第２の実施の形態）
図１５は第２実施形態の実装基板（電子部品）を示す断面図、図１６は同じくインターポーザ（電子部品）を示す断面図、図１７は同じく半導体チップ（電子部品）を示す断面図である。第２実施形態の特徴は可撓性電極端子の本体部が平板部からなることにあり、その他の要素は第１実施形態と同一であるのでその詳しい説明を省略する。
図１５に示すように、第２実施形態の実装基板１ａに設けられた可撓性電極端子４１は、平板部４１ａ（本体部）とその上面中央部に設けられた突出接続部４１ｂとを備える。可撓性電極端子４１の金属材料は、第１実施形態と同一のものが使用される。
可撓性電極端子４１の平板部４１ａの端部が接続電極Ｅに接続される。可撓性電極端子４１の平板部４１ａは上側に膨出していないので、その下に空間Ｓを十分に確保するために接続電極Ｅの高さが第１実施形態より高く設定される。接続電極Ｅの高さは、例えは２０〜５０μｍ程度である。
第２実施形態に係る可撓性電極端子４１では、第１実施形態と同様に、平板部４１ａの上側中央部に突出接続部４１ｂが設けられているので、応力を突出接続部４１ｂに集中させることができる。これにより、応力が突出接続部４１ｂを介して平板部４１ａに効率よく伝わり、平板部４１ａが弾性変形して撓むことにより応力を容易に分散することができる。
図１６に示すように、第１実施形態の図１２と同様に、インターポーザ２ｂ（電子部品）の接続電極Ｅに平板部４１ａを備えた可撓性電極端子４１を接続してもよい。
あるいは、図１７に示すように、第１実施形態の図１３と同様に、半導体チップ７０（電子部品）の接続電極Ｅに平板部４１ａを備えた可撓性電極端子４１を接続してもよい。
図１８には、第２実施形態の変形例の可撓性電極端子が示されている。図１８（ａ）に示すように、第１実施形態の図１４（ａ）と同様に、可撓性電極端子４１の下面中央部に下側突出部４１ｃがさらに設けられていてもよい。
第１実施形態と同様に、可撓性電極端子４１の下側突出部４１ｃは、可撓性電極端子４１が上側から下側に押圧されて動く際に動きを止めるストッパとして機能する。
また、図１８（ｂ）に示すように、第１実施形態の図１４（ｂ）と同様に、保護絶縁層３０に可撓性電極端子４１の下側突出部４１ｃに対応する位置決めホールＡＨを形成し、可撓性電極端子４１の下側突出部４１ｃが位置決めホールＡＨに挿入されるようにしてもよい。第１実施形態と同様に、保護絶縁層３０の位置決めホールＡＨに可撓性電極端子４１の下側突出部４１ｃを挿入させることにより、容易に位置決めすることができる。
接続電極Ｅは実装基板又はインターポーザの上に形成されており、実装基板又はインターポーザ（保護絶縁層３０）に位置決めホールＡＨが設けられる。
第２実施形態においても、第１実施形態の図８と同様に、実装基板１ａの可撓性電極端子４１に、半導体チップ７０がフリップチップ接続されたインターポーザ２の外部接続端子６４が接続される。
あるいは、第１実施形態の図１０のように、実装基板１ａの可撓性電極端子４１に半導体チップ７０のはんだバンプ７２が接続される。又は、可撓性電極端子４１を備えたインターポーザ２ａや半導体チップ７０を実装基板に接続してもよい。
第２実施形態の可撓性電極端子４１を備える実装基板１ａ、インターポーザ２ｂ又は半導体チップ７０は第１実施形態と同様な効果を奏する。
(第３の実施の形態)
図１９（ａ）及び（ｂ）は第３実施形態のプローブ基板（電子部品）を示す図、図２０は図１９（ｂ）のプローブ基板に被試験対象物が配置された様子を示す断面図である。
第３実施形態では、可撓性電極端子をプローブ基板に適用する形態について説明する。その他の要素は第１、第２実施形態と同一であるのでその詳しい説明を省略する。
図１９（ａ）の平面図に示すように、第３実施形態のプローブ基板４では、絶縁基板１２の上に、周縁側から内側に延在する複数の配線パターン１４がくし歯状に並んで形成されている。各配線パターン１４は周縁側に配置された接続パッド１４ｂとそこから内側に延在する延在部１４ｂとを備えている。絶縁基板１２の代わりに、外面が絶縁層で被覆されたシリコンなどの半導体基板を使用してもよい。
さらに、図１９（ｂ）の断面図を加えて参照すると、配線パターン１４の延在部１４ｂの先端部に導体パターン層２２及びコンタクト層Ｃから形成された接続電極Ｅが設けられている。
また、第１実施形態と同様に、配線パターン１４の接続電極Ｅには下側に空間Ｓが設けられた状態で可撓性電極端子４０が接続されている。可撓性電極端子４０は上側に膨らむ膨出部４０ａ（本体部）とその上面中央部に設けられた突出接続部４０ｂとを備えている。このようにして、可撓性電極端子４０は絶縁基板１２上のリング状の領域に配列されている。
第３実施形態では、プローブ基板４に可撓性電極端子４０が設けられており、第１実施形態と同様に、可撓性電極端子４０を下側に押圧することによって膨出部４０ａが空間Ｓ内で撓んで変形できるようになっている。
なお、絶縁基板１２の両面側に配線パターン１４が形成され、絶縁基板１２に設けられた貫通電極を介して両面側の配線パターンが相互接続されていてもよい。
第３実施形態のプローブ基板４の可撓性電極端子４０は、被試験対象物の電極パッドに適応するように配列されている。そして、図２０に示すように、プローブ基板４の可撓性電極端子４０の上に被検査対象物９０の電極パッド９２が配置される。
このとき、被検査対象物９０を下側に押圧した状態で治具（不図示）によって固定すると、可撓性電極端子４０が撓んで変形する。これにより、被検査対象物９０の電極パッド９２が所要のコンタクト荷重でプローブ基板４の可撓性電極端子４０に押圧されて導通可能な状態となる。
プローブ基板４の配線パターン１４の接続パッド１４ａには検査用装置の端子（不図示）が電気的に接続され、検査用装置からプローブ基板４を介して被検査対象物９０に各種の試験信号が供給されて被検査対象物９０の電気特性が測定される。
プローブ基板４の接続端子として撓んで変形する可撓性電極端子４０を使用することにより、被検査対象物９０の全ての電極パッド９２をプローブ基板４の可撓性電極端子４０に確実に導通させることができる。これにより、被検査対象物９０の電気測定を行う際の信頼性を確保することができる。
被検査対象物９０としては、半導体素子（ＬＳＩチップ）、所要の素子が形成された半導体ウェハ、ＣＳＰ（Chip Size Package）、又は配線基板などがあり、プローブ基板４を使用して各種の電子装置の電気特性を測定することができる。
なお、電極パッド９２が周辺に配置されたペリフェラル型の被検査対象物９０に対応するプローブ基板４を例示したが、電極パッドが基板全体に格子状に配置されるエリアアレイ型の被検査対象物に対応するように可撓性電極端子４０を配列してもよい。
また、図２１に示すプローブ基板４ａのように、第２実施形態の図１５などと同様に、平板部４１ａ（本体部）とその上面中央部に設けられた突出接続部４１とを備えた可撓性接続端子４１を使用してもよい。
また、図２２（ａ）に示す変形例のように、第１実施形態の図１４（ａ）と同様に、図１９（ｂ）の可撓性接続端子４０の下面中央部に下側突出部４０ｃを設けてもよい。
さらには、図２２（ｂ）に示すように、第１実施形態の図１４（ｂ）と同様に、配線パターン１４に位置決めホールＡＨを形成し、可撓性接続端子４０の下側突出部４０ｃが位置決めホールＡＨに挿入されるようにしてもよい。
また、図２３（ａ）に別の変形例に示すように、第２実施形態の図１８（ａ）と同様に、図２１の可撓性接続端子４１の下面中央部に下側突出部４１ｃを設けてもよい。
さらには、図２３（ｂ）に示すように、第２実施形態の図１８（ｂ）と同様に、配線パターン１４に位置決めホールＡＨを形成し、可撓性接続端子４１の下側突出部４１ｃが位置決めホールＡＨに挿入されるようにしてもよい。
第３実施形態では、可撓性電極端子を備えた電子部品としてプローブ基板４を例示しており、第１、第２実施形態と同様な効果を奏する。
１，１ａ…実装基板（電子部品）、２，２ａ、２ｂ…インターポーザ（電子部品）、３，３ａ…半導体装置、４，４ａ…プローブ基板、１０…ベース基板、２０…第１配線層、２１…ビア導体、２２…導体パターン層、３０，３４，７６…保護絶縁層、３０ｘ…開口部、３２…層間絶縁層、４０，４１…可撓性電極端子、４０ａ…膨出部（本体部）、４１ａ…平板部（本体部）、４０ｂ，４１ｂ…突出接続部、４０ｃ，４１ｃ…下側突出部、５０…シリコン基板、５２…絶縁層、６０…第１配線層、６２…第２配線層、６４…外部接続端子、７０…半導体チップ（電子部品）、７２…はんだバンプ、８０…アンダーフィル樹脂、９０…被検査対象物、９２…電極パッド、ＡＨ…位置決めホール、Ｃ…コンタクト層、Ｅ…接続電極、Ｓ…空間、ＴＥ…貫通電極、ＴＨ…スルーホール、ＶＨ…ビアホール。

Claims (10)

  1. 接続電極と、
    下側に空間が設けられた状態で前記接続電極に接続され、本体部と、前記本体部の上面に設けられた突出接続部とを備え、圧力によって弾性変形する可撓性電極端子とを有することを特徴とする電子部品。
  2. 前記可撓性電極端子の前記本体部は、上側に膨らむ膨出部又は平板部からなることを特徴とする請求項１に記載の電子部品。
  3. 前記電子部品は、実装基板、インターポーザ、半導体チップ及びプローブ基板のいずれかであることを特徴とする請求項１又は２に記載の電子部品。
  4. 前記可撓性電極端子は実装基板の前記接続電極に設けられており、前記実装基板の前記可撓性電極端子に、半導体チップがフリップチップ接続されたインターポーザの接続端子が接続されていることを特徴とする請求項１又は２に記載の電子部品。
  5. 前記可撓性電極端子は実装基板の前記接続電極に設けられており、前記実装基板の前記可撓性電極端子に、半導体チップがフリップチップ接続されていることを特徴とする請求項１又は２に記載の電子部品。
  6. 前記可撓性電極端子は、りん青銅、ベリリウム銅、チタン銅、銅、及びニッケルのいずれかより形成されることを特徴とする請求項１乃至５のいずれか一項に記載の電子部品。
  7. 前記可撓性電極端子は、前記本体部の下面に設けられた下側突出部をさらに備えていることを特徴とする請求項１乃至５のいずれか一項に記載の電子部品。
  8. 前記接続電極は実装基板又はインターポーザの上に形成されており、前記実装基板又は前記インターポーザに位置決めホールが設けられており、前記可撓性電極端子の前記下側突出部が前記位置決めホールに挿入されていることを特徴とする請求項７に記載の電子部品。
  9. 前記可撓性電極端子の平面形状は、円形状、十字形状、又は横長長方形状であることを特徴とする請求項１乃至５のいずれか一項に記載の電子部品。
  10. 前記実装基板は樹脂を含む有機基板であり、前記インターポーザの基板はシリコンからなることを特徴とする請求項４に記載の電子部品。
JP2012088045A 2011-06-21 2012-04-09 電子部品 Pending JP2013030748A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012088045A JP2013030748A (ja) 2011-06-21 2012-04-09 電子部品

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011136971 2011-06-21
JP2011136971 2011-06-21
JP2012088045A JP2013030748A (ja) 2011-06-21 2012-04-09 電子部品

Publications (1)

Publication Number Publication Date
JP2013030748A true JP2013030748A (ja) 2013-02-07

Family

ID=47361649

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012088045A Pending JP2013030748A (ja) 2011-06-21 2012-04-09 電子部品

Country Status (2)

Country Link
US (1) US20120327574A1 (ja)
JP (1) JP2013030748A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106067455A (zh) * 2015-04-23 2016-11-02 爱思开海力士有限公司 具有互连部件的半导体封装
JP2017113077A (ja) * 2015-12-21 2017-06-29 ソニー・オリンパスメディカルソリューションズ株式会社 内視鏡装置
JP2021044441A (ja) * 2019-09-12 2021-03-18 キオクシア株式会社 半導体装置およびその製造方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9385098B2 (en) * 2012-11-21 2016-07-05 Nvidia Corporation Variable-size solder bump structures for integrated circuit packaging
TWI554174B (zh) * 2014-11-04 2016-10-11 上海兆芯集成電路有限公司 線路基板和半導體封裝結構

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5228861A (en) * 1992-06-12 1993-07-20 Amp Incorporated High density electrical connector system
US5518964A (en) * 1994-07-07 1996-05-21 Tessera, Inc. Microelectronic mounting with multiple lead deformation and bonding

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106067455A (zh) * 2015-04-23 2016-11-02 爱思开海力士有限公司 具有互连部件的半导体封装
CN106067455B (zh) * 2015-04-23 2019-11-19 爱思开海力士有限公司 具有互连部件的半导体封装
JP2017113077A (ja) * 2015-12-21 2017-06-29 ソニー・オリンパスメディカルソリューションズ株式会社 内視鏡装置
US10561306B2 (en) 2015-12-21 2020-02-18 Sony Olympus Medical Solutions Inc. Endoscopic device
US11122969B2 (en) 2015-12-21 2021-09-21 Sony Olympus Medical Solutions Inc. Endoscopic device
JP2021044441A (ja) * 2019-09-12 2021-03-18 キオクシア株式会社 半導体装置およびその製造方法
JP7293056B2 (ja) 2019-09-12 2023-06-19 キオクシア株式会社 半導体装置およびその製造方法

Also Published As

Publication number Publication date
US20120327574A1 (en) 2012-12-27

Similar Documents

Publication Publication Date Title
JP5808586B2 (ja) インターポーザの製造方法
US9530744B2 (en) Semiconductor device and method of manufacturing the same
JP5500870B2 (ja) 接続端子付き基板及び電子部品のソケット等
TWI395274B (zh) 製造電路基材的方法及製造電子部件封裝結構的方法
US8450853B2 (en) Semiconductor device and a method of manufacturing the same, and an electronic device
JP5582995B2 (ja) ソケット
EP1207727A2 (en) Compliant laminate connector
JPWO2007072616A1 (ja) 部品内蔵モジュールおよびその製造方法
JP5788166B2 (ja) 接続端子構造及びその製造方法、並びにソケット
JP6064705B2 (ja) 半導体装置の製造方法および半導体実装基板
JP2010232333A (ja) 半導体装置及びその製造方法、並びに電子装置
US10129980B2 (en) Circuit board and electronic component device
JP2013030748A (ja) 電子部品
US9024439B2 (en) Substrates having bumps with holes, semiconductor chips having bumps with holes, semiconductor packages formed using the same, and methods of fabricating the same
CN107305849B (zh) 封装结构及其制作方法
JP2007158024A (ja) Ｂｇａ型半導体装置及びその製造方法
JP2001168224A (ja) 半導体装置、電子回路装置および製造方法
US20220293748A1 (en) Method for Manufacturing Semiconductor Device and Semiconductor Device
KR101148494B1 (ko) 접속금속층을 갖는 반도체 장치 및 그 제조방법
JP2009218390A (ja) 半導体装置およびその製造方法
TWI575619B (zh) 半導體封裝結構及其製作方法
JP2015159160A (ja) 配線基板及び接続構造
JP2015173150A (ja) 半導体パッケージ
JP5367542B2 (ja) 電気コネクタ
TW201526187A (zh) 晶片構件與晶片封裝體