CN106067455B - 具有互连部件的半导体封装 - Google Patents

具有互连部件的半导体封装 Download PDF

Info

Publication number
CN106067455B
CN106067455B CN201610150995.9A CN201610150995A CN106067455B CN 106067455 B CN106067455 B CN 106067455B CN 201610150995 A CN201610150995 A CN 201610150995A CN 106067455 B CN106067455 B CN 106067455B
Authority
CN
China
Prior art keywords
substrate
interconnecting member
semiconductor packages
annular section
hook
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610150995.9A
Other languages
English (en)
Other versions
CN106067455A (zh
Inventor
郑源德
李宗昊
姜周炫
赵淙浩
黃仁哲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020150057564A external-priority patent/KR20160126499A/ko
Priority claimed from KR1020150065618A external-priority patent/KR20160132720A/ko
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN106067455A publication Critical patent/CN106067455A/zh
Application granted granted Critical
Publication of CN106067455B publication Critical patent/CN106067455B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/145—Arrangements wherein electric components are disposed between and simultaneously connected to two planar printed circuit boards, e.g. Cordwood modules
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05601—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/05611—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/11334—Manufacturing methods by local deposition of the material of the bump connector in solid form using preformed bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13011—Shape comprising apertures or cavities, e.g. hollow bump
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13012—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13012—Shape in top view
    • H01L2224/13014—Shape in top view being circular or elliptic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13012—Shape in top view
    • H01L2224/13015—Shape in top view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13017—Shape in side view being non uniform along the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13018—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13018—Shape in side view comprising protrusions or indentations
    • H01L2224/13019—Shape in side view comprising protrusions or indentations at the bonding interface of the bump connector, i.e. on the surface of the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1601—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H01L2224/29191—The principal constituent being an elastomer, e.g. silicones, isoprene, neoprene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81897—Mechanical interlocking, e.g. anchoring, hook and loop-type fastening or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81897—Mechanical interlocking, e.g. anchoring, hook and loop-type fastening or the like
    • H01L2224/81898—Press-fitting, i.e. pushing the parts together and fastening by friction, e.g. by compression of one part against the other
    • H01L2224/81899—Press-fitting, i.e. pushing the parts together and fastening by friction, e.g. by compression of one part against the other using resilient parts in the bump connector or in the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81909—Post-treatment of the bump connector or bonding area
    • H01L2224/8192—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83104—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus by applying pressure, e.g. by injection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10159—Memory
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10287—Metal wires as connectors or conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10742—Details of leads
    • H05K2201/1075—Shape details
    • H05K2201/10757—Bent leads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10742—Details of leads
    • H05K2201/1075—Shape details
    • H05K2201/1078—Leads having locally deformed portion, e.g. for retention
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10977—Encapsulated connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/325—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by abutting or pinching, i.e. without alloying process; mechanical auxiliary parts therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Combinations Of Printed Boards (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

具有互连部件的半导体封装。一种半导体封装，其可以包括：第一基板，该第一基板包括布置在所述第一基板的一个表面上的第一连接部分；以及第二基板，该第二基板包括布置在所述第二基板的一个表面上的第二连接部分。所述第二基板可以布置在所述第一基板上方，并且所述第二连接部分面对所述第一连接部分。可以将第一连接环形部分布置成包括连接至所述第一连接部分的端部。可以将第二连接环形部分布置成包括连接至所述第二连接部分的一个端部以及与所述第一连接环形部分组合的另一端部。

Description

具有互连部件的半导体封装
技术领域
本公开的各种实施方式总体上涉及封装技术，并且更具体地说，涉及采用互连部件的半导体封装。
背景技术
能够处理大量数据的半导体封装随着诸如移动系统的更小电子系统的发展而在需求上日益增长。响应于这种需求，必需增加在电子系统中使用的半导体装置的集成密度。而且，随着在便携式和可佩戴电子装置方面的关注的增长，针对柔性电子系统特性的需求也由此增长。结果，构成电子系统的诸如半导体封装的电子组件的柔性也已经成为需求。
该半导体芯片可以被制造成具有适于翘曲的厚度，并且该半导体芯片所安装于的封装基板还可以被形成为具有适于翘曲的厚度。由此，实现柔性半导体封装的可能性已经在逐步增长。因此，已经将大量努力集中于制造互连结构的这种开发技术上，即，即使半导体装置的芯片或基板弯曲或翘曲，该互连结构也将半导体装置的芯片彼此电连接，将半导体装置的芯片电连接至封装结构，或者将基板彼此电连接。
发明内容
根据一实施方式，提供了一种半导体封装。所述半导体封装可以包括：第一基板，该第一基板包括布置在其一表面上的第一连接焊盘；和第二基板，该第二基板包括布置在其一表面上的第二连接焊盘。所述第二基板可以布置在所述第一基板上，以使所述第二连接焊盘面对所述第一连接焊盘。可以将第一互连部件布置成，包括从所述第二连接焊盘起朝向所述第一基板垂直延伸的第一支柱部分、提供从所述第一支柱部分起延伸以使呈凹状弯曲的第一弯曲表面的一部分、从提供所述第一弯曲表面的所述部分起朝向所述第一支柱部方向延伸的第一弯曲部分，以及提供从所述第一弯曲部分起朝向提供所述第一弯曲部分的所述部分的内部空间水平延伸的第一钩状表面的一部分。可以将第二互连部件布置成，包括从所述第一连接焊盘起朝向所述第二基板垂直延伸的第二支柱部分、提供从所述第二支柱部分起延伸以使呈凹状弯曲的第二弯曲表面的一部分，以及提供第二钩状表面的部分，其从提供所述第二弯曲表面的所述部分起水平延伸以接触提供所述第一互连部件的所述第一钩状表面的所述部分。
根据一实施方式，提供了一种半导体封装。所述半导体封装可以包括：第一基板，该第一基板具有布置在其一表面上的第一连接焊盘；和第二基板，该第二基板具有布置在其一表面上的第二连接焊盘。所述第二基板可以布置在所述第一基板上，以使所述第二连接焊盘面对所述第一连接焊盘。可以将第一互连部件布置成，包括提供从所述第二连接焊盘起朝向所述第一基板延伸的第一弯曲表面的一部分。可以将第二互连部件布置成包括弯曲部分。所述弯曲部分可以从所述第一连接焊盘起朝向所述第二基板延伸，并且可以弯曲以接触提供所述第一互连部件的所述第一弯曲表面的所述部分。
根据一实施方式，提供了一种半导体封装。所述半导体封装可以包括：第一基板，该第一基板包括布置在其一表面上的第一连接部分；和第二基板，该第二基板包括布置在其一表面上的第二连接部分。所述第二基板可以布置在所述第一基板上，以使所述第二连接部分面对所述第一连接部分。可以将第一连接环形部分布置成包括连接至所述第一连接部分的一端部。可以将第二连接环形部分布置成包括连接至所述第二连接部分的一个端部和与所述第一连接环形部分组合的另一端部。
根据一实施方式，提供了一种半导体封装。所述半导体封装可以包括：第一基板，该第一基板包括布置在其一表面上的第一连接部分；和第二基板，该第二基板包括布置在其一表面上的第二连接部分。所述第二基板可以布置在所述第一基板上，以使所述第二连接部分面对所述第一连接部分。可以将第一连接环形部分布置成包括与所述第一连接部分组合的一端部。可以将第二连接环形部分布置成包括与所述第二连接部分组合的一个端部和钩住所述第一连接环形部分的另一端部。可以将柔性缓冲层引入到所述第一基板与所述第二基板之间的空间中，以包围所述第一连接环形部分和所述第二连接环形部分。
根据一实施方式，提供了一种包括半导体封装的存储卡。所述半导体封装可以包括：第一基板，该第一基板包括布置在其一表面上的第一连接焊盘；和第二基板，该第二基板包括布置在其一表面上的第二连接焊盘。所述第二基板可以布置在所述第一基板上，以使所述第二连接焊盘面对所述第一连接焊盘。可以将第一互连部件布置成，包括从所述第二连接焊盘起朝向所述第一基板垂直延伸的第一支柱部分、提供从所述第一支柱部分起延伸以使呈凹状弯曲的第一弯曲表面的一部分、从提供所述第一弯曲表面的所述部分起朝向所述第一支柱部方向延伸的第一弯曲部分，以及提供从所述第一弯曲部分起朝向提供所述第一弯曲部分的所述部分的内部空间水平延伸的第一钩状表面的一部分。可以将第二互连部件布置成，包括从所述第一连接焊盘起朝向所述第二基板垂直延伸的第二支柱部分、提供从所述第二支柱部分起延伸以使呈凹状弯曲的第二弯曲表面的一部分，以及提供第二钩状表面的部分，其从提供所述第二弯曲表面的所述部分起水平延伸以接触提供所述第一互连部件的所述第一钩状表面的所述部分。
根据一实施方式，提供了一种包括半导体封装的存储卡。所述半导体封装可以包括：第一基板，该第一基板具有布置在其一表面上的第一连接焊盘；和第二基板，该第二基板具有布置在其一表面上的第二连接焊盘。所述第二基板可以布置在所述第一基板上，以使所述第二连接焊盘面对所述第一连接焊盘。可以将第一互连部件布置成，包括提供从所述第二连接焊盘起朝向所述第一基板延伸的第一弯曲表面的一部分。可以将第二互连部件布置成包括弯曲部分。所述弯曲部分可以从所述第一连接焊盘起朝向所述第二基板延伸，并且可以弯曲以接触提供所述第一互连部件的所述第一弯曲表面的所述部分。
根据一实施方式，提供了一种包括半导体封装的存储卡。所述半导体封装可以包括：第一基板，该第一基板包括布置在其一表面上的第一连接部分；和第二基板，该第二基板包括布置在其一表面上的第二连接部分。所述第二基板可以布置在所述第一基板上，以使所述第二连接部分面对所述第一连接部分。可以将第一连接环形部分布置成包括连接至所述第一连接部分的一端部。可以将第二连接环形部分布置成包括连接至所述第二连接部分的一个端部和与所述第一连接环形部分组合的另一端部。
根据一实施方式，提供了一种包括半导体封装的存储卡。所述半导体封装可以包括：第一基板，该第一基板包括布置在其一表面上的第一连接部分；和第二基板，该第二基板包括布置在其一表面上的第二连接部分。所述第二基板可以布置在所述第一基板上，以使所述第二连接部分面对所述第一连接部分。可以将第一连接环形部分布置成包括与所述第一连接部分组合的一端部。可以将第二连接环形部分布置成包括与所述第二连接部分组合的一个端部和钩住所述第一连接环形部分的另一端部。可以将柔性缓冲层引入到所述第一基板与所述第二基板之间的空间中，以包围所述第一连接环形部分和所述第二连接环形部分。
根据一实施方式，提供了一种包括半导体封装的电子系统。所述半导体封装可以包括：第一基板，该第一基板包括布置在其一表面上的第一连接焊盘；和第二基板，该第二基板包括布置在其一表面上的第二连接焊盘。所述第二基板可以布置在所述第一基板上，以使所述第二连接焊盘面对所述第一连接焊盘。可以将第一互连部件布置成，包括从所述第二连接焊盘起朝向所述第一基板垂直延伸的第一支柱部分、提供从所述第一支柱部分起延伸以使呈凹状弯曲的第一弯曲表面的一部分、从提供所述第一弯曲表面的所述部分起朝向所述第一支柱部方向延伸的第一弯曲部分，以及提供从所述第一弯曲部分起朝向提供所述第一弯曲部分的所述部分的内部空间水平延伸的第一钩状表面的一部分。可以将第二互连部件布置成，包括从所述第一连接焊盘起朝向所述第二基板垂直延伸的第二支柱部分、提供从所述第二支柱部分起延伸以使呈凹状弯曲的第二弯曲表面的一部分，以及提供第二钩状表面的部分，其从提供所述第二弯曲表面的所述部分起水平延伸以接触提供所述第一互连部件的所述第一钩状表面的所述部分。
根据一实施方式，提供了一种包括半导体封装的电子系统。所述半导体封装可以包括：第一基板，该第一基板具有布置在其一表面上的第一连接焊盘；和第二基板，该第二基板具有布置在其一表面上的第二连接焊盘。所述第二基板可以布置在所述第一基板上，以使所述第二连接焊盘面对所述第一连接焊盘。可以将第一互连部件布置成，包括提供从所述第二连接焊盘起朝向所述第一基板延伸的第一弯曲表面的一部分。可以将第二互连部件布置成包括弯曲部分。所述弯曲部分可以从所述第一连接焊盘起朝向所述第二基板延伸，并且可以弯曲以接触提供所述第一互连部件的所述第一弯曲表面的所述部分。
根据一实施方式，提供了一种包括半导体封装的电子系统。所述半导体封装可以包括：第一基板，该第一基板包括布置在其一表面上的第一连接部分；和第二基板，该第二基板包括布置在其一表面上的第二连接部分。所述第二基板可以布置在所述第一基板上，以使所述第二连接部分面对所述第一连接部分。可以将第一连接环形部分布置成包括连接至所述第一连接部分的一端部。可以将第二连接环形部分布置成包括连接至所述第二连接部分的一个端部和与所述第一连接环形部分组合的另一端部。
根据一实施方式，提供了一种包括半导体封装的电子系统。所述半导体封装可以包括：第一基板，该第一基板包括布置在其一表面上的第一连接部分；和第二基板，该第二基板包括布置在其一表面上的第二连接部分。所述第二基板可以布置在所述第一基板上，以使所述第二连接部分面对所述第一连接部分。可以将第一连接环形部分布置成包括与所述第一连接部分组合的一端部。可以将第二连接环形部分布置成包括与所述第二连接部分组合的一个端部和钩住所述第一连接环形部分的另一端部。可以将柔性缓冲层引入到所述第一基板与所述第二基板之间的空间中，以包围所述第一连接环形部分和所述第二连接环形部分。
根据一实施方式，提供了一种半导体封装。所述半导体封装可以包括第一基板，该第一基板包括布置在所述第一基板的一个表面上的第一连接焊盘。所述半导体封装可以包括第二基板，该第二基板包括布置在所述第二基板的一个表面上的第二连接焊盘，其中，所述第二基板布置在所述第一基板上，并且所述第二连接焊盘面对所述第一连接焊盘。所述半导体封装可以包括：第一互连部件，该第一互连部件包括第一钩状表面，所述第一钩状表面耦接至所述第二连接焊盘，以及第二互连部件，该第二互连部件包括第二钩状表面，所述第二钩状表面耦接至所述第一连接焊盘。在将第一外力施加至所述第二基板而将第二外力施加至所述第一基板时，所述第一钩状表面的一部分保持与所述第二钩状表面的一部分相接触。
根据一实施方式，提供了一种半导体封装。所述半导体封装可以包括第一基板，该第一基板具有布置在所述第一基板的一个表面上的第一连接焊盘。所述半导体封装可以包括第二基板，该第二基板具有布置在所述第二基板的一个表面上的第二连接焊盘，其中，所述第二基板布置在所述第一基板上，并且所述第二连接焊盘面对所述第一连接焊盘。所述半导体封装可以包括：第一互连部件，该第一互连部件包括耦接至所述第二连接焊盘的第一弯曲表面，以及第二互连部件，该第二互连部件包括耦接至所述第一连接焊盘的弯曲部分。响应于增加所述第一基板与所述第二基板之间的距离的外力，通过所述第一弯曲表面与所述弯曲部分之间的连接，保持所述第一基板与所述第二基板之间的电连接。
附图说明
图1是例示根据一实施方式的半导体封装的一实施例的表述的截面图。
图2和3是例示图1的互连部件的实施例的表述的立体图。
图4A和图4B是例示在根据一实施方式的半导体封装中采用的互连部件的应力消除动作的实施例的表述的截面图。
图5是例示根据一实施方式的半导体封装的一实施例的表述的截面图。
图6和7是例示图5的互连部件的实施例的表述的立体图。
图8是例示根据一实施方式的半导体封装的一实施例的表述的截面图。
图9和10是例示图8的互连部件的实施例的表述的立体图。
图11是例示根据一实施方式的半导体封装的一实施例的表述的截面图。
图12和13是例示图11的互连部件的实施例的表述的立体图。
图14是例示根据一实施方式的半导体封装的一实施例的表述的截面图。
图15和16是例示图14所示半导体封装的环形互连结构的实施例的表述的示意图。
图17是例示根据一实施方式的半导体封装的一实施例的表述的截面图。
图18是例示根据一实施方式的半导体封装的一实施例的表述的截面图。
图19是例示根据一实施方式的半导体封装的一实施例的表述的截面图。
图20是例示根据一实施方式的半导体封装的一实施例的表述的截面图。
图21是例示根据一实施方式的、采用包括封装的存储卡的电子系统的一实施例的表述的框图。
图22是例示根据一实施方式的、包括封装的电子系统的一实施例的表述的框图。
具体实施方式
在此使用的术语可以对应于本实施方式中考虑到它们的功能而选择的词语，并且该术语的含义可以根据该实施方式所属于领域的普通技术人员解释成不同的。如果详细定义，则该术语可以根据该定义来解释。除非另外限定，在此使用的术语(包括技术和科学术语)具有和本实施方式所属于的技术领域的普通技术人员所共同理解的含义相同的含义。
应当明白，尽管术语第一、第二、第三等在此可以被用于描述各个部件，但这些部件不应受限于这些术语。这些术语仅被用于区别一个部件与另一部件。由此，在不脱离本公开的教导的情况下，一些实施方式中的第一部件在其它实施方式中可以称作第二部件。
半导体封装可以包括诸如半导体芯片的电气装置，并且该半导体芯片可以通过利用模具锯切工序将诸如晶片的半导体基板分离成多片来获取。该半导体芯片可以对应于存储器芯片或逻辑芯片。该存储器芯片可以包括：动态随机存取存储器(DRAM)电路、静态随机存取存储器(SRAM)电路、闪存电路、磁性随机存取存储器(MRAM)电路、电阻性随机存取存储器(ReRAM)电路、铁电体随机存取存储器(FeRAM)电路，或集成在半导体基板之上和/或其中的相变随机存取存储器(PcRAM)电路。该逻辑芯片可以包括被集成在半导体基板之上和/或其中的逻辑电路。该半导体封装可以被应用至信息终端，如移动通信装置、与生物或卫生保健相关联的电子系统，以及可佩戴电子系统。
贯穿本说明书相同标号指相同部件。由此，即使参照一附图未提到或者描述一标号，也可以参照另一附图提到或描述该标号。另外，即使在一附图中未例示该标号，也可以参照其它附图提到或描述其。
图1是例示根据一实施方式的半导体封装10的一实施例的表述的截面图，而图2和3是例示图1的互连部件的实施例的表述的立体图。
参照图1，根据一实施方式的半导体封装10可以包括：第一基板100、面对第一基板100的第二基板151，以及将第一基板100电连接至第二基板151的互连部件120和170。第一基板100可以是板状部件，其包括彼此相对的第一表面100a和第二表面100b。可以将多个第一连接焊盘105彼此隔开设置在第一基板100的第一表面100a上。第一连接焊盘105可以包括铝(Al)或铜(Cu)。第一基板100可以包括印刷电路板(PCB)。
可以将第二基板151设置在第一基板100的第一表面100a上。第二基板151可以包括主体180和设置在主体180下面的再分布层150。第二基板151的主体180可以包括硅(Si)。设置在主体180下面的再分布层150可以包括设置在其中的内部布线图案155和通孔电极160。再分布层150可以是板状部件，其包括彼此相对的第一表面150a和第二表面150b。该再分布层150还可以包括绝缘层149，该绝缘层使内部布线图案155彼此电绝缘并且使通孔电极160彼此电绝缘。
第二基板151可以具有多层结构。可以将第二基板151的再分布层150的第一表面150a布置成面对第一基板100的第一表面100a。可以将多个第二连接焊盘153彼此隔开设置在再分布层150的第一表面150a上。第二连接焊盘153可以包括Al或Cu。内部布线图案155和将内部布线图案155连接至第二连接焊盘153的通孔电极160可以设置在再分布层150中。尽管该图中未例示，但该再分布层150还可以包括将内部布线图案155和通孔电极160连接至主体180的其它布线图案。该内部布线图案155或通孔电极160可以包括Cu。
尽管该图中未例示，但可以将电子装置设置在第二基板151上。该电子装置例如可以是半导体芯片。另选的是，该电子装置可以是包括设置在另一基板上的半导体芯片的封装。尽管该图中未例示，但该电子装置(未例示)和第二基板151可以通过诸如金属凸块或金属线的导电部件彼此电连接。
第一基板100和第二基板151可以通过互连部件120和170彼此电连接。该互连部件120和170可以包括连接至第二基板151的再分布层150的第一互连部件170和连接至第一基板100的第二互连部件120。第一互连部件170和第二互连部件120中的每一个都可以由板形部件形成。参照图1和2，每一个第一互连部件170的一个端部都可以通过第一触点154连接至第二连接焊盘153之一。每一个第一互连部件170都可以包括：第一支柱部分170a、提供第一弯曲表面170b的部分、第一弯曲部分170c以及提供第一钩状表面170d的部分。
第一互连部件170的第一支柱部分170a可以从第二连接焊盘153起朝向第一基板100延伸。第一支柱部分170a可以朝向第一基板100垂直延伸，但本公开不限于此。提供第一弯曲表面170b的所述部分可以从第一支柱部分170a起延伸并且可以呈凹状弯曲以使具有“C”状垂直截面。该弯曲部分170c可以从提供第一弯曲表面170b的所述部分起朝向第一支柱部分170a向上延伸。提供第一钩状表面170d的所述部分从第一弯曲部分170c起朝向提供第一弯曲表面170b的所述部分的内部空间水平延伸或者大致水平延伸。
再次参照图2，由提供第一弯曲表面170b的所述部分、第一弯曲部分170c、以及提供第一钩状表面170d的所述部分所组成的部分的垂直截面形状具有字母“G”的形状。该第一互连部件170可以包括能够在施加外力时变形的柔性材料。在一实施方式中，第一互连部件170可以包括金(Au)、银(Ag)或铜(Cu)。
每一个第二互连部件120的一个端部都可以通过第二触点107连接至第一连接焊盘105之一。每一个第二互连部件120都可以包括：第二支柱部分120a、提供第二弯曲表面120b的部分、以及提供第二钩状表面120c的部分。第二互连部件120的第二支柱部分120a可以从第一连接焊盘105起朝向第二基板151延伸。第二支柱部分120a可以朝向第二基板151垂直延伸，但本公开不限于此。提供第二弯曲表面120b的所述部分可以从第二支柱部分120a起延伸成为朝向第二基板151弯曲。提供第二钩状表面120c的所述部分可以从第二弯曲表面120b起水平延伸或大致水平延伸，以使沿与提供第二弯曲表面120b的所述部分所弯曲的方向相反的方向弯曲。包括第二支柱部分120a、提供第二弯曲表面120b的所述部分、以及提供第二钩状表面120c的所述部分的部分的垂直截面形状可以具有文字的形状。该第二互连部件120可以包括能够在施加外力时变形的柔性材料。在一实施方式中，第二互连部件120可以包括Au、Ag、或Cu。
参照图3，其对应于彼此组合的第一互连部件170和第二互连部件120的立体图，第一互连部件170的提供第一钩状表面170d的所述部分和第二互连部件120的提供所述第二钩状表面120c的所述部分可以彼此相接触，以提供第一互连部件170和第二互连部件120的组合结构。第二互连部件120的第二侧表面120d可以垂直对准第一互连部件170的第一侧表面170e。而且，第一互连部件170的第一弯曲部分170c可以被布置成与提供第二互连部件120的第二弯曲表面120b的所述部分相接触。
再次参照图1，第一基板100与第二基板151之间的空间可以充满包括能够在施加外力时弯曲的柔性材料的缓冲层185。该缓冲层185的柔性材料可以包括具有大约0.01GPa至大约0.1GPa的拉伸弹性模量(杨氏模量)的材料。在一实施方式中，该柔性材料可以包括硅树脂、硅橡胶或聚合物。
如果将外力施加至半导体封装10，以使第一基板100或第二基板151上下或者从一侧至另一侧移动，则第一互连部件170和第二互连部件120可以弯曲或变形，以使仍保持第一互连部件170与第二互连部件120之间的电连接。下面，参照图4A和图4B，对第一互连部件170和第二互连部件120的变形进行详细描述。
图4A和图4B是例示在根据一实施方式的半导体封装中采用的互连部件170和120的应力消除动作的实施例的表述的截面图。参照图4A，当外力F1沿针对第一基板100的相反方向施加至再分布层150(即，第二基板151)而外力F2沿针对第二基板151的相反方向施加至第一基板100时，第一互连部件170的提供第一弯曲表面170b的所述部分可以沿第一方向a1拉紧，该第一方向a1是和第一外力F1相同的方向，如作为箭头所示。虽然第一互连部件170沿第一方向a1拉紧，但第二互连部件120的提供第二弯曲表面120b的所述部分可以沿第二方向a2拉紧，该第二方向a2是和第二外力F2相同的方向，如作为箭头所示。然而，即使外力F1和F2沿相反方向施加，第一互连部件170的提供第一钩状表面170d的所述部分和第二互连部件120的第二钩状表面120c也可以保持接触，以保持第一基板100与第二基板151之间的电连接。
参照图4B，即使外力F3朝向第一基板100施加至再分布层150(即，第二基板151)而外力F4朝向第二基板151施加至第一基板100，第一基板100和第二基板151也可以完全通过第一基板100和第二基板151变得彼此更接近而彼此电连接。例如，第一互连部件170的提供第一弯曲表面170b的所述部分可以沿第三方向c1压缩，该第三方向c1是和第三外力F3相同的方向，如箭头所示。虽然第一互连部件170沿第三方向c1压缩，但第二互连部件120的提供第二弯曲表面120b的所述部分还可以沿第四方向c2压缩，该第四方向c2是和第四外力F4相同的方向，如箭头所示。在该实施例中，第一互连部件170的提供第一钩状表面170d的所述部分可以与第二互连部件120的提供第二钩状表面120c的所述部分分离。然而，即使提供第一钩状表面170d的所述部分与提供第二钩状表面120c的所述部分分离，也可以保持第一基板100与第二基板151之间的电连接，因为第一互连部件170的一部分仍保持与第二互连部件120的一部分相接触。因此，即使将外力施加至半导体封装10，也因存在第一互连部件170和第二互连部件120，而可以实现能够保持第一基板100与第二基板151之间的电连接的柔性封装。
图5是例示根据一实施方式的半导体封装20的一实施例的表述的截面图。图6和7是例示图5的互连部件的实施例的表述的立体图。
参照图5，该半导体封装20除了互连部件220和270以外，可以具有和图1所示半导体封装10大致相同的构造。由此，在这些实施方式中将省略或简要提到对如参照图1阐述的同一部件的描述。
参照图5，半导体封装20可以包括：第一基板200、第二基板251，以及将第一基板200电连接至第二基板251的互连部件220和270。第一基板200可以包括彼此相对的第一表面200a和第二表面200b。可以将多个第一连接焊盘205彼此隔开设置在第一基板200的第一表面200a上。
可以将第二基板251设置在第一基板200的第一表面200a上。第二基板251可以包括主体280和设置在主体280下面的再分布层250。主体280可以包括硅(Si)。设置在主体280下面的再分布层250可以包括设置在其中的内部布线图案255和通孔电极260。再分布层250可以是板状部件，其包括彼此相对的第一表面250a和第二表面250b。该再分布层250还可以包括绝缘材料层249，该绝缘层使内部布线图案255彼此电绝缘并且使通孔电极260彼此电绝缘。另外，尽管该图中未例示，但该再分布层250还可以包括经由内部布线图案255和通孔电极260连接至主体280的其它布线图案。
可以将多个第二连接焊盘253彼此隔开设置在第二基板251的再分布层250的第一表面250a上。第一或第二连接焊盘205或253可以包括Al或Cu。可以将包括半导体芯片的至少一个电子装置(未例示)设置在第二基板251上。尽管该图中未例示，但该电子装置(未例示)和第二基板251可以通过诸如金属凸块或金属线的导电部件彼此电连接。
第一基板200和第二基板251可以通过互连部件220和270彼此电连接。该互连部件220和270可以包括连接至第二基板251的再分布层250的第一互连部件270和连接至第一基板200的第二互连部件220。第一互连部件270和第二互连部件220中的每一个都可以由板形部件形成。
参照图5和6，每一个第一互连部件270的一个端部都可以通过第一触点254连接至第二连接焊盘253之一。第一互连部件270可以包括第一支柱部分270a和提供第一弯曲表面270b的部分。第一互连部件270的第一支柱部分270a可以从第二连接焊盘253起朝向第一基板200延伸。第一支柱部分270a可以朝向第一基板200垂直延伸，但本公开不限于此。提供第一弯曲表面270b的所述部分可以从第一支柱部分270a起朝向第一基板200延伸并且可以弯曲以使具有括弧“(”状垂直截面。再次参照图5，包括第一支柱部分270a的所述部分和提供第一弯曲表面270b的所述部分可以具有镰刀状垂直截面。
每一个第二互连部件220的一个端部都可以通过第二触点207连接至第一连接焊盘205之一。第二互连部件220可以包括第二支柱部分220a和弯曲部分220b。第二互连部件220的第二支柱部分220a可以从第一连接焊盘205起朝向第二基板251延伸。第二支柱部分220a可以被布置成，具有朝向第二基板251弯曲的弯曲表面。该弯曲部分220b可以从第二支柱部分220a起延伸，并且沿与第二支柱部分220a的弯曲方向相反的方向弯曲。包括所述第二支柱部分220a和所述弯曲部分220b的所述部分的侧截面形状可以具有“>”状垂直截面。第二互连部件220的弯曲部分220b的内表面可以是平坦的。第一互连部件270和第二互连部件220中的每一个都可以包括能够在向其施加外力时变形的材料。在一实施方式中，第一互连部件270和第二互连部件220可以包括Au、Ag或Cu。
第一基板200与第二基板251之间的空间可以充满包括柔性材料的缓冲层285。该柔性材料可以包括具有大约0.01GPa至大约0.1GPa的杨氏模量的材料。在一实施方式中，该柔性材料可以包括硅树脂、硅橡胶或聚合物。
参照图7，其对应于彼此组合的第一互连部件270和第二互连部件220的立体图，第一互连部件270的提供第一弯曲表面270b的所述部分和第二互连部件220的弯曲部分220b的内表面可以彼此相接触，以使彼此电连接。在一实施方式中，如果第一互连部件270的第一弯曲表面270b具有第一区域S，则第一互连部件270和第二互连部件220可以彼此组合，以使第一弯曲表面270b和弯曲部分220b的接触区域等于或大于第一区域S的一半。
即使将外力施加至半导体封装20，并且第一基板200或第二基板251上下或者从一侧至另一侧移动，第一互连部件270和第二互连部件220可以与第一基板220或第二基板251一起翘曲或变形，以抑制第一或第二互连部件270或220脱离第一基板200或第二基板251。在一实施方式中，即使将外力施加至第一基板200和/或第二基板251，以使第一基板200与第二基板251的距离增加，也因为第二互连部件220的弯曲部分220b与第一互连部件270的第一弯曲表面270b的接触区域大于第一弯曲表面270b的第一区域S的一半，而可以保持第一与第二基板200和251之间的电连接。另外，如果将外力施加至第一基板200和/或第二基板251，以使第一基板200变得更靠近第二基板251，则第二互连部件220的弯曲部分220b与第一互连部件270的第一弯曲表面270b之间的接触区域可以增加，以使仍保持第一与第二基板200和251之间的电连接。
图8是例示根据另一实施方式的半导体封装30的表述的截面图。图9和10是例示图8的互连部件的表述的立体图。
参照图8和图9，该半导体封装30除了互连部件320和370以外，可以具有和图1所示半导体封装10相同的构造。由此，在该实施方式中将省略或简要提到对如参照图1阐述的同一部件的描述。
第一基板100和被布置成面对第一基板100的第二基板151可以通过互连部件320和370彼此电连接。第一基板100与第二基板151之间的空间可以充满包括柔性材料的缓冲层185。该柔性材料可以包括具有大约0.01GPa至大约0.1GPa的杨氏模量的材料。例如，缓冲层185可以包括：硅树脂、硅橡胶或聚合物。该互连部件320和370可以包括连接至第二基板151的第一互连部件370和连接至第一基板100的第二互连部件320。第一互连部件370和第二互连部件320中的每一个都可以由板形部件形成。每一个第一互连部件370的一个端部都可以通过第一触点154连接至第二连接焊盘153。
第一互连部件370可以包括：第一支柱部分370a、提供第一弯曲表面370b的部分、第一弯曲部分370c、提供第一钩状表面370d的部分，以及提供第一侧壁表面370e的部分。第一互连部件370的第一支柱部分370a可以从第二连接焊盘153起朝向第一基板100延伸。提供第一弯曲表面370b的所述部分可以从第一支柱部分370a起延伸并且可以呈凹状弯曲以使具有“C”状垂直截面。该第一弯曲部分370c可以从提供第一弯曲表面370b的所述部分起朝向第二基板151向上延伸。提供第一钩状表面370d的所述部分从第一弯曲部分370c起朝向提供第一弯曲表面370b的所述部分的内部空间水平延伸或者大致水平延伸。可以将第一侧壁表面370e限定为从第一钩状表面370d延伸的侧壁的表面。第一互连部件370的、包括提供第一弯曲表面370b的所述部分和提供第一钩状表面370d的所述部分的部分的垂直截面形状可以具有字母“G”的形状。
每一个第二互连部件320的一个端部都可以通过第二触点107连接至第一连接焊盘105之一。第二互连部件320可以包括：第二支柱部分320a、提供第二弯曲表面320b的部分、提供第二钩状表面320c的部分、以及第二弯曲部分320d。第二互连部件320的第二支柱部分320a可以从第一连接焊盘105起朝向第二基板151垂直延伸。提供第二弯曲表面320b的所述部分可以从第二支柱部分320a起朝向第二基板151延伸并且可以在第二支柱部分320a的外侧弯曲。提供第二钩状表面320c的所述部分可以沿与提供第二弯曲表面320b的所述部分所弯曲的方向相反的方向，从提供第二弯曲表面320b的所述部分起水平延伸或大致水平延伸。该第二弯曲部分320d可以从提供第二钩状表面320c的所述部分起朝向第一基板100垂直延伸。
包括第二支柱部分320a、提供第二弯曲表面320b的所述部分、以及提供第二钩状表面320c和第二弯曲部分320d的所述部分的部分的垂直截面形状可以具有数字“7”的形状。第一或第二互连部件370或320可以包括能够在施加外力时变形的材料。在一实施方式中，第二互连部件320可以包括Au、Ag或Cu。
参照图10，其对应于彼此组合的第一互连部件370和第二互连部件320的立体图，第一互连部件370的提供第一钩状表面370d的所述部分可以与提供第二钩状表面320c的所述部分相接触并连接至其。另外，第一互连部件370的提供第一侧壁表面370e的所述部分可以连接至第二互连部件320的第二弯曲表面320d。因此，第二互连部件320不仅可以与提供第一钩状表面370d的所述部分而且可以与提供第一侧壁表面370e的所述部分相接触。另外，可以将第一互连部件370的提供第一钩状表面370d的所述部分插入到通过提供第二弯曲表面320b的所述部分、提供所述第二钩状表面320c的所述部分以及第二弯曲表面320d所提供的凹槽中。因此，即使将外力施加至第一基板100和/或第二基板151，第一互连部件370和第二互连部件320也可以彼此电连接。
图11是例示根据一实施方式的半导体封装40的表述的截面图。图12和13是例示图11的互连部件的表述的立体图。
参照图11和12，该半导体封装40除了互连部件420和470以外，可以具有和图5所示半导体封装20相同的构造。由此，在该实施方式中将省略或简要提到对如参照图5阐述的同一部件的描述。
第一基板200和被布置成面对第一基板200的第二基板251可以通过互连部件420和470彼此电连接。第一基板200与第二基板251之间的空间可以充满包括柔性材料的缓冲层285。该柔性材料可以包括硅树脂、硅橡胶或聚合物。该互连部件420和470可以包括连接至第二基板251的第一互连部件470和连接至第一基板200的第二互连部件420。尽管图11、12以及13例示了其中第一互连部件470和第二互连部件420中的每一个都由板形部件形成的一实施例，但本公开不限于此。例如，在一些实施方式中，第一互连部件470可以像图1所示第一互连部件170一样，具有字母“G”的垂直截面形状。每一个第一互连部件470的一个端部都可以通过第一触点254电连接至第二连接焊盘253之一。
第一互连部件470可以包括第一支柱部分470a和提供第一弯曲表面470b的一部分。第一支柱部分470a可以从第二连接焊盘453(即，图11中的253)起朝向第一基板200垂直延伸，但本公开不限于此。提供第一弯曲表面470b的所述部分可以从第一支柱部分470a起朝向第一基板200延伸并且可以呈凹状弯曲以使具有括弧“(”状垂直截面。因此，由第一支柱部分470a和提供第一弯曲表面470b的所述部分构成的一部分的垂直截面形状可以具有镰刀形状。
每一个第二互连部件420的一个端部都可以通过第二触点207连接至第一连接焊盘205之一。第二互连部件420可以包括第二支柱部分420a和具有凹槽420c的弯曲部分420b。第二互连部件420的第二支柱部分420a可以从第一连接焊盘205起朝向第二基板251垂直延伸。第二支柱部分420a可以具有沿第二基板251的方向弯曲的弯曲表面。该弯曲部分420b可以从第二支柱部分420a起延伸，并且可以沿与第二支柱部分420a弯曲的方向不同的方向弯曲。该弯曲部分420b可以包括具有凹状半圆形状的凹槽420c。第一互连部件470或第二互连部件420可以包括Au、Ag或Cu。
参照图13，其对应于彼此组合的第一互连部件470和第二互连部件420的立体图，第一互连部件470和第二互连部件420彼此组合，以使第一互连部件470的提供第一弯曲表面470b的所述部分被插入到第二互连部件420的凹槽420c中。在这种情况下，第一互连部件470的第一弯曲表面470b可以连接至凹槽420c的内表面420d。如果将外力施加至半导体封装40，以使第一基板200和第二基板251变得彼此更靠近，则第一互连部件470和第二互连部件420可以弯曲或变形，以防止第一基板200与第二基板251电分离。在一实施方式中，即使将外力施加至第一基板200和/或第二基板251，以使第一基板200与第二基板251变得彼此远离，也因为第一互连部件470被布置成与第二互连部件420的凹槽420c的内表面420d相接触，所以可以保持第一互连部件470和第二互连部件420的电连接。
图14是例示根据一实施方式的半导体封装50的表述的截面图。图15和16例示了图14的环形互连结构的实施例的表述。
参照图14，半导体封装50可以包括将第一基板1100和第二基板1200层叠的层叠结构。第一与第二基板1100和1200可以通过环形互连结构彼此以电气方式和信号方式连接，并且每一个环形互连结构可以包括第一连接环形部分1310和第二连接环形部分1320。由于第一连接环形部分1310挂住并且接触第二连接环形部分1320，因而，第一连接环形部分1310和第二连接环形部分1320可以在第一基板1100与第二基板1200之间提供电连接。
第二基板1200可以是包括通过半导体工艺、半导体裸片(die)，或半导体芯片集成的集成电路的晶片基板。第一基板1100可以是这样的封装基板，即，在通过封装技术将半导体裸片或芯片封装在一半导体封装中时将半导体裸片或芯片安装在其上或嵌入其中。该封装基板可以是印刷电路板(PCB)。第二基板1200还可以是包括通过半导体工艺、半导体裸片或半导体芯片集成的集成电路的晶片基板。在这种情况下，半导体封装50可以是将一半导体芯片层叠在另一半导体芯片上的叠层封装。
作为第一基板1100或第二基板1200引入的半导体芯片可以被制造成薄的，以使第一基板1100和第二基板1200可以通过由外部环境所提供的力而翘曲或弯曲。作为第二基板1200和第一基板1100而提供的封装基板可以是可以翘曲或弯曲的柔性基板。
参照图14和图15，可以将第一连接部分1110设置在第一基板1100的表面1101上。第一连接部分1110可以对应于将第一基板1100电连接至外部装置或其它基板的端子。每一个第一连接部分1110都可以具有接触焊盘形状或着陆焊盘形状。尽管该图中未例示，但包括电路导线和绝缘层的电路布线结构可以设置在第一连接部分1110与第一基板1100之间，以提供第一连接部分1110与第一基板1100之间的电气路径。第一连接部分1110可以包括金属层，如铝(Al)层、铜(Cu)层或锡(Sn)层。
可以将第二连接部分1220设置在被层叠成与第一基板1100交叠的第二基板1200的表面1201上。可以将第二基板1200层叠在第一基板1100上，以使第二基板的表面1201面对第一基板1100的表面1101，并且可以将第二连接部分1220设置在第二基板1200的表面1201上，以使第二连接部分1220垂直对准第一连接部分1110。第二连接部分1220可以充任将第二基板1200电连接至外部装置或其它基板的端子。每一个第二连接部分1220都可以具有接触焊盘形状或着陆焊盘形状。尽管该图中未例示，但包括电路导线和绝缘层的电路布线结构可以设置在第二连接部分1220与第二基板1200之间，以提供第二连接部分1220与第二基板1200之间的电气路径。每一个第二连接部分1220都可以包括金属层，如Al层、Cu层或Sn层。
可以将每一个第一连接环形部分1310布置成，使得其第一端部1311与第一连接部分1110组合。第一连接环形部分1310的第一端部1311可以与第一连接部分1110的一表面相组合，以使第一连接环形部分1310物理且机械地连接至第一连接部分1110。第一连接环形部分1310的第一端部1311可以直接与第一连接部分1110的表面相组合。另选的是，第一连接环形部分1310的第一端部1311可以利用导电粘合层(未例示)与第一连接部分1110的表面相组合。导电粘合层可以是诸如焊料的导电金属层。
可以将每一个第二连接环形部分1320布置成，使得其第二端部1321与第二连接部分1220组合。第二连接环形部分1320的第二端部1321可以与第二连接部分1220的一表面相组合，以使第二连接环形部分1320物理且机械地连接至第二连接部分1220。第二连接环形部分1320的第二端部1321可以直接与第二连接部分1220的表面相组合。另选的是，第二连接环形部分1320的第二端部1321可以利用导电粘合层(未例示)与第一连接部分1220的表面相组合。导电粘合层可以是诸如焊料的导电金属层。
第一连接环形部分1310和第二连接环形部分1320中的每一个都可以具有环形形状、圈形形状或钩形形状。而且，第一连接环形部分1310和第二连接环形部分1320可以被链接成具有链形形状。
每一个第一连接环形部分1310都可以包括从与第一连接部分1110组合的第一端部1311起垂直延伸的第一支柱部分1313和从第一支柱部分1313起延伸的第一圆形部分1315，以使具有圆形形状。每一个第二连接环形部分1320都可以包括从与第二连接部分1220组合的第二端部1321起垂直延伸的第二支柱部分1323和从第二支柱部分1323起延伸的第二圆形部分1325，以使具有圆形形状。第一圆形部分1315或第二圆形部分1325可以具有钩形形状，而非封闭曲线的圆环形状。
第二圆形部分1325可以钩住第一圆形部分1315，以使第一连接环形部分1310和第二连接环形部分1320彼此连接。第一圆形部分1315和第二圆形部分1325可以彼此直接接触，但它们未彼此固定。即，第二圆形部分1325可以是柔性的，以使如果向其施加外力则移动。由此，第一连接环形部分1310可以按特定范围针对第二连接环形部分1320平顺地移动。第一连接环形部分1310或第二连接环形部分1320可以由具有弹性或柔性的导线或板形成。例如，第一连接环形部分1310或第二连接环形部分1320可以包括Au、Ag或Cu。
参照图14和图15，当第一基板1100的位置针对第二基板1200改变时，第一连接环形部分1310的第一圆形部分1315可以移动以致在第一圆形部分1315钩住第二圆形部分1325的状态下，向上滑动第二圆形部分1325。如果将剪切应力横向施加至第一基板1100，以使第一连接部分1110在第二基板1200未移动的同时从初始位置1110A横向移位，即，如果第一基板1100针对第二基板1200横向移动，则第一连接环形部分1310的第一圆形部分1315可以在钩住第二连接环形部分1320的第二圆形部分1325的状态下沿第二圆形部分1325的圆环移动，同时第一接触表面1315A的一部分与第二圆形部分1325的第二接触表面1325A的一部分相接触。该接触位置可以改变，但接触状态可以保持，并且第一圆形部分1315针对第二圆形部分1325的相对位置可以改变。据此，即使第一基板1100针对第二基板1200的横向相对位置随半导体封装(图14的10)翘曲或弯曲而改变，第一圆形部分1315针对第二圆形部分1325的相对位置也随着改变，从而可以保持第一圆形部分1315与第二圆形部分1325之间的接触状态。因此，第一连接环形部分1310与第二连接环形部分1320之间的电连接可以保持。
一起参照图14和16，当第一基板1100的位置针对第二基板1200沿上下方向改变时，第一连接环形部分1310的第一圆形部分1315可以是平顺的，同时保持第一圆形部分1315钩住第二连接环形部分1320的第二圆形部分1325的状态。如果第一基板1100相对上移或者第二基板1200相对下移，则第一连接环形部分1310的第一圆形部分1315可以沿第二圆形部分1325的圆环移动，而同时保持第一圆形部分1315钩住第二连接环形部分1320的第二圆形部分1325，并且保持外侧第三接触表面1325B的一部分与第二圆形部分1325的外侧第四接触表面1315B的一部分相接触的状态。该接触位置可以改变，但接触状态可以保持，并且第一圆形部分1315针对第二圆形部分1325的相对位置可以改变。据此，即使第一基板1100针对第二基板1200的垂直相对位置随半导体封装(图14的10)翘曲或弯曲而改变，第一圆形部分1315针对第二圆形部分1325的相对位置也随着改变，从而可以保持第一圆形部分1315与第二圆形部分1325之间接触状态。因此，第一连接环形部分1310与第二连接环形部分1320之间的电连接可以保持。
返回参照图14，只要保持第一连接环形部分1310和第二连接环形部分1320彼此钩住的状态，第一基板1100针对第二基板1200的电连接结构可以通过改变第二基板1200针对第一基板1100的相对位置来保持。因此，即使第一基板1100或第二基板1200弯曲或翘曲，也由于第一连接环形部分1310的第一圆形部分1315可以在第二连接环形部分1320的第二圆形部分1325中移动至该位移程度，因此，可以保持第一连接环形部分1310的第一圆形部分1315与第二连接环形部分1320的第二圆形部分1325之间的接触状态。
图17例示了根据一实施方式的半导体封装的一实施例的表述。
参照图17，半导体封装60可以包括这样的结构，即，包括第二连接部分2220的第二基板2200被层叠在包括第一连接部分2110的第一基板2100上。电气地且信号地连接第一基板2100和第二基板2200的连接结构可以包括第一连接环形部分2310和第二连接环形部分2320。由于第一连接环形部分2310挂住并接触第二连接环形部分2320，因而，从第一连接环形部分2310至第二连接环形部分2320的电气路径可以经由相互接触部分来实现。
在第一连接环形部分2310挂住第二连接环形部分2320并且形成电连接路径的状态，可以引入覆盖第一连接环形部分2310和第二连接环形部分2320的覆盖层2400。可以引入该覆盖层2400来保持第一连接环形部分2310挂住并接触第二连接环形部分2320的状态。该覆盖层2400可以包括绝缘材料，但可以被引入为包括导电材料的层，以改进从第一连接环形部分2310至第二连接环形部分2320的导电性或电气流动。该覆盖层2400可以包括将导电颗粒分散在诸如聚合物或树脂这样的基质中的层。该覆盖层2400可以被引入为像导电聚合物层一样的具有导电性的层。
在第二连接环形部分2320固定至第二连接部分2220，并且第一连接环形部分2310挂住第二连接环形部分2320的状态下，该覆盖层2400可以通过覆盖有导电聚合物层来形成。第二基板2200可以通过将覆盖有覆盖层2400的第一连接环形部分2310固定至第一连接部分2210而电连接至第一基板2100。
图18例示了根据一实施方式的半导体封装的一实施例的表述。
参照图18，半导体封装70可以包括这样的结构，即，包括第二连接部分3220的第二基板3200被层叠在包括第一连接部分3110的第一基板3100上。电气地且信号地连接第一基板3100和第二基板3200的连接结构可以包括第一连接环形部分3310和第二连接环形部分3320。由于第一连接环形部分3310挂住并接触第二连接环形部分3320，因而，从第一连接环形部分3310至第二连接环形部分3320的电气路径可以经由相互接触部分来实现。
在第一连接环形部分3310挂住第二连接环形部分3320并且形成电连接路径的状态，可以将包围并浸渍第一连接环形部分3310和第二连接环形部分3320的缓冲层3500引入第一基板3100与第二基板3200之间。该缓冲层3500可以被引入为包括柔性电介质材料或柔性绝缘材料的层。可以引入该缓冲层，作为能够固定第一连接环形部分3310和第二连接环形部分3320的团结性并且在第一基板3100或第二基板3200翘曲时一起翘曲的柔性层。该缓冲层可以包括具有范围从0.01GPa至0.1GPa的杨氏模量的材料。该缓冲层3500可以包括像聚酰亚胺这样的聚合物材料。缓冲层3500可以包括：硅树脂、硅橡胶或硅聚合物。尽管未例示，但可以将第一连接环形部分3310和第二连接环形部分3320引入成浸渍在处于覆盖有覆盖层(图17中的2400)的状态下的缓冲层3500中。
图19例示了根据一实施方式的半导体封装的一实施例的表述。
参照图19，半导体封装80可以包括这样的叠层结构，即，包括第二连接部分4220的第二基板4200被层叠在包括第一连接部分4110的第一基板4100上。电气地且信号地连接第一基板4100和第二基板4200的连接结构可以包括第一连接环形部分4310和第二连接环形部分4320。由于第一连接环形部分4310挂住并接触第二连接环形部分4320，因而，从第一连接环形部分4310至第二连接环形部分4320的电气路径可以经由相互接触部分来实现。
第一连接环形部分4310和第二连接环形部分4320可以具有圆圈形状，并且可以具有由摺叠圈(plaited ring)制成的链式形状。由于第一连接环形部分4310可以在摺叠(plaited)至第二连接环形部分4320的状态下水平且垂直移动，因而，当半导体封装80翘曲或弯曲时可以保持电连接状态。尽管未例示，但可以将第一连接环形部分4310和第二连接环形部分4320浸渍在缓冲层(图18中的3500)中，如图18所示。另外，尽管未例示，但第一连接环形部分4310和第二连接环形部分4320可以在被覆盖层(图17中的2400)覆盖的状态下引入，如图17所示。而且，尽管未例示，但可以形成一个或更多个附加圆圈，以耦接第一连接环形部分4310和第二连接环形部分4320，提供具有三个或更多个环形部分(包括第一连接环形部分4310和第二连接环形部分4320)的链式形状。在一实施方式中，第三连接环形部分可以在将第一连接环形部分4310直接耦接或没有直接耦接至第二连接环形部分4320的情况下将第一连接环形部分4310耦接至第二连接环形部分4320。
图20例示了根据一实施方式的半导体封装的一实施例的表述。
参照图20，半导体封装90可以包括这样的结构，即，包括第二连接部分5220的第二基板5200被层叠在包括第一连接部分5110的第一基板5100上。电气地且信号地连接第一基板5100和第二基板5200的连接结构可以包括第一连接环形部分5310和第二连接环形部分5320。由于第一连接环形部分5310挂住并接触第二连接环形部分5320，因而，从第一连接环形部分5310至第二连接环形部分5320的电气路径可以经由相互接触部分来实现。
第一连接环形部分5310可以包括从固定至第一连接部分5110的第一端部5311起大致垂直延伸的第一支柱部分5313和从第一支柱部分5313起横向延伸的第一钩状部分5315。由于第一连接环形部分5310具有字母“C”的形状，因而，第一连接环形部分5310可以具有提供柔性的形状。第二连接环形部分5320可以包括从固定至第二连接部分5220的第二端部5321起大致垂直延伸的第二支柱部分5323和从第二支柱部分5323起横向延伸并且接触第一钩状部分5315的第二钩状部分5325。由于第二连接环形部分5320具有字母“C”的镜像，因而，第二连接环形部分5320可以具有提供柔性的形状。
由于第一连接环形部分5310和第二连接环形部分5320可以在将它们彼此钩住的状态下移动，因而，当半导体封装90翘曲或弯曲时可以保持电连接状态。尽管未例示，但可以将第一连接环形部分5310和第二连接环形部分5320浸渍在缓冲层(图18中的3500)中，如图18所示。另外，尽管未例示，但第一连接环形部分5310和第二连接环形部分5320可以在被图17的覆盖层2400覆盖的状态下引入，如图17所示。
图21是例示包括包括根据一实施方式的至少一个半导体封装的存储卡7800的电子系统的一实施例的表述的框图。该存储卡1800包括：诸如非易失性存储器装置的存储器7810，和存储器控制器7820。存储器7810和存储器控制器7820可以存储数据或读取所存储数据。存储器7810和/或存储器控制器7820包括设置在根据一实施方式的嵌入式封装中的一个或更多个半导体芯片。
存储器7810可以包括将本公开的实施方式的技术应用至的非易失性存储器装置。存储器控制器7820可以控制存储器7810，以使响应于来自主机7830的读取/写入请求而读出所存储数据或者存储数据。
图22是例示包括根据一实施方式的至少一个封装的电子系统8710的一实施例的表述的框图。电子系统8710可以包括：控制器8711、输入/输出装置8712以及存储器8713。控制器8711、输入/输出装置8712以及存储器8713可以经由提供使数据移动通过的路径的总线8715来彼此耦接。
在一实施方式中，控制器8711可以包括一个或更多个微处理器、数字信号处理器、微控制器，以及/或能够执行和这些组件相同的功能的逻辑装置。控制器8711或存储器8713可以包括根据本公开实施方式的一个或更多个半导体封装。该输入/输出单元8712可以包括从小键盘、键盘、显示装置、触摸屏等中选择的至少一个。存储器8713是用于存储数据的装置。存储器8713可以存储要通过控制器8711等执行的数据和/或命令。
存储器8713可以包括：诸如DRAM的易失性存储器装置，和/或诸如闪速存储器的非易失性存储器装置。例如，闪速存储器可以安装至诸如移动终端或台式计算机的信息处理系统。闪速存储器可以构成固态磁盘(SSD)。在这种情况下，电子系统8710可以将大量数据稳定地存储在闪速存储器系统中。
电子系统8710还可以包括被布置成向和从通信网络发送和接收数据的接口8714。接口8714可以是有线或无线类型。例如，
该电子系统8710可以被实现为移动系统、个人计算机、工业计算机或执行各种功能的逻辑系统。例如，该移动系统可以是以下中的任一种：个人数字助理(PDA)、便携式计算机、平板计算机、移动电话、智能电话、无线电话、膝上型计算机、存储器卡、数字音乐系统以及信息发送/接收系统。
如果电子系统8710是能够执行无线通信的设备，则该电子系统8710可以被用于以下通信系统：如CDMA(码分多址)、GSM(全球移动通信系统)、NADC(北美数字蜂窝)、E-TDMA(增强时分多址)、WCDMA(宽带码分多址)、CDMA2000、LTE(长期演进)以及Wibro(无线宽带因特网)。
出于例示性目的，对本公开的实施方式进行了公开。本领域技术人员应当清楚，在不脱离本公开和附属权利要求书的范围和精神的情况下，各种修改、添加以及替换都是可以的。
相关申请的交叉引用
本申请要求保护分别于2015年4月23日和2015年5月11日在韩国知识产权局提交的韩国专利申请No.10-2015-0057564和No.10-2015-0065618的优先权，其全部内容通过引用而并入于此。

Claims (13)

1.一种半导体封装，该半导体封装包括：
第一基板，该第一基板包括布置在所述第一基板的一个表面上的第一连接焊盘；
第二基板，该第二基板包括布置在所述第二基板的一个表面上的第二连接焊盘，其中，所述第二基板布置在所述第一基板上方，并且所述第二连接焊盘面对所述第一连接焊盘；
第一互连部件，该第一互连部件包括：从所述第二连接焊盘起朝向所述第一基板垂直延伸的第一支柱部分；提供从所述第一支柱部分起延伸并且呈凹状弯曲的第一弯曲表面的部分；从提供所述第一弯曲表面的所述部分起朝向所述第一支柱部分方向延伸的第一弯曲部分；以及提供从所述第一弯曲部分起朝向提供所述第一弯曲表面的所述部分的内部空间水平延伸的第一钩状表面的部分；以及
第二互连部件，该第二互连部件包括：从所述第一连接焊盘起朝向所述第二基板垂直延伸的第二支柱部分；提供从所述第二支柱部分起延伸并且呈凹状弯曲的第二弯曲表面的部分；以及提供第二钩状表面的部分，其从提供所述第二弯曲表面的所述部分起水平延伸以接触提供所述第一互连部件的所述第一钩状表面的所述部分。
2.根据权利要求1所述的半导体封装，其中，所述第二基板还包括：
主体；和
再分布层，所述再分布层布置在所述主体与所述第二连接焊盘之间，
其中，所述再分布层包括布置在所述再分布层内的内部布线图案和通孔电极。
3.根据权利要求1所述的半导体封装，其中，所述第一基板是印刷电路板PCB。
4.根据权利要求1所述的半导体封装，其中，所述第一互连部件和所述第二互连部件中的至少一个包括在施加外力时能够翘曲或变形的材料。
5.根据权利要求1所述的半导体封装，其中，所述第一互连部件和所述第二互连部件中的至少一个包括金Au、银Ag和铜Cu中的一种。
6.根据权利要求1所述的半导体封装，其中，利用板型部件来设置所述第一互连部件和所述第二互连部件中的至少一个。
7.根据权利要求1所述的半导体封装，其中，由提供所述第一弯曲表面的所述部分、所述第一弯曲部分以及提供所述第一互连部件的所述第一钩状表面的所述部分所组成的部分的垂直截面形状具有字母“G”的形状。
8.根据权利要求1所述的半导体封装，其中，由所述第二支柱部分、提供所述第二弯曲表面的所述部分以及提供所述第二钩状表面的所述部分所组成的部分的垂直截面形状具有字母的形状。
9.根据权利要求1所述的半导体封装，
其中，所述第二互连部件还包括从提供所述第二钩状表面的所述部分起朝向所述第一基板垂直延伸的第二弯曲部分；并且
其中，所述第二弯曲部分与所述第一互连部件的所述第一钩状表面的侧壁相接触。
10.根据权利要求9所述的半导体封装，其中，所述第二互连部件具有“7”状垂直截面。
11.根据权利要求1所述的半导体封装，
其中，所述第一基板与所述第二基板之间的空间充满包括柔性材料的缓冲层；并且
其中，所述柔性材料具有0.01GPa至0.1GPa的杨氏模量。
12.根据权利要求11所述的半导体封装，其中，所述柔性材料包括硅树脂和硅橡胶中的一种。
13.根据权利要求1所述的半导体封装，
其中，所述第一钩状表面包括面朝所述第一弯曲表面的第一侧表面，
其中，所述第二钩状表面包括垂直对准所述第一侧表面的第二侧表面。
CN201610150995.9A 2015-04-23 2016-03-16 具有互连部件的半导体封装 Active CN106067455B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR10-2015-0057564 2015-04-23
KR1020150057564A KR20160126499A (ko) 2015-04-23 2015-04-23 상호 접속 부재를 갖는 반도체 패키지
KR10-2015-0065618 2015-05-11
KR1020150065618A KR20160132720A (ko) 2015-05-11 2015-05-11 고리형 접속 구조를 포함하는 반도체 패키지

Publications (2)

Publication Number Publication Date
CN106067455A CN106067455A (zh) 2016-11-02
CN106067455B true CN106067455B (zh) 2019-11-19

Family

ID=57148335

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610150995.9A Active CN106067455B (zh) 2015-04-23 2016-03-16 具有互连部件的半导体封装

Country Status (2)

Country Link
US (1) US9668344B2 (zh)
CN (1) CN106067455B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111968958B (zh) 2016-12-30 2022-08-19 华为技术有限公司 一种封装芯片及基于封装芯片的信号传输方法
US10991656B2 (en) * 2019-06-19 2021-04-27 Advanced Semiconductor Engineering, Inc. Semiconductor device package
CN113036479A (zh) * 2019-12-09 2021-06-25 富士康(昆山)电脑接插件有限公司 电连接器、电连接器组合及其锁扣组件

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1135268A (zh) * 1993-11-16 1996-11-06 佛姆法克特股份有限公司 用于互联、插件和半导体组件的接触结构及其方法
US6287126B1 (en) * 1999-06-25 2001-09-11 International Business Machines Corporation Mechanical attachment means used as electrical connection
US6784378B2 (en) * 2001-02-28 2004-08-31 Georgia Tech Research Corporation Compliant off-chip interconnects
CN1820395A (zh) * 2003-08-22 2006-08-16 Abb瑞士有限公司 用于功率半导体模块中的接触设备的压力接触弹簧
TW200644768A (en) * 2005-06-08 2006-12-16 Delta Electronics Inc Securing device for auxiliary securing metal assembly to circuit board
JP2013030748A (ja) * 2011-06-21 2013-02-07 Shinko Electric Ind Co Ltd 電子部品
CN103098563A (zh) * 2010-07-06 2013-05-08 凤凰通讯两合有限公司 连接触点

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7901995B2 (en) * 2002-02-11 2011-03-08 Gabe Cherian Interconnections resistant to wicking
US8814575B2 (en) * 2010-03-02 2014-08-26 Apple Inc. Electrical connector assembly including hoops and hooks
KR20140007641A (ko) * 2012-07-10 2014-01-20 에스케이하이닉스 주식회사 반도체 패키지 및 이를 이용한 적층 반도체 패키지

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1135268A (zh) * 1993-11-16 1996-11-06 佛姆法克特股份有限公司 用于互联、插件和半导体组件的接触结构及其方法
US6287126B1 (en) * 1999-06-25 2001-09-11 International Business Machines Corporation Mechanical attachment means used as electrical connection
US6784378B2 (en) * 2001-02-28 2004-08-31 Georgia Tech Research Corporation Compliant off-chip interconnects
CN1820395A (zh) * 2003-08-22 2006-08-16 Abb瑞士有限公司 用于功率半导体模块中的接触设备的压力接触弹簧
TW200644768A (en) * 2005-06-08 2006-12-16 Delta Electronics Inc Securing device for auxiliary securing metal assembly to circuit board
CN103098563A (zh) * 2010-07-06 2013-05-08 凤凰通讯两合有限公司 连接触点
JP2013030748A (ja) * 2011-06-21 2013-02-07 Shinko Electric Ind Co Ltd 電子部品

Also Published As

Publication number Publication date
CN106067455A (zh) 2016-11-02
US20160316559A1 (en) 2016-10-27
US9668344B2 (en) 2017-05-30

Similar Documents

Publication Publication Date Title
US10991640B2 (en) Semiconductor packages including bridge die
US9842822B2 (en) Semiconductor packages with socket plug interconnection structures
US9269657B2 (en) Flexible stack packages, electronic systems including the same, and memory cards including the same
CN107316853B (zh) 半导体封装件
US9576849B2 (en) Semiconductor package and method for manufacturing the same
US9640473B2 (en) Semiconductor packages
CN108074912A (zh) 包括互连器的半导体封装
CN106067455B (zh) 具有互连部件的半导体封装
US9437580B1 (en) Semiconductor packages with metal posts, memory cards including the same, and electronic systems including the same
US20150115438A1 (en) Stacked semiconductor package
CN113035839A (zh) 包括具有中介桥的层叠子封装的半导体封装
CN112466866B (zh) 包括电磁干扰屏蔽层的半导体封装
US9659909B2 (en) Semiconductor packages including flexible wing interconnection substrate
US20160254251A1 (en) Semiconductor device
CN110112117A (zh) 半导体封装
US9888567B2 (en) Flexible device including sliding interconnection structure
US10903189B2 (en) Stack packages including stacked semiconductor dies
US9478515B1 (en) Semiconductor packages including interconnection members
US10811359B2 (en) Stack packages relating to bridge die
CN106257662B (zh) 具有滑动互连结构的半导体封装

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant