JP2012109350A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2012109350A5 JP2012109350A5 JP2010256076A JP2010256076A JP2012109350A5 JP 2012109350 A5 JP2012109350 A5 JP 2012109350A5 JP 2010256076 A JP2010256076 A JP 2010256076A JP 2010256076 A JP2010256076 A JP 2010256076A JP 2012109350 A5 JP2012109350 A5 JP 2012109350A5
- Authority
- JP
- Japan
- Prior art keywords
- electronic component
- support
- electrode terminal
- component package
- electrically connected
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Description
本電子部品パッケージは、支持体と、前記支持体上に配置された電子部品と、前記支持体上に、前記電子部品を覆うように形成された樹脂部と、前記樹脂部上に形成されており、前記電子部品と電気的に接続された配線構造と、前記樹脂部の前記支持体側に埋め込まれており、前記配線構造と電気的に接続された電極端子と、前記支持体に形成されており、前記電極端子が露出する第1の開口部と、を有することを要件とする。
本電子部品パッケージの製造方法は、電極端子が形成された支持体の前記電極端子が形成されている面上に電子部品を配置する第1工程と、前記電子部品が配置された前記支持体上に、前記電子部品及び前記電極端子を覆うように樹脂部を形成し、前記樹脂部に前記電極端子を露出させる貫通孔を形成する第2工程と、前記樹脂部上に、前記電子部品と電気的に接続すると共に前記貫通孔を介して前記電極端子と電気的に接続するように配線構造を形成する第3工程と、前記支持体の一部を除去して前記電極端子が露出するように、前記支持体に第1の開口部を形成する第4工程と、を有することを要件とする。
Claims (8)
- 支持体と、
前記支持体上に配置された電子部品と、
前記支持体上に、前記電子部品を覆うように形成された樹脂部と、
前記樹脂部上に形成されており、前記電子部品と電気的に接続された配線構造と、
前記樹脂部の前記支持体側に埋め込まれており、前記配線構造と電気的に接続された電極端子と、
前記支持体に形成されており、前記電極端子が露出する第1の開口部と、を有する電子部品パッケージ。 - 前記電子部品の前記支持体側の面に電極パッドが形成され、
前記支持体に、前記電極パッドが露出する第2の開口部が形成されている、請求項1記載の電子部品パッケージ。 - 前記配線構造は、配線層と補強材を含む熱硬化性樹脂よりなる絶縁層を有する、請求項1又は2記載の電子部品パッケージ。
- 前記支持体は、絶縁材料により覆われている、請求項1乃至3の何れか一項記載の電子部品パッケージ。
- 前記支持体は、導電材料よりなるとともに、グランド配線に接続されている、請求項1乃至4の何れか一項記載の電子部品パッケージ。
- 電極端子が形成された支持体の前記電極端子が形成されている面上に電子部品を配置する第1工程と、
前記電子部品が配置された前記支持体上に、前記電子部品及び前記電極端子を覆うように樹脂部を形成し、前記樹脂部に前記電極端子を露出させる貫通孔を形成する第2工程と、
前記樹脂部上に、前記電子部品と電気的に接続すると共に前記貫通孔を介して前記電極端子と電気的に接続するように配線構造を形成する第3工程と、
前記支持体の一部を除去して前記電極端子が露出するように、前記支持体に第1の開口部を形成する第4工程と、を有する電子部品パッケージの製造方法。 - 前記電子部品の前記支持体側の面に電極パッドが形成されており、
前記第4工程において、前記電極パッドが露出するように、前記支持体に第2の開口部を形成する、請求項6記載の電子部品パッケージの製造方法。 - 絶縁材料により前記支持体を覆う第5工程を有する、請求項6又は7記載の電子部品パッケージの製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010256076A JP5879030B2 (ja) | 2010-11-16 | 2010-11-16 | 電子部品パッケージ及びその製造方法 |
US13/295,202 US8692363B2 (en) | 2010-11-16 | 2011-11-14 | Electric part package and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010256076A JP5879030B2 (ja) | 2010-11-16 | 2010-11-16 | 電子部品パッケージ及びその製造方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2012109350A JP2012109350A (ja) | 2012-06-07 |
JP2012109350A5 true JP2012109350A5 (ja) | 2013-10-31 |
JP5879030B2 JP5879030B2 (ja) | 2016-03-08 |
Family
ID=46047059
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010256076A Active JP5879030B2 (ja) | 2010-11-16 | 2010-11-16 | 電子部品パッケージ及びその製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8692363B2 (ja) |
JP (1) | JP5879030B2 (ja) |
Families Citing this family (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5460388B2 (ja) * | 2010-03-10 | 2014-04-02 | 新光電気工業株式会社 | 半導体装置及びその製造方法 |
JP2013069807A (ja) * | 2011-09-21 | 2013-04-18 | Shinko Electric Ind Co Ltd | 半導体パッケージ及びその製造方法 |
US9000584B2 (en) | 2011-12-28 | 2015-04-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Packaged semiconductor device with a molding compound and a method of forming the same |
US20130249076A1 (en) * | 2012-03-20 | 2013-09-26 | Stats Chippac, Ltd. | Semiconductor Device and Method of Forming Duplex Plated Bump-On-Lead Pad Over Substrate for Finer Pitch Between Adjacent Traces |
JP5903337B2 (ja) * | 2012-06-08 | 2016-04-13 | 新光電気工業株式会社 | 半導体パッケージ及びその製造方法 |
US9209152B2 (en) | 2013-04-19 | 2015-12-08 | Infineon Technologies Ag | Molding material and method for packaging semiconductor chips |
US9305853B2 (en) * | 2013-08-30 | 2016-04-05 | Apple Inc. | Ultra fine pitch PoP coreless package |
US9379041B2 (en) * | 2013-12-11 | 2016-06-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Fan out package structure |
KR102250997B1 (ko) | 2014-05-02 | 2021-05-12 | 삼성전자주식회사 | 반도체 패키지 |
JP6457206B2 (ja) * | 2014-06-19 | 2019-01-23 | 株式会社ジェイデバイス | 半導体パッケージ及びその製造方法 |
JP6417142B2 (ja) * | 2014-07-23 | 2018-10-31 | 株式会社ジェイデバイス | 半導体装置及びその製造方法 |
JP2016139648A (ja) * | 2015-01-26 | 2016-08-04 | 株式会社東芝 | 半導体装置及びその製造方法 |
KR101927572B1 (ko) * | 2015-03-17 | 2018-12-10 | 앰코테크놀로지코리아(주) | 반도체 디바이스 및 그 제조 방법 |
US9728498B2 (en) * | 2015-06-30 | 2017-08-08 | Taiwan Semiconductor Manufacturing Co., Ltd. | Package structure |
US9941230B2 (en) * | 2015-12-30 | 2018-04-10 | International Business Machines Corporation | Electrical connecting structure between a substrate and a semiconductor chip |
US10068853B2 (en) * | 2016-05-05 | 2018-09-04 | Taiwan Semiconductor Manufacturing Co., Ltd. | Integrated fan-out package and method of fabricating the same |
US10043772B2 (en) | 2016-06-23 | 2018-08-07 | Samsung Electro-Mechanics Co., Ltd. | Fan-out semiconductor package |
KR102016491B1 (ko) * | 2016-10-10 | 2019-09-02 | 삼성전기주식회사 | 팬-아웃 반도체 패키지 |
US10283474B2 (en) * | 2017-06-30 | 2019-05-07 | Taiwan Semiconductor Manufacturing Co., Ltd. | Chip package structure and method for forming the same |
US10297544B2 (en) * | 2017-09-26 | 2019-05-21 | Taiwan Semiconductor Manufacturing Co., Ltd. | Integrated fan-out package and method of fabricating the same |
US10903136B2 (en) * | 2017-11-07 | 2021-01-26 | Tdk Taiwan Corp. | Package structure having a plurality of insulating layers |
US11527101B1 (en) | 2021-08-11 | 2022-12-13 | Alclear, Llc | Biometric gallery management using wireless identifiers |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002100869A (ja) * | 2000-09-22 | 2002-04-05 | Meiko:Kk | 回路基板、それを用いた多層回路基板、およびそれらの製造方法 |
JP4345679B2 (ja) * | 2000-10-18 | 2009-10-14 | 日本電気株式会社 | 半導体装置搭載用配線基板の製造方法 |
US7161239B2 (en) * | 2000-12-22 | 2007-01-09 | Broadcom Corporation | Ball grid array package enhanced with a thermal and electrical connector |
JP2006222164A (ja) * | 2005-02-08 | 2006-08-24 | Shinko Electric Ind Co Ltd | 半導体装置及びその製造方法 |
JP4016039B2 (ja) * | 2005-06-02 | 2007-12-05 | 新光電気工業株式会社 | 配線基板および配線基板の製造方法 |
JP4714598B2 (ja) * | 2006-02-22 | 2011-06-29 | 富士通株式会社 | 半導体装置及びその製造方法 |
CN101480116B (zh) * | 2006-04-27 | 2013-02-13 | 日本电气株式会社 | 电路基板、电子器件配置及用于电路基板的制造工艺 |
US20100103634A1 (en) * | 2007-03-30 | 2010-04-29 | Takuo Funaya | Functional-device-embedded circuit board, method for manufacturing the same, and electronic equipment |
JP5496445B2 (ja) | 2007-06-08 | 2014-05-21 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
JP5314889B2 (ja) * | 2007-12-27 | 2013-10-16 | 新光電気工業株式会社 | 電子装置及びその製造方法及び配線基板及びその製造方法 |
US7605018B2 (en) * | 2008-01-04 | 2009-10-20 | Powertech Technology Inc. | Method for forming a die-attach layer during semiconductor packaging processes |
JP5471605B2 (ja) * | 2009-03-04 | 2014-04-16 | 日本電気株式会社 | 半導体装置及びその製造方法 |
-
2010
- 2010-11-16 JP JP2010256076A patent/JP5879030B2/ja active Active
-
2011
- 2011-11-14 US US13/295,202 patent/US8692363B2/en active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2012109350A5 (ja) | ||
JP2014239186A5 (ja) | ||
JP2016192568A5 (ja) | ||
JP2014056925A5 (ja) | ||
JP2009196078A5 (ja) | ||
JP2013219253A5 (ja) | ||
JP2011151185A5 (ja) | 半導体装置 | |
JP2010015550A5 (ja) | ||
JP2010267805A5 (ja) | ||
JP2017108019A5 (ja) | ||
JP2013254830A5 (ja) | ||
TW200637448A (en) | Method for fabricating conducting bump structures of circuit board | |
JP2013131720A5 (ja) | ||
JP2015070007A5 (ja) | ||
JP2014204005A5 (ja) | ||
JP2011222596A5 (ja) | ||
JP2016096292A5 (ja) | ||
JP2015041630A5 (ja) | ||
JP2009283739A5 (ja) | ||
JP2010021534A5 (ja) | ||
JP2014239187A5 (ja) | ||
JP2016072492A5 (ja) | ||
JP2010251367A5 (ja) | ||
JP2014049558A5 (ja) | ||
JP2015159197A5 (ja) |