JP2011151185A5 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2011151185A5 JP2011151185A5 JP2010010950A JP2010010950A JP2011151185A5 JP 2011151185 A5 JP2011151185 A5 JP 2011151185A5 JP 2010010950 A JP2010010950 A JP 2010010950A JP 2010010950 A JP2010010950 A JP 2010010950A JP 2011151185 A5 JP2011151185 A5 JP 2011151185A5
- Authority
- JP
- Japan
- Prior art keywords
- electrically connected
- wiring layer
- semiconductor device
- linear conductor
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Description
本発明は、半導体素子を搭載した半導体装置に関する。
本発明は、上記の点に鑑みて、両面に実装された半導体素子同士を狭ピッチ及び短距離で接続することが可能な低コストの配線基板の両面に半導体素子を実装した半導体装置を提供することを課題とする。
本半導体装置は、無機誘電体を含む絶縁性基材と、前記絶縁性基材の一方の面から他方の面に貫通する複数の線状導体と、を備えたコア基板と、前記一方の面及び前記他方の面に形成され、前記線状導体の一部を介して電気的に接続された配線層と、を有し、前記配線層は、前記一方の面に形成され、前記一方の面から露出する前記複数の線状導体の一部と電気的に接続された第１配線層と、前記他方の面に形成され、前記他方の面から露出する前記複数の線状導体の一部と電気的に接続された第２配線層と、を含み、前記一方の面には、前記第１配線層を覆うように形成された第１絶縁層と、前記第１絶縁層上に形成され、かつ、前記第１絶縁層に設けられた貫通孔を介して前記第１配線層と電気的に接続された第３配線層が形成され、前記他方の面には、前記第２配線層を覆うように形成された第２絶縁層と、前記第２絶縁層上に形成され、かつ、前記第２絶縁層に設けられた貫通孔を介して前記第２配線層と電気的に接続された第４配線層が形成され、前記第１配線層と前記第２配線層とは、前記線状導体の一部を介して電気的に接続されている配線基板と、前記配線基板の両面に実装されている半導体素子と、を備え、前記配線基板の一方の側に実装された前記半導体素子の電極パッドの少なくとも一部と、前記配線基板の他方の側に実装された前記半導体素子の電極パッドの少なくとも一部とは、単軸状に導電接続されていることを要件とする。
開示の技術によれば、両面に実装された半導体素子同士を狭ピッチ及び短距離で接続することが可能な低コストの配線基板の両面に半導体素子を実装した半導体装置を提供することができる。
Claims (7)
- 無機誘電体を含む絶縁性基材と、前記絶縁性基材の一方の面から他方の面に貫通する複数の線状導体と、を備えたコア基板と、
前記一方の面及び前記他方の面に形成され、前記線状導体の一部を介して電気的に接続された配線層と、を有し、
前記配線層は、前記一方の面に形成され、前記一方の面から露出する前記複数の線状導体の一部と電気的に接続された第１配線層と、
前記他方の面に形成され、前記他方の面から露出する前記複数の線状導体の一部と電気的に接続された第２配線層と、を含み、
前記一方の面には、前記第１配線層を覆うように形成された第１絶縁層と、前記第１絶縁層上に形成され、かつ、前記第１絶縁層に設けられた貫通孔を介して前記第１配線層と電気的に接続された第３配線層が形成され、
前記他方の面には、前記第２配線層を覆うように形成された第２絶縁層と、前記第２絶縁層上に形成され、かつ、前記第２絶縁層に設けられた貫通孔を介して前記第２配線層と電気的に接続された第４配線層が形成され、
前記第１配線層と前記第２配線層とは、前記線状導体の一部を介して電気的に接続されている配線基板と、
前記配線基板の両面に実装されている半導体素子と、を備え、
前記配線基板の一方の側に実装された前記半導体素子の電極パッドの少なくとも一部と、前記配線基板の他方の側に実装された前記半導体素子の電極パッドの少なくとも一部とは、単軸状に導電接続されている半導体装置。 - 前記線状導体は、信号配線と接続される線状導体と、前記信号配線と接続される線状導体の周囲に位置する線状導体と、を有し、
前記周囲に位置する線状導体は、グラウンド配線と接続される請求項１記載の半導体装置。 - １つの前記貫通孔を充填する導体に対して、複数の前記線状導体が電気的に接続されている請求項１又は２記載の半導体装置。
- 前記線状導体は、電気的に接続されていない孤立した線状導体を含む請求項１乃至３の何れか一項記載の半導体装置。
- 前記線状導体の径は、３０ｎｍ〜２０００ｎｍである請求項１乃至４の何れか一項記載の半導体装置。
- 前記配線基板の前記一方の側及び前記他方の側の少なくとも一方には、複数の前記半導体素子が実装されている請求項１乃至５の何れか一項記載の半導体装置。
- 請求項１乃至６の何れか一項記載の半導体装置を複数個積層し、相互に電気的に接続した半導体装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010010950A JP2011151185A (ja) | 2010-01-21 | 2010-01-21 | 配線基板及び半導体装置 |
| US13/009,987 US8324513B2 (en) | 2010-01-21 | 2011-01-20 | Wiring substrate and semiconductor apparatus including the wiring substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010010950A JP2011151185A (ja) | 2010-01-21 | 2010-01-21 | 配線基板及び半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2011151185A JP2011151185A (ja) | 2011-08-04 |
| JP2011151185A5 true JP2011151185A5 (ja) | 2013-02-28 |
Family
ID=44276995
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010010950A Pending JP2011151185A (ja) | 2010-01-21 | 2010-01-21 | 配線基板及び半導体装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8324513B2 (ja) |
| JP (1) | JP2011151185A (ja) |
Families Citing this family (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5436963B2 (ja) * | 2009-07-21 | 2014-03-05 | 新光電気工業株式会社 | 配線基板及び半導体装置 |
| US8692129B2 (en) * | 2011-03-31 | 2014-04-08 | Ibiden Co., Ltd. | Package-substrate-mounting printed wiring board and method for manufacturing the same |
| JP5864954B2 (ja) * | 2011-08-26 | 2016-02-17 | 新光電気工業株式会社 | 基材 |
| US20130069242A1 (en) * | 2011-09-20 | 2013-03-21 | Taiwan Semiconductor Manufacturing Co., Ltd. | Arrangement of through-substrate vias for stress relief and improved density |
| US8518753B2 (en) * | 2011-11-15 | 2013-08-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Assembly method for three dimensional integrated circuit |
| JP5980554B2 (ja) * | 2012-04-23 | 2016-08-31 | 新光電気工業株式会社 | 電気的接続部材、検査方法及び電気的接続部材の製造方法 |
| JP5931594B2 (ja) * | 2012-06-07 | 2016-06-08 | 太陽誘電株式会社 | コンデンサ |
| JP6282425B2 (ja) * | 2012-10-29 | 2018-02-21 | 新光電気工業株式会社 | 配線基板の製造方法 |
| US9799592B2 (en) | 2013-11-19 | 2017-10-24 | Amkor Technology, Inc. | Semicondutor device with through-silicon via-less deep wells |
| JP6082284B2 (ja) * | 2013-03-14 | 2017-02-15 | 新光電気工業株式会社 | 配線基板及びその製造方法 |
| JP2015072984A (ja) * | 2013-10-02 | 2015-04-16 | イビデン株式会社 | プリント配線板、プリント配線板の製造方法、パッケージ−オン−パッケージ |
| JP6223858B2 (ja) * | 2014-02-24 | 2017-11-01 | 新光電気工業株式会社 | 配線基板及び配線基板の製造方法 |
| JP2015162660A (ja) * | 2014-02-28 | 2015-09-07 | イビデン株式会社 | プリント配線板、プリント配線板の製造方法、パッケージ−オン−パッケージ |
| JP6274058B2 (ja) * | 2014-09-22 | 2018-02-07 | 株式会社デンソー | 電子装置、及び電子装置を備えた電子構造体 |
| JP6375249B2 (ja) * | 2015-03-02 | 2018-08-15 | 新光電気工業株式会社 | 配線基板及びその製造方法、半導体パッケージ |
| US9960120B2 (en) * | 2015-03-31 | 2018-05-01 | Shinko Electric Industries Co., Ltd. | Wiring substrate with buried substrate having linear conductors |
| CN108781506B (zh) * | 2016-03-11 | 2021-06-29 | 日本碍子株式会社 | 连接基板 |
| JP2017220647A (ja) * | 2016-06-10 | 2017-12-14 | 凸版印刷株式会社 | パッケージ用基板 |
| EP3419050A1 (en) | 2017-06-23 | 2018-12-26 | ams International AG | Radiation-hardened package for an electronic device and method of producing a radiation-hardened package |
| TWI770440B (zh) * | 2018-12-07 | 2022-07-11 | 美商艾馬克科技公司 | 半導體封裝和其製造方法 |
| US11676941B2 (en) | 2018-12-07 | 2023-06-13 | Amkor Technology Singapore Holding Pte. Ltd. | Semiconductor package and fabricating method thereof |
| EP3933908A4 (en) * | 2019-02-28 | 2022-11-23 | Kyocera Corporation | ELECTRONIC ELEMENT MOUNTING BOX AND ELECTRONIC DEVICE |
| US11715699B2 (en) * | 2020-03-17 | 2023-08-01 | Amkor Technology Singapore Holding Pte. Ltd. | Semiconductor devices and methods of manufacturing semiconductor devices |
| TW202201673A (zh) | 2020-03-17 | 2022-01-01 | 新加坡商安靠科技新加坡控股私人有限公司 | 半導體裝置和製造半導體裝置的方法 |
| KR20220033636A (ko) * | 2020-09-09 | 2022-03-17 | 삼성전자주식회사 | 반도체 패키지 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58141595A (ja) | 1982-02-17 | 1983-08-22 | アルプス電気株式会社 | 回路板の形成方法 |
| JPS58137915A (ja) | 1982-02-09 | 1983-08-16 | アルプス電気株式会社 | 回路板の形成方法 |
| US4463084A (en) | 1982-02-09 | 1984-07-31 | Alps Electric Co., Ltd. | Method of fabricating a circuit board and circuit board provided thereby |
| US5185502A (en) * | 1989-12-01 | 1993-02-09 | Cray Research, Inc. | High power, high density interconnect apparatus for integrated circuits |
| JPH10308565A (ja) | 1997-05-02 | 1998-11-17 | Shinko Electric Ind Co Ltd | 配線基板 |
| US6720501B1 (en) * | 1998-04-14 | 2004-04-13 | Formfactor, Inc. | PC board having clustered blind vias |
| US6800939B2 (en) * | 2002-05-29 | 2004-10-05 | The Board Of Trustees For The University Of Arkansas | Apparatus and method for providing low-loss transmission lines in interconnected mesh plane systems |
| JP2004273480A (ja) * | 2003-03-05 | 2004-09-30 | Sony Corp | 配線基板およびその製造方法および半導体装置 |
| TW566796U (en) * | 2003-03-12 | 2003-12-11 | Unimicron Technology Corp | Standard printed circuit board core |
| JP4504975B2 (ja) * | 2004-04-28 | 2010-07-14 | イビデン株式会社 | 多層プリント配線板 |
| JP5344667B2 (ja) * | 2007-12-18 | 2013-11-20 | 太陽誘電株式会社 | 回路基板およびその製造方法並びに回路モジュール |
| JP2011091185A (ja) * | 2009-10-22 | 2011-05-06 | Shinko Electric Ind Co Ltd | 導電フィルムおよびその製造方法、並びに半導体装置およびその製造方法 |
| JP5363384B2 (ja) * | 2010-03-11 | 2013-12-11 | 新光電気工業株式会社 | 配線基板及びその製造方法 |
-
2010
- 2010-01-21 JP JP2010010950A patent/JP2011151185A/ja active Pending
-
2011
- 2011-01-20 US US13/009,987 patent/US8324513B2/en active Active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2011151185A5 (ja) | 半導体装置 | |
| WO2012074783A3 (en) | Low-profile microelectronic package, method of manufacturing same, and electronic assembly containing same | |
| JP2017539090A5 (ja) | ||
| US9029928B2 (en) | Semiconductor device comprising a passive component of capacitors and process for fabrication | |
| JP2009070965A5 (ja) | ||
| JP2009147165A5 (ja) | ||
| JP2009192309A5 (ja) | ||
| JP2013004881A5 (ja) | ||
| JP2010272562A5 (ja) | ||
| JP2011029236A5 (ja) | ||
| JP2012109350A5 (ja) | ||
| JP2010062530A5 (ja) | ||
| JP2017108019A5 (ja) | ||
| JP2011023439A5 (ja) | キャパシタ及び配線基板 | |
| JP2016096292A5 (ja) | ||
| JP2009231513A5 (ja) | ||
| JP2014150102A5 (ja) | ||
| JP2009110983A5 (ja) | ||
| JP2008052721A5 (ja) | ||
| EP1953821A3 (en) | Semiconductor package substrate | |
| JP2015041630A5 (ja) | ||
| JP2010283056A5 (ja) | ||
| WO2011112409A3 (en) | Wiring substrate with customization layers | |
| JP2012004505A5 (ja) | ||
| JP2008066693A5 (ja) |