CN108781506B - 连接基板 - Google Patents

连接基板 Download PDF

Info

Publication number
CN108781506B
CN108781506B CN201780011941.7A CN201780011941A CN108781506B CN 108781506 B CN108781506 B CN 108781506B CN 201780011941 A CN201780011941 A CN 201780011941A CN 108781506 B CN108781506 B CN 108781506B
Authority
CN
China
Prior art keywords
main surface
conductor
open
glass
void
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201780011941.7A
Other languages
English (en)
Other versions
CN108781506A (zh
Inventor
宫泽杉夫
高垣达朗
井出晃启
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NGK Insulators Ltd
Original Assignee
NGK Insulators Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Insulators Ltd filed Critical NGK Insulators Ltd
Publication of CN108781506A publication Critical patent/CN108781506A/zh
Application granted granted Critical
Publication of CN108781506B publication Critical patent/CN108781506B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4061Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in inorganic insulating substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • H01L23/13Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • H01L23/14Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15Ceramic or glass substrates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0271Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0306Inorganic insulating substrates, e.g. ceramic, glass
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/26Cleaning or polishing of the conductive pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203Fillers and particles
    • H05K2201/0206Materials
    • H05K2201/0209Inorganic, non-metallic particles
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/0959Plated through-holes or plated blind vias filled with insulating material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0779Treatments involving liquids, e.g. plating, rinsing characterised by the specific liquids involved
    • H05K2203/0786Using an aqueous solution, e.g. for cleaning or during drilling of holes
    • H05K2203/0793Aqueous alkaline solution, e.g. for cleaning or etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

连接基板具备:设置有贯通孔的陶瓷基板、以及设置在贯通孔中的贯通导体11,该贯通导体11具有第一主面11a和第二主面11b。贯通导体11具有:设置有与第一主面11a相连通的第一开口气孔16A、16D以及与第二主面11b相连通的第二开口气孔16B的金属多孔体20;形成在第一开口气孔16A、16D内的第一玻璃相17、19;形成在第二开口气孔16B内的第二玻璃相17B;设置在第一开口气孔内的第一空隙30;以及设置在第二开口气孔16B内的第二空隙32。第一空隙30为不与第一主面相连通的闭口空隙。第二空隙32为与第二主面11b相连通的开口空隙。

Description

连接基板
技术领域
本发明涉及在贯通孔内形成有通孔导体等贯通导体的电连接基板。
背景技术
作为用于安装SAW滤波器等电子器件的基板,使用在陶瓷等绝缘基板设置贯通孔并将该孔用导体填埋而制成贯通电极的结构的基板(通孔基板)。近年来,随着以移动电话为代表的通信设备的小型化,对使用的电子器件也要求小型化、薄型化,对作为其构成部件的通孔基板也同样要求薄板化。
另外,为了小型化,基板表面的配线也需要微细化,因此,要求贯通电极直径的小径化、以及其位置的高精度化。此外,这些微细配线利用光刻、镀敷形成,为了防止抗蚀剂涂布工序、镀敷工序中药液浸入所带来的不良情况,特别要求贯通电极致密且水密性高。
对于贯通电极的致密化提出各种解决方案,均以较厚的基板和大直径的贯通电极作为对象,在使用薄板以及小直径的贯通电极的情况下,无法得到期望的结果。
例如,专利文献1中,公开如下方法:通过在疏松(多孔质)的贯通电极的表面形成导电保护膜来防止抗蚀液的浸入。但是,如果绝缘性基板较薄,则贯通电极的通气性升高,因此,导电保护膜的强度不足,无法作为保护膜发挥作用。另外,陶瓷与金属之间容易因热膨胀差而剥离。
专利文献2中,公开如下方法:形成多孔质的第一导电体作为贯通电极后,将其空隙用第二导电体填埋。但是,在使用陶瓷基板的情况下,在将基板薄板化时,容易因作为导电材料的金属与陶瓷的热膨胀差而发生开裂、基板的翘曲。
专利文献3中,公开如下方法:在陶瓷基板的贯通孔中填充包含活性金属的金属,由此,在陶瓷基板与贯通电极之间形成活性金属层,进行致密化。但是,除了如上所述的因陶瓷与金属的热膨胀差而发生开裂的问题以外,由于包含活性金属的金属焊料的粘度非常高,所以,如果贯通电极直径较小,则无法很好地填充。
专利文献4中,公开如下方法:在形成贯通电极时,使用包含膨胀材料的导体糊。但是,仅用膨胀材料很难将所有空洞填埋,特别是在薄板化的情况下,无法得到贯通电极的致密性。
专利文献5中,公开如下方法:将粒状导电物质分别配置在陶瓷基板的贯通孔内后,填充玻璃糊。但是,容易因陶瓷与球状导电物质的热膨胀差而发生开裂、翘曲。此外,如果贯通孔减小,则球状导电物质的配置变得困难。
现有技术文献
专利文献
专利文献1:日本特许4154913
专利文献2:日本特开2013-165265
专利文献3:日本特开2015-65442
专利文献4:日本特开H09-46013
专利文献5:日本特开2015-119165
发明内容
本发明的课题在于提供一种在制造具备陶瓷基板和设置在贯通孔内的贯通导体的连接基板时能够使贯通孔的水密性得到提高的微结构。
本发明所涉及的连接基板具备:设置有贯通孔的陶瓷基板、以及设置在所述贯通孔中的贯通导体,该贯通导体具有第一主面和第二主面。并且,贯通导体具备:设置有与第一主面相连通的第一开口气孔以及与第二主面相连通的第二开口气孔的金属多孔体、形成在第一开口气孔内的第一玻璃相、形成在第二开口气孔内的第二玻璃相、设置在第一开口气孔内的第一空隙、以及设置在第二开口气孔内的第二空隙。第一空隙为不与第一主面相连通的闭口空隙,第二空隙为与第二主面相连通的开口空隙。
本发明的发明人在研究贯通导体的水密性的过程中得到以下的见解。即,以往,向陶瓷基板的贯通孔中供给金属糊,进行烧结,由此,得到贯通导体。这样的贯通导体的微结构整体上均匀。此处,认为:如果陶瓷基板的厚度非常小,则一部分开口气孔在贯通导体的两方主面间相连通,发生微量的液体泄漏。
因此,本发明的发明人还研究了使构成贯通导体的金属多孔体的气孔减少。但是,如果金属多孔体的气孔减少,则贯通导体与陶瓷的热膨胀差较大,因此,容易在界面发生剥离,水密性因该剥离部分而受损。
因此,本发明的发明人着眼于以贯通导体为主构成的金属多孔体的微结构。金属多孔体中包含有与第一主面相连通的第一开口气孔以及与第二主面相连通的第二开口气孔。
因此,本发明的发明人想到:通过使各气孔内生成玻璃相来抑制因贯通导体与陶瓷之间的热膨胀差所导致的剥离时,在与第一主面相连通的第一开口气孔内,利用玻璃相将空隙堵塞,由此,使贯通导体中的第一开口气孔侧主要发挥水密性功能。与此同时,在与第二主面相连通的第二开口气孔侧,没有利用玻璃相将金属包层堵塞,得到空隙与第二开口气孔相连通的结构。由此,保持贯通导体自身的水密性,并且,整体上不易发生贯通导体与陶瓷的剥离,就这一点来说,也使水密性得以保持。
附图说明
图1中,(a)是示意性地表示排列有贯通孔2的陶瓷基材1的俯视图,(b)是陶瓷基材1的横截面图。
图2中,(a)表示在陶瓷基材1的贯通孔中填充有金属糊3的状态,(b)表示将金属糊3烧结而形成金属多孔体4的状态,(c)表示在陶瓷基材1的第一主面1a上形成有玻璃层9的状态,(d)表示除去了玻璃层9的状态。
图3中,(a)是示意性地表示在贯通孔2A中形成有贯通导体11的连接基板10的俯视图,(b)是连接基板10的横截面图。
图4是表示贯通孔内生成的金属多孔体4的结构的示意图。
图5是表示含浸在金属多孔体4的开口气孔16A中的玻璃相19以及形成在陶瓷基板1的第一主面1a上的玻璃层18的示意图。
图6是表示除去玻璃层后的贯通导体11的结构的示意图。
图7是用于对贯通导体的微结构进行说明的放大图。
图8是用于对水密性试验的方法进行说明的示意图。
具体实施方式
以下,适当参照附图,对本发明进一步详细地进行说明。首先,对制造本发明的陶瓷基板的方法例进行叙述。
如图1所示,在陶瓷基材1设置有一方的主面1a和另一方的主面1b,形成有多个在主面1a与1b之间贯通的贯通孔2。贯通孔2中具有第一主面1a侧的开口2a和第二主面1b侧的开口2b。
接下来,如图2(a)所示,在陶瓷基材1的开口2内填充金属糊3。然后,对金属糊3进行加热,由此,将金属糊烧结,如图2(b)所示,使贯通孔2内产生金属多孔体4。5是金属多孔体4的第一主面,6是金属多孔体4的第二主面。
接下来,在陶瓷基材1的第一主面1a上涂布玻璃糊,形成玻璃糊层。在该状态下,对玻璃糊进行加热而烧结,由此,使玻璃熔融。由此,如图2(c)所示,在陶瓷基材1的第一主面1a上形成玻璃层9。同时,熔融的玻璃含浸在金属多孔体的开口气孔内,生成玻璃相,由此,在贯通孔内生成贯通导体7。应予说明,8是贯通导体7的第一主面。
接下来,除去玻璃层9,由此,使贯通导体在陶瓷基材的第一主面侧露出,制成连接基板。此时,优选对陶瓷基材1的第一主面1a进一步进行研磨,如图2(d)所示,形成研磨面1c,得到连接基板10。
如图2(d)以及图3(a)、(b)所示,连接基板10的陶瓷基板1A中,在各贯通孔2A内填充有贯通导体11。11a是贯通导体11的第一主面,11b是贯通导体11的第二主面。
如图2(b)所示,将金属糊烧结,由此,在贯通孔2中形成金属多孔体4。此处,本例中,金属多孔体4从陶瓷基材1的第一主面1a向第二主面1b延伸。5是金属多孔体的第一主面,6是另一方的主面。
如图4所示,金属多孔体4由金属基体20和气孔16A、16B、16C、16D构成。但是,在金属糊中添加有玻璃成分的情况下,气孔的一部分被玻璃相17、17A、17B填充。基体中产生的气孔有在第一主面5开口的第一开口气孔16A、16D、在第二主面6开口的第二开口气孔16B、以及相对于主面5、6而言没有开口的闭口气孔16C。应予说明,开口气孔16A在图4的横截面处相对于第一主面5开口。与此相对,开口气孔16D在图4的横截面处在第一主面5没有开口,但是,以横截面中没有出现的路径在第一主面5开口,因此,将开口气孔16A和16D区别开。
在图4的状态下,开口气孔16A、16B、16D、闭口气孔16C都是:一部分被玻璃相17、17A、17B填充,一部分残留着空隙。空隙33为不与主面相连通的闭口空隙,空隙32为在第二主面6开口的开口空隙。
此处,如果对陶瓷基板进行水密性试验,则有时观测到从第一主面1a朝向第二主面1b漏水。推定其原因是:与第一主面5相连通的第一开口气孔16A、16D和与第二主面6相连通的第二开口气孔16B是部分连通的。
另一方面,如图5所示,以将在第一主面5开口的开口气孔16A、16D覆盖的形式涂布玻璃糊。以该状态将玻璃糊烧结,由此,在第一主面1a上形成有玻璃层18,同时,熔融的玻璃含浸,在开口气孔16A、16D中形成有玻璃相19。部分开口气孔中,有时还可能混合存在:原本就存在于金属多孔体中的玻璃相17和通过玻璃糊的含浸以及烧结生成的玻璃相19。
此处,使熔融的玻璃从第一主面侧含浸于金属多孔体的开口气孔16A、16B,由此,第一开口气孔中的至少第一主面侧被玻璃相19堵塞。结果,从第一主面1a朝向第二主面6连通的开口气孔没有残留,因此,水密性得到明显改善。
但是,在图5的状态下,金属多孔体被玻璃层18覆盖,因此,无法通过贯通导体7使陶瓷基材1的两侧电导通。因此,除去不需要的玻璃层18,使其成为图6中给出的状态,使贯通导体在第一主面侧露出。此时,如果通过对陶瓷基材的第一主面进行研磨加工,形成研磨面,则使贯通导体更可靠地露出,能够使其露出面平坦化,故优选。
在该状态下,如图6所示,在陶瓷基板1A形成有研磨面1c,陶瓷基板1A的厚度小于研磨前。并且,在贯通孔2A内形成有贯通导体11。
此处,对图6所示的形态的贯通导体进一步进行分析,判明以下情况。参照图7,对水密性的表达机制进行说明。
图7中,第一开口气孔16A、16D与贯通导体的第一主面11a相连通。另外,第二开口气孔16B与第二主面11b相连通。16C是与主面11a、11b均不连通的闭口气孔。在第一开口气孔16A、16D中残留有:源自于金属糊的玻璃相17、源自于之后含浸的玻璃的玻璃相19、以及在主面11a没有开口的空隙30。另外,在闭口气孔16C中残留有:源自于金属糊的玻璃相17A和在主面没有开口的空隙33。此外,在与第二主面11b相连通的第二开口气孔16B中残留有:源自于金属糊的玻璃相17B、与主面11b相连通的空隙32、以及在主面11a、11b没有开口的空隙31。
并且,第一开口气孔16A、16D中残留的第一空隙30被玻璃相17以及19堵塞,由此,成为不与第一主面11b相连通的闭口空隙。由此,不会通过第一开口气孔以及第二开口气孔而在主面间漏液。与此同时,第二开口气孔内的第二空隙32成为与第二主面11b相连通的开口空隙。通过使这样的与主面相连通的空隙残留,能够缓和陶瓷与贯通导体之间的应力,抑制因贯通导体自陶瓷剥离而导致的漏液。
应予说明,上述的例子中,从贯通导体的第一主面侧含浸熔融的玻璃,由此,在第一开口气孔中生成玻璃相,使得第一空隙不与第一主面相连通。但是,本发明并不限定于该制法。例如,在向贯通孔内填充金属糊时,使糊组成在贯通孔的上半部分与下半部分之间发生变化,由此,也能够制作像本发明这样的微结构的贯通导体。
以下,对本发明的构成要素进一步进行叙述。
优选的实施方式中,在贯通导体的横截面处,金属多孔体的面积比率为30~70%。如果金属多孔体的面积比率过高,则贯通导体与陶瓷之间的热应力增大;如果该面积比率过低,则导电性较低。从该观点考虑,使金属多孔体的面积比率为30~70%,但更优选为40~65%,特别优选为45~60%。
优选的实施方式中,在贯通导体的横截面处,玻璃相的面积比率(合计值)为10~50%,特别优选为20~40%。
另外,优选的实施方式中,在贯通导体的横截面处,优选使空隙的面积比率的合计值为5~60%,更优选使其为5~40%。
通过对贯通导体的横截面的SEM(1000倍)图像进行照片拍摄来进行这些金属多孔体、玻璃、空隙的面积比率的测定。利用SEM根据各材料调整颜色进行拍摄,由此,能够识别出各材料。然后,将测定的导体部分割为一边5um的格子,确定各个格子中占有最多面积的材料。通过对按各个材料所确定的格子数进行比较,能够计算出面积比率。
优选的实施方式中,陶瓷基板的厚度为25~150μm,贯通孔的直径W为20μm~60μm。本发明对于像这样的小型且薄的连接基板特别有用。
从成型难易度的观点考虑,陶瓷基板中形成的贯通孔的直径W更优选为25μm以上。从抑制破损、开裂的观点考虑,邻接的贯通孔2的间隔D(最接近的贯通孔间的距离)优选为50μm以上,更优选为100μm以上。另外,从提高贯通孔的密度的观点考虑,邻接的贯通孔2的间隔D优选为1000μm以下,更优选为500μm以下。
在陶瓷基板形成贯通孔的方法没有特别限定。例如,可以在陶瓷基板的生片上通过销、激光加工形成贯通孔。或者,还可以在制造由陶瓷构成的半成品基板后、通过激光加工在半成品基板上形成贯通孔。激光的振荡源可以使用CO2、YAG(钇·铝石榴石)等。
作为构成陶瓷基板的陶瓷,可例示:氧化铝、氧化钇、YAG、氧化锆、氮化铝。这些陶瓷内,氧化铝、特别是纯度99.9%以上的高纯度的氧化铝的杨氏模量高达400GPa以上,薄板化时的形状稳定性优异,因此,特别有用。
本发明中,向贯通孔供给金属糊,通过加热而生成金属多孔体。作为构成这样的金属糊的主成分、亦即金属,可例示:Ag、Au、Cu、Pd、或这些金属的混合物。另外,优选相对于金属混合玻璃成分而进行糊化。作为这样的玻璃成分,可例示:B2O3、SiO2;ZnO、PbO、Li2O、Na2O、K2O、MgO;CaO、SrO;BaO、Bi2O3;Al2O3;Gd2O3、Y2O3、La2O3、Yb2O3、TeO2、V2O5、P2O5
金属糊的烧结温度根据糊的种类适当选择,例如可以为500~900℃。
接下来,在金属多孔体的第一主面涂布玻璃糊,并且,使玻璃糊含浸于金属多孔体的开口气孔中。此时,可以在陶瓷基材的第一主面的整体上涂布玻璃糊。或者,也可以通过丝网印刷法等仅在金属多孔体的第一主面上涂布玻璃糊,其他陶瓷表面不涂布玻璃糊。
接下来,通过加热使玻璃糊熔融,由此,在金属多孔体的主面上形成玻璃层,且使熔融的玻璃含浸于开口气孔,制成玻璃相。玻璃糊的烧结温度根据糊的种类适当选择,例如可以为500~900℃。
接下来,至少除去金属多孔体上存在的玻璃层,由此,得到具备陶瓷基板和设置在贯通孔内的贯通导体的连接基板。在该状态下,至少除去玻璃层而使贯通导体露出即可,优选还对陶瓷基材的第一主面进行研磨。然后,在陶瓷基板的各主面11a、11b形成规定的配线、焊盘等。另外,陶瓷基板制成一体的中继基板。
陶瓷基材优选进行精密研磨加工。作为这样的精密研磨加工,一般为CMP(Chemical Mechanical Polishing)加工。作为精密研磨加工中使用的研磨浆料,使用使具有30nm~200nm的粒径的磨粒分散于碱性或中性的溶液得到的研磨浆料。作为磨粒材质,可例示:二氧化硅、氧化铝、金刚石、氧化锆、二氧化铈,将这些材质单独或组合使用。另外,对于研磨垫,可例示:硬质聚氨酯垫、无纺布垫、麂皮绒抛光垫。
实施例
(实施例1)
按参照图1~图6进行说明的那样,制作连接基板。
具体而言,首先,调制将以下的成分混合得到的浆料。
(原料粉末)
·比表面积3.5~4.5m2/g、
平均一次粒径0.35~0.45μm的α-氧化铝粉末
(氧化铝纯度99.99%) 100质量份
·MgO(氧化镁) 250ppm
·ZrO2(氧化锆) 400ppm
·Y2O3(三氧化二钇) 15ppm
(分散介质)
·2-乙基己醇 45重量份
(粘合剂)
·PVB(聚乙烯醇缩丁醛)树脂 4重量份
(分散剂)
·高分子表面活性剂 3重量份
(增塑剂)
·DOP 0.1重量份
使用刮刀法将该浆料按换算为烧成后的厚度时达到300μm成型为带状,切断成换算为烧成后的大小时成为纵100mm×横100mm的正方形。将得到的粉末成型体在大气中于1240℃预烧(预备烧成)后,将基板载于钼制的板,在氢3:氮1的气氛中使1300℃至1550℃的升温速度为50℃/h,于1550℃保持2.5小时,进行烧成,得到半成品基板。
将该半成品基板在以下的条件下进行激光加工,由此,形成以下的尺寸的贯通孔。
Figure GDA0001768382980000081
Figure GDA0001768382980000091
接下来,通过利用研磨装置的磨削除去激光加工时附着于基板表面的熔融物(渣滓),然后,在大气中于1300℃进行5小时退火处理,得到厚度200μm的陶瓷基材。
接下来,在以下的条件下,对陶瓷基材的贯通孔进行Ag-Pd糊的填埋印刷,使其干燥后,进行烧成,由此,设置贯通导体。
[Ag-Pd糊]
固体成分浓度:95重量%
固体成分组成=Ag:Pd:玻璃料=91:3:6(重量比)
粘度:200Pa·s
[印刷条件]
掩膜:不使用(将糊直接载于基板,通过刮浆(squeegee)将糊推入贯通孔)。
刮浆角度:20度
刮浆速度:5mm/sec
刮浆次数:10次
[干燥条件]
95℃×30分钟
[烧成条件]
600℃×40分钟
接下来,在以下的条件下,以覆盖贯通导体的形式在基板的单面涂布玻璃糊,进行烧成,使其熔融,由此,使玻璃含浸于导体内部的气孔。
[玻璃糊]
固体成分浓度:95重量%
玻璃组成:Bi-Zn-B系
粘度:50Pa·s
[印刷条件]
掩膜:#360目、30um厚
刮浆角度:70度
刮浆速度:5mm/sec
刮浆次数:1次
[干燥条件]
95℃×30分钟
[熔融、含浸条件]
570℃×3小时
接下来,利用研磨加工除去残留在表面的玻璃层,得到连接基板。具体而言,以将基板贴附于氧化铝板的状态利用研磨装置进行磨削,然后,利用金刚石浆料对两面实施精研(lap)加工。金刚石的粒径为3μm。最后,利用SiO2磨粒和金刚石磨粒实施CMP加工。然后,将基板从氧化铝板剥下,对相反侧的主面进行同样的加工后,实施清洗,得到连接基板。
对于得到的连接基板,观测贯通导体的横截面。结果,如图7的示意图所示,观测到:形成在第一开口气孔内的第一玻璃相、形成在第二开口气孔内的第二玻璃相、设置在第一开口气孔内的第一空隙、以及设置在第二开口气孔内的第二空隙。另外,在闭口气孔内也确认到空隙。此外,对第一开口气孔中的第一空隙在主面11a开口的个数进行计数,结果为0个。另外,第二开口气孔中的第二空隙在主面11b开口的个数为6个。
贯通导体的横截面处的金属多孔体的面积比率:60%
贯通导体的横截面处的玻璃相的面积比率(合计):30%
用参照图8说明的方法确认得到的连接基板的贯通导体的水密性。
即,将多孔体板21固定于台座22,在台座22上载置无尘纸23,在无尘纸23上设置陶瓷基板的样品24。在陶瓷基板24的贯通孔上滴加水26,像箭头A那样以-80kPa进行吸引。然后,确认在无尘纸上是否看到水分的附着。
结果,相对于设置在1块陶瓷基板的30000个贯通导体而言,看到漏液的贯通导体为1个。
(实施例2~7)
与实施例1同样地制作连接基板。
但是,按表1所示变更贯通导体的横截面处的金属多孔体的面积比率、玻璃相的面积比率(合计)。通过调整Ag-Pd糊的固体成分浓度、Ag和Pd以及玻璃料的比率、烧成温度、玻璃糊的熔融、含浸的温度以及时间来变更这些参数。
然后,对于得到的各陶瓷基板,测定:相对于设置在1块陶瓷基板的30000个贯通导体而言,看到漏液的贯通导体的个数,示于表1。
[表1]
Figure GDA0001768382980000121
(比较例1)
对与实施例1相同的陶瓷基材的各贯通孔进行Ag糊埋入。使用的Ag糊与实施例1相同。然后,于700℃进行烧成,在贯通孔中形成金属多孔体。
接下来,没有实施将玻璃糊印刷在陶瓷基材的第一主面上的工序,就对陶瓷基材的两方主面进行精密研磨加工,得到连接基板。
对这样制作的基板的通孔部截面进行确认,结果,在通孔整体均匀地残留有空隙。即,表示微结构的各参数如下。
第一开口气孔中的第一空隙在主面11a开口的个数:5个
第二开口气孔中的第二空隙在主面11b开口的个数:6个
贯通导体的横截面处的金属多孔体的面积比率:60%
贯通导体的横截面处的玻璃相的面积比率(合计):20%
接下来,与实施例1同样地进行水密性试验。结果,设置在1块陶瓷基板上的30000个贯通导体几乎都看到漏液。

Claims (4)

1.一种连接基板,其具备:
陶瓷基板,该陶瓷基板设置有贯通孔;以及
设置在所述贯通孔中的贯通导体,该贯通导体具有第一主面和第二主面,
所述连接基板的特征在于,
所述贯通导体具有:
金属多孔体,该金属多孔体包括金属基体以及气孔,所述气孔包括与所述第一主面相连通的第一开口气孔以及与所述第二主面相连通的第二开口气孔;
第一玻璃相,该第一玻璃相形成在所述第一开口气孔内;
第二玻璃相,该第二玻璃相形成在部分所述第二开口气孔内;
第一空隙,该第一空隙设置在部分所述第一开口气孔内;以及
第二空隙,该第二空隙设置在所述第二开口气孔内,
所述第一空隙为不与所述第一主面相连通的闭口空隙,所述第二空隙为与所述第二主面相连通的开口空隙,
所述第一玻璃相源自于所述第一主面上的玻璃糊。
2.根据权利要求1所述的连接基板,其特征在于,
在所述贯通导体的横截面处,所述金属基体的面积比率为30~70%。
3.根据权利要求1或2所述的连接基板,其特征在于,
在所述金属多孔体设置有闭口气孔,在该闭口气孔中存在第三玻璃相。
4.根据权利要求1~3中的任意一项所述的连接基板,其特征在于,
所述陶瓷基板的厚度为25~150μm,所述贯通孔的直径为20μm~60μm。
CN201780011941.7A 2016-03-11 2017-02-01 连接基板 Expired - Fee Related CN108781506B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016048165 2016-03-11
JP2016-048165 2016-03-11
PCT/JP2017/003554 WO2017154422A1 (ja) 2016-03-11 2017-02-01 接続基板

Publications (2)

Publication Number Publication Date
CN108781506A CN108781506A (zh) 2018-11-09
CN108781506B true CN108781506B (zh) 2021-06-29

Family

ID=59789214

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780011941.7A Expired - Fee Related CN108781506B (zh) 2016-03-11 2017-02-01 连接基板

Country Status (7)

Country Link
US (1) US10257941B2 (zh)
JP (1) JP6918774B2 (zh)
KR (1) KR20180121507A (zh)
CN (1) CN108781506B (zh)
DE (1) DE112017001274T5 (zh)
TW (1) TWI720123B (zh)
WO (1) WO2017154422A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6955207B2 (ja) * 2017-10-05 2021-10-27 日本電気硝子株式会社 ガラスセラミックス積層板、その製造方法、電子部品パッケージ、及びその製造方法
DE102020201868A1 (de) * 2020-02-14 2021-08-19 Robert Bosch Gesellschaft mit beschränkter Haftung Schaltungsträger mit einem wärmeleitfähigen gedruckten Metall-Inlay

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06291435A (ja) * 1993-04-05 1994-10-18 Ngk Spark Plug Co Ltd 導体ペースト及びそれによって導体を形成したセラミック配線基板並びにそのセラミック配線基板の製造方法
JP2005063708A (ja) * 2003-08-20 2005-03-10 Daiken Kagaku Kogyo Kk 導電性ペースト
JP2005093105A (ja) * 2003-09-12 2005-04-07 Asahi Glass Co Ltd 導電性構造体およびその製造方法
CN102835192A (zh) * 2010-03-23 2012-12-19 株式会社日立制作所 电子部件、导电性浆料以及电子部件的制造方法
CN105322909A (zh) * 2014-06-06 2016-02-10 精工爱普生株式会社 电子器件封装用基板、电子器件封装、电子器件及制造方法

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62296496A (ja) 1986-06-17 1987-12-23 富士通株式会社 多層セラミツク回路基板の製造方法
US5614043A (en) 1992-09-17 1997-03-25 Coors Ceramics Company Method for fabricating electronic components incorporating ceramic-metal composites
JP3754748B2 (ja) 1995-05-19 2006-03-15 ニッコー株式会社 スルーホール充填用導体ペースト、セラミック回路基板及びパッケージ基板
US5698015A (en) 1995-05-19 1997-12-16 Nikko Company Conductor paste for plugging through-holes in ceramic circuit boards and a ceramic circuit board having this conductor paste
JPH10308565A (ja) * 1997-05-02 1998-11-17 Shinko Electric Ind Co Ltd 配線基板
JP4688379B2 (ja) 2001-09-26 2011-05-25 福田金属箔粉工業株式会社 回路基板及びその製造方法ならびに電子装置
JP4154913B2 (ja) 2002-04-01 2008-09-24 株式会社村田製作所 電子部品およびその製造方法
US7528006B2 (en) * 2005-06-30 2009-05-05 Intel Corporation Integrated circuit die containing particle-filled through-silicon metal vias with reduced thermal expansion
US7828924B2 (en) * 2005-12-12 2010-11-09 Panasonic Corporation Intermediate material for manufacturing circuit board and method for manufacturing circuit board using such intermediate material
US20100096178A1 (en) 2008-10-17 2010-04-22 Sumsung Electro-Mechanics Co., Ltd. Non-shirinkage ceramic substrate and manufacturing method thereof
JP2011091185A (ja) * 2009-10-22 2011-05-06 Shinko Electric Ind Co Ltd 導電フィルムおよびその製造方法、並びに半導体装置およびその製造方法
JP2011151185A (ja) * 2010-01-21 2011-08-04 Shinko Electric Ind Co Ltd 配線基板及び半導体装置
JP5381800B2 (ja) 2010-02-23 2014-01-08 旭硝子株式会社 発光素子搭載用基板およびこの基板を用いた発光装置
JP5566271B2 (ja) 2010-11-24 2014-08-06 京セラ株式会社 配線基板およびその製造方法
US20130313687A1 (en) * 2012-01-13 2013-11-28 Zycube Co., Ltd. Through via/the buried via elrctrolde material and the said via structure and the said via manufacturing method
US9282638B2 (en) 2012-01-13 2016-03-08 Zycube Co., Ltd. Electrode, electrode material, and electrode formation method
JP2013153051A (ja) * 2012-01-25 2013-08-08 Tokuyama Corp メタライズドセラミックスビア基板及びその製造方法
JP6155551B2 (ja) 2012-04-10 2017-07-05 セイコーエプソン株式会社 電子デバイス、電子機器および電子デバイスの製造方法
KR20150103653A (ko) * 2013-01-07 2015-09-11 가부시끼가이샤 아라이도 마테리아루 세라믹 배선 기판, 반도체 장치, 및 세라믹 배선 기판의 제조 방법
US9403023B2 (en) * 2013-08-07 2016-08-02 Heraeus Deutschland GmbH & Co. KG Method of forming feedthrough with integrated brazeless ferrule
JP6365111B2 (ja) 2013-11-12 2018-08-01 セイコーエプソン株式会社 配線基板の製造方法、配線基板、素子収納用パッケージ、電子デバイス、電子機器および移動体
WO2015141344A1 (ja) 2014-03-19 2015-09-24 株式会社アライドマテリアル セラミック配線基板および半導体装置
JP2015231009A (ja) 2014-06-06 2015-12-21 セイコーエプソン株式会社 電子デバイスパッケージ用基板および電子デバイスパッケージ用基板の製造方法
JP6336829B2 (ja) 2014-06-19 2018-06-06 京セラ株式会社 配線基板、パッケージおよび電子機器
JP5922739B2 (ja) 2014-10-27 2016-05-24 株式会社トクヤマ セラミックスビア基板、メタライズドセラミックスビア基板、これらの製造方法
JP6291435B2 (ja) 2015-02-20 2018-03-14 日本電信電話株式会社 プログラムおよびクラスタシステム

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06291435A (ja) * 1993-04-05 1994-10-18 Ngk Spark Plug Co Ltd 導体ペースト及びそれによって導体を形成したセラミック配線基板並びにそのセラミック配線基板の製造方法
JP2005063708A (ja) * 2003-08-20 2005-03-10 Daiken Kagaku Kogyo Kk 導電性ペースト
JP2005093105A (ja) * 2003-09-12 2005-04-07 Asahi Glass Co Ltd 導電性構造体およびその製造方法
CN102835192A (zh) * 2010-03-23 2012-12-19 株式会社日立制作所 电子部件、导电性浆料以及电子部件的制造方法
CN105322909A (zh) * 2014-06-06 2016-02-10 精工爱普生株式会社 电子器件封装用基板、电子器件封装、电子器件及制造方法

Also Published As

Publication number Publication date
KR20180121507A (ko) 2018-11-07
TW201743369A (zh) 2017-12-16
DE112017001274T5 (de) 2019-01-10
JPWO2017154422A1 (ja) 2019-01-17
WO2017154422A1 (ja) 2017-09-14
JP6918774B2 (ja) 2021-08-11
TWI720123B (zh) 2021-03-01
US10257941B2 (en) 2019-04-09
US20180359866A1 (en) 2018-12-13
CN108781506A (zh) 2018-11-09

Similar Documents

Publication Publication Date Title
CN108886870B (zh) 连接基板
JP4507012B2 (ja) 多層セラミック基板
US5464950A (en) Aluminum nitride circuit board and method of producing same
KR20060112591A (ko) 다층 세라믹 기판 및 그 제조 방법 및 이것을 이용한 전자기기
US20080268637A1 (en) Electrically conductive composition for via-holes
JP4557417B2 (ja) 低温焼成セラミック配線基板の製造方法
CN108781506B (zh) 连接基板
CN111096090B (zh) 陶瓷基板的制造方法、陶瓷基板以及模块
JP3652196B2 (ja) セラミック配線基板の製造方法
KR20100005143A (ko) 비아홀용 전기 전도성 조성물
CN108702846B (zh) 连接基板的制造方法
JP4671500B2 (ja) 配線基板の製造方法
KR0125101B1 (ko) 질화알루미늄 회로기판 및 그 제조방법
JP4496529B2 (ja) 多層セラミック基板の製造方法及び多層セラミック基板
JP2008124108A (ja) 多層セラミック集合基板および多層セラミック基板並びに多層セラミック集合基板の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20210629

Termination date: 20220201