KR0125101B1 - 질화알루미늄 회로기판 및 그 제조방법 - Google Patents

질화알루미늄 회로기판 및 그 제조방법

Info

Publication number
KR0125101B1
KR0125101B1 KR1019930014823A KR930014823A KR0125101B1 KR 0125101 B1 KR0125101 B1 KR 0125101B1 KR 1019930014823 A KR1019930014823 A KR 1019930014823A KR 930014823 A KR930014823 A KR 930014823A KR 0125101 B1 KR0125101 B1 KR 0125101B1
Authority
KR
South Korea
Prior art keywords
aluminum nitride
copper
titanium
green sheet
circuit board
Prior art date
Application number
KR1019930014823A
Other languages
English (en)
Other versions
KR940010869A (ko
Inventor
미찌오 호리우찌
요이찌 하라야마
고이찌로오 하야시
Original Assignee
이노우에 사다오
신꼬오 덴기 고오교오 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이노우에 사다오, 신꼬오 덴기 고오교오 가부시끼가이샤 filed Critical 이노우에 사다오
Publication of KR940010869A publication Critical patent/KR940010869A/ko
Application granted granted Critical
Publication of KR0125101B1 publication Critical patent/KR0125101B1/ko

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0306Inorganic insulating substrates, e.g. ceramic, glass
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4846Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857Multilayer substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4846Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4867Applying pastes or inks, e.g. screen printing
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4061Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in inorganic insulating substrates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0302Properties and characteristics in general
    • H05K2201/0317Thin film conductor layer; Thin film passive component

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Inorganic Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Ceramic Products (AREA)

Abstract

본 발명은 질화알루미늄 세라믹과 도체부의 계면에서의 접합성을 양호하게 하고 내부도체 배선의 단선을 없게 하는 동시에 회로기판의 기계적 강도를 향상시킴을 목적으로 한다.
본 발명은 질화알루미늄의 그린쉬트에 동을 주성분으로 하고 주기율표 제Ⅳa의 금속 또는 금속화합물을 첨가한 동페이스트를 사용하여 평면배선, 비어 등의 도체배선부를 설비하고 이 도체배선부를 설비한 그린쉬트의 외표면에 별개의 그린쉬트를 적층하여 상기 그린쉬트의 외표면에 노출되는 상기 도체배선부를 보호 그린쉬트로 덮어서 일체화하고 소정처리 및 소성조건에 의해서 소결시킨 후에 소결체의 상기 외표면을 덮는 외층부를 연삭·연마하여 제거하는 것을 특징으로 한다.

Description

질화알루미늄 회로기판 및 그 제조방법
제1도는 질화알루미늄 회로기판의 일실시예의 내부도체의 단면에 있어서의 입자구조를 나타낸 사진.
제2도는 질화알루미늄 회로기판의 다른 실시예의 내부도체부의 단면에 있어서의 입자구조를 나타낸 사진.
제3도는 질화알루미늄 회로기판의 비어의 횡단면에서의 동, 알루미늄, 티탄의 선분석결과를 나타낸 그래프.
본 발명은 저저항의 내부도체부를 갖는 질화알루미늄 회로기판 및 그 제조방법에 관한 것이다.
근년에 반도체소자의 고속화, 대출력화 및 고집적화 등에 수반되어 고방열성 및 도체부의 저저항화, 기체부의 저유전율화가 반도체소자를 실장하는데 중요한 기술로 되어 있다.
이와 같은 기술적 과제를 만족시키는 실장용 재료로써 최근 질화알루미늄 세라믹이 사용되었다. 질화알루미늄 세라믹은 종래에 많이 사용된 알루미나 세라믹에 비해서 높은 열전도율을 갖고 유전율도 낮고 또 열팽창 계수가 낮으므로 대형이고 고출력의 실리콘 소자를 실장하는데 적합하다.
세라믹제의 회로기판에 배선패턴을 형성할 경우에 기판의 외면에 노출되는 부분에 대해서는 박막법이나 후소성의 메탈라이징에 의해서 배선패턴을 형성할 수 있으나 회로기판의 내부에 형성하는 도체부에 대해서는 소성전에 내부에 도체배선을 행하고 동시 소성에 의해서 메탈라이징을 행한다.
동시 소성에 의한 메탈라이징재료로서는 종래에 텅그스텐이 사용되었으나 텅그스텐은 동 또는 금 등에 비해서 비저항이 크고 신호전송시의 파워손실이나 전송지연으로 이어지므로 배선재료로 적합하지 않다는 문제점이 있었다.
이들 문제점을 해소하는 방법으로 본 출원인은 메탈라이징재료로써 텅그스텐 대신에 동, 금, 은 등의 저저항재료를 사용하고 회로기판으로 질화알루미늄 세라믹을 사용한 질화알루미늄 회로기판의 제조방법을 제안하였다. (일본국 특개평 2-197189호)이 방법은 동, 금, 은 등의 도체 페이스트를 사용하여 소정의 배선패턴 및 비어를 형성한 그린쉬트를 적층하는 동시에 적층체의 외표면에 보호용 그린쉬트를 적층함으로써 배선패턴을 보호용 그린쉬트로 덮어 소성하는 것이다. 그리고 소성후에는 적층체의 표면을 덮고 있는 층을 연삭하여 배선패턴을 노출시켜서 회로기판으로 한다.
상기 제조방법에서는 배선패턴에 사용하는 동, 금 등의 도체금속의 융점이 질화알루미늄 세라믹을 소성하는 온도보다도 낮으므로 회로기판을 소성할 때에 액체화하고 이에 의해서 액체화한 금속이 질화알루미늄 세라믹중에 확산되든지 소결조제를 포함하는 질화알루미늄 세라믹 성분과의 상호작용이 문제로 된다.
상기 회로기판의 제조방법(일본국 특개평 2-197189호)에서는 도체금속으로써 동을 사용하는 것이 가장 바람직하다. 도체금으로 동을 사용하는 경우는 1800℃ 이상에서 양호하게 동시 소성할 수 있고 소결조제가 도체부에 혼입되는 일이 거의 생기지 않는다. 이에 대해서 도체금속으로써 은을 사용하는 경우에는 1700℃를 초과하는 소성온도에서의 동시 소성이 곤란하고 금의 경우에는 소결조제성분이 도체부에 혼입됨을 볼 수 있었다.
동은 동시 소성용 도체재료로써 바람직하게 사용할 수 있으나 도체중으로의 소결 조제성분 등의 혼입이 없음과 도체부와 세라믹의 계면을 통해서의 물질이동이 거의 없으므로 도체부와 세라믹과의 사이에 작용하는 접착력이 주로 인터록기구 등의 기계적인 작용에 의한 것으로 되고 도체부와 세라믹 사이에 서로 파고들어감이 일반적으로 작아서 도체부와 세라믹과의 접착력이 약하다는 문제점이 있었다.
그 결과 도체재료로써 동을 사용한 경우에는 소결체 표면을 연마하여 노출시킨 내부도체부의 접착강도가 약함과 다수의 비어를 형성한 회로기판에서는 비어와 세라믹과의 계면부분에서 깨지기 쉽다는 문제가 생긴다.
또 소성중에 동이 용융되었을 때에 용융동과 질화알루미늄 세라믹과의 적시는 성질이 나쁘므로 배선도중에서 용융동이 수개소로 나뉘어져 분리되어 단선의 원인이 된다는 문제점이 있었다.
본 발명은 상기 문제점을 해소하려는 것으로 그 목적은 동을 배선재료로 사용한 질화알루미늄 회로기판에서 동과 질화알루미늄 세라믹과의 사이의 접착강도를 높일 수 있고 이에 의해서 동과 질화알루미늄 세라믹과의 계면부분에서 파단되기 쉽다는 문제를 해소할 수 있고 내부배선의 단선을 방지할 수 있는 질화알루미늄 세라믹 회로기판 및 그 제조방법을 제공하려는 것이다.
본 발명은 상기 목적을 달성하기 위하여 다음 구성을 구비한다.
즉 질화알루미늄의 소성온도보다도 융점이 낮은 금속을 배선재료로 하여 내부도체부를 형성한 질화알루미늄 회로기판에 있어서 상기 내부도체부가 동을 주성분으로 하고 질화알루미늄과 동과의 계면에 주기율표 제Ⅳa족을 주성분으로 하는 층이 형성된 것을 특징으로 한다.
또 상기 질화알루미늄과 동과의 계면에 티탄을 구성분으로 한 층이 형성된 것을 특징으로 한다.
또 질화알루미늄의 그린쉬트에 동을 주성분으로 하고 주기율표 제Ⅳa족의 금속 또는 금속화합물을 첨가한 동페이스트를 사용하여 평면배선, 비어 등의 도체배선부를 설비하고 이 도체배선부를 설비한 그린쉬트의 외표면에 별개의 그린쉬트를 적층하여 상기 그린쉬트의 외표면에 노출되는 상기 도체배선부를 보호 그린쉬트로 덮어 일체화하고 소정거리 및 소성조건에 의해서 소결시킨 후에 소결체의 상기 외표면을 덮는 외층부를 연삭·연마하여 제거하는 것을 특징으로 한다.
또 상기 동페이스트로써 동을 주성분으로 하고 금속티탄 또는 티탄화합물을 금속티탄 환산으로 0.2중량%이상, 20중량% 이하의 비율로 함유하는 페이스트를 사용하는 것을 특징으로 한다.
또 상기 티탄성분이 금속티탄, 2붕화티탄, 2산화티탄 중의 1종인 것을 특징으로 한다.
도체배선재료로 동을 사용한 질화알루미늄 회로기판의 제조에 있어서는 전술한 바와 같이 동시 소성에서의 소성온도는 일반적으로 1800℃ 이상이고 동의 융점(1083℃)보다도 700℃ 이상 고온이다. 따라서 동의 용융에 수반되는 증발, 치밀과정에 있는 질화알루미늄 세라믹중으로의 동의 확산, 소결조제를 비롯한 세라믹측의 성분과의 상호작용이 문제로 된다.
1083℃ 이상의 온도에 있어서의 치밀화 과정에서는 질화알루미늄의 용융동에 대한 불량한 적시는 성질이 세라믹측으로의 동의 확산을 억제하는데 중요하다.
단, 세라믹과 액체화된 금속과의 적시는 성질은 일반적으로 불순물의 영향을 받아 크게 변함이 알려져 있고 적시는 성질을 억제하기 때문에 불순물을 혼입시키는 것은 바람직하지 않다.
또 질화알루미늄 세라믹의 치밀화는 대략 1500℃ 이상에서 개시되므로 1083℃ 부는에서 1500℃까지는 질화알루미늄의 분말충전체와 용융동이 접해있고 이 영역에서 질화알루미늄과 용융동과의 적시는 성질이 높든지 반응성이 높든지하면 질화알루미늄측으로의 동의 확산이 현저히 촉진됨에 우려된다.
또 불순물의 혼입은 금속의 용접을 강하시켜 동의 확산을 촉진시킬 가능성이 있다.
이와 같이 여러가지 이유로 종래의 질화알루미늄 회로기판의 제조방법에서는 가능한한 고순도의 금속을 사용하는 것이 바람직한 것으로 되어 있었다.
본 발명은 동과 질화알루미늄 세라믹과의 사이에 개재물을 설비함으로써 내부도체부와 세라믹과의 접착강도를 높이는 것을 목적으로 하고 그 때문에 불순물을 혼입시키거나 이 불순물은 동이 세라믹측으로 확산되는 것을 촉진시키지 않고 또 세라믹측으로부터 용융동 중으로 소결조제성분이나 알루이늄 등이 확산되지 않게 할 필요가 있다. 또 불순물은 그 자체세라믹측으로 확산하여 소결을 저해시키든지 특성을 열화시키지 않는 것이라야 한다.
본 발명자는 상기 여러가지 점에 대해서 검토한 결과 티탄 또는 티탄화합물이 제조건을 양호하게 만족시키는 첨가물로써 사용할 수 있음을 발견하였다.
질화알루미늄 회로기판을 제조할 때에는 우선 내부도체형성용의 동페이스트로써 동분말에 금속티탄환산으로 0.2중량% 이상 20중량% 이하 바람직하기로는 0.5중량% 이상 1.0중량% 이하로 되는 양의 금속티탄 또는 티탄화합물을 첨가하고 또 비클을 첨가하고 충분히 혼련하여 페이스트를 얻는다. 비클의 성분으로는 아크릴바이더 또는 에틸셀룰로스라는 바인더 성분과 부틸카르비톨아세테이트, 테레피네올, 디옥틸프탈레이트 등의 용제성분을 들 수 있다.
다음에 주기율표 IIa족 및 제IIIa족 원소화합물의 1종 이상을 전체 무기성분중 0.1중량% 이상 10중량% 이하를 포함하는 질화알루미늄 그린쉬트 위에 또는 그린쉬트에 설비한 관통구명에 상기 동페이스트를 인쇄 또는 충전한다. 또 상기 주기율표 IIa족 및 제Ⅲa족 원소화합물로는 CaCO3, CaF2, YzO3, YF3, La2O3, LaF3등이 바람직하다.
다음에 동페이스트를 사용하여 내부도체부를 설비한 그린쉬트를 적층하고 적층체의 이표면에 도체부가 노출되지 않도록 보호용 그린쉬트를 최상층 및 비어부가 있는 경우에는 최하층에 적층 가열가압하여 일체화한다.
가열가압의 조건은 대략 50℃∼80℃에서 100∼250kg f/㎠의 가압력을 수분간 가하면 된다.
일체화된 적층체를 질소기류중에서 500℃ 전후의 온도로 처리함으로써 유기성분을 제거한다.
소성은 대기압이상의 질소가스분위기중에서 바람직하기로는 10℃/min 이상의 속도로 승온하고 1600℃ 이상 1900℃ 이하 바람직하기로는 1750℃ 이상 1850℃ 이하 범위의 최고온도로 1시간 이상 20시간 이하, 바람직하기로는 3시간 이상 10시간 이하동안 보지함으로써 치밀한 소결체를 얻는다.
이때에 소성치구로써는 셀구조를 갖는 것이 바람직하고 재질로써는 질화알루미늄, 텅스텐, 질화붕소 또는모리브덴제의 것을 사용할 수 있으나 질화붕소제의 것이 바람직하게 사용된다.
상기 방법에 의해서 얻어진 소결체의 표면을 연삭 또는 연마함으로써 보호용 최상층 및 최하층을 제거하고 내부도체를 소결체의 표면에 노출시켜 회로기판을 얻는다.
내부도체를 노출시킨 후에 필요에 따라서 표면에 더 박막형성하든지 도금처리를 행하든지 한다.
내부도체형성용 동페이스트로써 페이스트중의 티탄성분의 첨가량을 금속티탄환산으로 0.2중량% 이상 20중량% 이하로 한 것은 티탄성분의 첨가량이 0.2중량% 미만에서는 동과 질화알루미늄 세라믹의 계면에 형성되는 개재물의 양이 매우 적고 또 20중량%를 초과하면 역으로 개재물의 양이 과다하여 도체부의 전기적특성이 열화되어 본래의 목적을 만족시킬 수 없기 때문이다.
티탄 또는 티탄화합물의 첨가량의 최적치는 내부도체의 배선폭이나 도체부의 두께, 비어 직경 등에 따라 다르며 예를 들면 첨가량이 적은 경우에도 배선폭이 좁은 경우에는 단선에 이르지 않더라도 동일 페이스트에서 배선폭이 넓은 경우에는 단선되는 경우가 있다. 또 역으로 첨가량이 많은 경우에는 배선폭이 좁으면 계면에서의 개재물의 형성량의 불균일이 커져 전기적 특성이 열화되는 원인이 된다.
도체부와 세라믹의 계면부분에서의 개재물은 계면전체에 균일하게 형성되는 것이 바람직하지만 배선형상에 의해서 두껍게 형성되든지 거의 형성되지 않는 부분이 생긴다.
따라서 첨가량을 0.5중량%에서 10중량%의 사이로 조정하는 것이 바람직하다.
첨가하는 티탄성분은 금속티탄, 2붕화티탄 또는 2산화티탄 중의 어느 하나로 한다. 2붕화티탄의 경우에는 소결체에 티탄의 분포와는 별개의 붕소의 분포를 볼 수 있고 질소의 분포상태로 질화붕소가 형성되어 있는 것으로 생각된다. 이 경우의 도체 및 기판특성에의 영향은 명백하지 않다.
2산화티탄의 경우도 최종적으로는 질소분포와 겹치는 티탄분포를 볼 수 있다.
이 경우의 티탄의 최종적인 산화물로써의 존재에 대해서는 명백하지 않다.
또 동페이스트에 혼입되는 불순물로써는 티탄 이외에 주기율표 제Ⅳa족 원소금속 또는 원소화합물이 사용가능하다.
예를 들면 금속질코늄, 2붕소화질코늄, 2산화질코늄에 의해서 유사한 효과가 얻어진다.
단, 이들중 2붕화질코늄을 첨가한 경우에는 비어부에 치밀화가 불충분한 부분이 생기고 특히 10중량% 이상의 첨가에서는 품질상 문제로 된다. 이것은 소성중에 생성되는 붕소질화물 때문이라고 추정되지만 어느것이든간에 2붕화질코늄의 첨가량과 배선사이즈 및 도체저항의 관계를 조절하기 어렵다. 또 금속질코늄을 사용하는 경우에는 드라이밀이 적합하지 않고 분말을 알콜로 보존할 필요가 있는 등의 취급상의 문제가 있다.
이하 본 발명의 실시예에 대해서 설명하겠다.
[실시예 1]
평균입자경 약 1㎛의 환원질화법에 의한 질화알루미늄 분말에 소결조제로 3중량%가 되는 양의 산화이트륨과 아크릴바인더, 가소제, 유기용제를 첨가하여 볼밀에 의해서 슬러리로 만들고 독터플레이트법에 의해서 두께 약 0.4㎜의 그린쉬트를 형성하였다.
또 마찬가지로 소결조제로서 CaO환산으로 0.2중량%가 되는 양의 탄산칼슘을 첨가한 그린쉬트를 마련하였다.
한편 평균입자경 2㎛의 동분말에 0.2, 0.5, 1.0, 2.5, 5.0, 10.0, 20의 각 중량%가 되도록 평균입자경 약 0.5㎛의 금속티탄 분말을 첨가한 혼합물의 각각에 아크릴바인더, 부틸카르비톨아세데이트 및 텔레피네올로된 비클을 첨가하여 이것을 혼련기에 의해서 혼련하여 티탄함유 동페이스트를 만들었다.
또 페이스트의 도포부에 의해서 비클의 첨가량을 바꾸어 평면배선용 페이스트는 저점도, 비어충전용 페이스트는 고점도로 조제하였다.
상기 각 그린쉬트에 평면배선용 페이스트를 스크린 인쇄하고 선폭 300㎛, 200㎛의 배선을 형성하였다.
이것을 충분히 건조한 후에 그린쉬트의 인쇄면에 상기 그린쉬트와 동일조성으로 동페이스트가 도포되어 있지 않는 그린쉬트를 겹쳐서 60℃, 압력 200kgf/㎠로 5분간 열압착하여 일체화하였다.
다음에 그린쉬트의 적층체를 질소기류중 550℃에서 탈바인더를 행한 후에 분위기 압력 3㎏f/㎠의 질소가스중에서 승온속도 20℃/min, 최고온도 1800℃, 보지시간 3시간의 조건으로 소성하였다.
얻어진 각 소성체를 내부배선에 평행하게 절단한 후에 연마에 의해서 내부도체의 종단면을 노출시켜 내부도체의 형성상태를 관찰하였다.
그 결과, 어느 그린쉬트와 페이스트를 조합한 것이라도 단선은 볼 수 없었다.
제1도는 이들 실시예의 일예로 3중량%의 산화이트륨을 포함한 질화알루미늄 그린쉬트와 5중량%의 금속티탄을 포함하는 동페이스트를 조합한 경우의 소결체의 연마단면상을 나타낸다. 10은 질화알루미늄 세라믹, 12는 내부도채배선부이다. 내부도체배선부(12)가 단선없이 형성되어 있는 모양을 알 수 있다.
[비교예]
실시예 1과 같은 각 질화알루미늄 그린쉬트 위에 0.05중량%의 금속티탄을 포함하는 동페이스트를 사용하여 스크린 인쇄에 의해서 선폭 300㎛, 200㎛의 배선을 형성하고 이것을 건조한 후에 인쇄면위에 질화알루미늄 그린쉬트를 적층하여 일체화하고 실시예 1과 동일 조건으로 소성하였다.
얻어진 소결체를 절단, 연마하여 내부도체의 형성상태를 관찰하였다.
그 결과 티탄성분을 첨가하지 않은 동페이스트를 사용한 경우와 대략 같은 내부도체의 상태가 관찰되었다.
즉, 내부도체의 도체두께가 균일하지 않고 배선의 단부에 가까운 쪽이 금속고임과 같이 두꺼워지는 경향이 있고, 부분적으로 용융금속이 붙지 않게 되어 단선을 일으킴이 관찰되었다.
제2도는 비교예의 일예로써 3중량%의 산화이트륨을 포함하는 질화알루미늄 그린쉬트를 사용하여 얻어진 소결체의 경우를 나타낸다. 10이 질화알루미늄 세라믹, 12은 내부도체배선부이다. 내부도체배선부(l2)의 중도에 검은부분이 단선부이다.
용융금슥이 좌우로 붙지 않아 단선되어 있다.
[실시예 2]
실시예 1과 같은 각 질화알루미늄 그린쉬트에 직경 240㎛의 관통구멍을 피치 1300㎛로 펀칭에 의해서 다수 형성시킨 후에 실시예 1에서 마련한 각 농도의 티탄성분을 포함하는 동페이스트를 상기 관통구멍 내에 충전시켰다.
그린쉬트를 건조한 후에 마찬가지로 형성한 그린쉬트를 3매 겹치고 또 최상층과 최하층에 별개의 보호용 그린쉬트(관통구멍을 형성하고 있지 않음)를 적층하고 가열, 가압하여 일체화하였다.
실시예 1과 같은 조전으로 탈바인더, 소성하고 얻어진 소결체를 평면연삭·연마기를 사용하여 연삭하고 비어의 양단면을 노출시켰다.
비어의 양단에 테스터를 대고 도통을 확인하는 한편, 전자프로브마이크로애널라이저(EPMA)에 의해서 동 비어도체와 질화알루미늄 세라믹의 계면근방의 성분분포 상태를 확인하였다.
그 결과 상기 어느 그린쉬트와 동페이스트와의 조합에 있어서도 티탄의 분포는 동비어부와 질화알루미늄세라믹의 계면부에 편재되어 볼 수 있고 질화알루미늄 세라믹쪽으로의 확산은 볼 수 없었다.
계면에 대한 원주상의 티탄의 분포상태는 티탄의 첨가량에 따라서 상이하고 0.5중량% 이하의 첨가량의 것에서는 전체 원주중의 약 30중량% 이하로 분포되어 있었으나 5중량% 이상의 첨가량의 것에서는 전체 원주중의 대략 60∼100%를 차지하여 분포되어 있었다.
티탄성분의 첨가량의 증대에 수반되어 계면의 원주상에서 차지하는 분포비율이 증가되는 것 외에도 분포두께도 증가되지만 분포두께의 증가는 계면으로부터 비어의 중심방향으로의 증가이고 계면으로부터 질화알루미늄 세라믹방향으로의 분포증가는 볼 수 없었다.
티탄분포의 대부분은 질소의 분포와 겹치므로 티탄의 대부분은 질화티탄으로써 존재하는 것으로 추정된다.
산소의 분포는 2차상에 포함되는 분과 연마공정에서 혼입된다고 생각되는 분이 포함되므로 티탄의 산화물로써의 존재는 명확하지 않으나 동비어부분에는 거의 산소는 분포되어 있지 않았다.
제3도는 CaO환산으로 0.2중량%가 되는 양의 CaCO3를 첨가한 질화알루미늄 그린쉬트에 5.0중량%의 금속티탄을 포함하는 동페이스트를 사용하여 비어도체를 형성한 소결체에 대해서 비어부의 단면을 횡단하여 측정한 EPMA의 측정결과를 나타냈다.
제3도(a)는 동, 제3도(b)는 알루미늄, 제3도(c)는 티탄의 각각 선분석결과를 나타낸다. 이 분석결과에서 동은 비어부에만 존재하고 알루미늄은 동이외의 부분에 존재하고 티탄은 이들의 계면에 편재하는 경향을 알 수 있다.
동을 배선재료로 사용한 종래의 질화알루미늄 회로기판에서는 용융된 동이 질화알루미늄에 적셔지기 어려우므로 붙지 않아 단선으로 되는 경우가 있는데 대하여 상술한 실시예에 나타낸 것과 같이 본 발명의 방법에 의해서 얻어지는 질화알루미늄 회로기판에서는 동과 세라믹과의 계면에 개재물이 존재함으로씨 계면에서의 적시는 성질이 향상되고 내부도체배선의 단선을 효과적으로 방지할 수 있게 된다.
또 종래의 질화알루미늄 회로기판에서는 기판이 파단될 때에 비어와 세라믹과의 계면을 선택적으로 균열이 진행되고 기판의 강도가 낮아자는데 대해서 본원 발명의 경우에는 비어와 세라믹의 계면에서의 접합강도가 향상되어 비어와 세라믹의 계면에서 선택적으로 균열이 생기는 일이 없어져 기계적 강도를 향상시킬 수 있었다.
본 발명에 의한 질화알루미늄 회로기판 및 그 제조방법에 의하면 상술한 바와 같이 질화알루미늄 세라믹과 도체부의 계면에서의 접합성이 양호해지고 내부도체 배선의 단선을 없앨 수 있게 되는 동시에 전기적 특성을 개선할 수 있고 또 동과 질화알루미늄 세라믹의 계면에 균열이 생기는 것을 방지하여 회로기판의 기계적 강도를 향상시킬 수 있는 등의 현저한 효과를 발휘한다.

Claims (5)

  1. 질화알루미늄의 소성온도보다도 융점이 낮은 금속을 주성분으로 하여 내부도체부를 질화알루미늄 그린쉬트와 일체로 동시 소성에 의해 형성한 질화알루미늄 회로기판에서 있어서, 상기 내부도체부가 동을 주성분으로 하고 주기율표 Ⅳa족의 금속 또는 금속화합물을 첨가한 동페이스트를 사용하여 형성되며 질화알루미늄과 동과의 계면에 주기율표 제Ⅳa족을 주성분으로 하는 층이 형성된 것을 특징으로 하는 질화일루이늄회로기판.
  2. 제l항에 있어서, 상기 질화알루미늄과 동과의 계면에 티탄을 주성분으로 하는 층이 형성된 것을 특징으로 하는 질화알루미늄 회로기판.
  3. 질화알루미늄의 그린쉬트에 동을 주성분으로 하고 주기율표 제Ⅳa족의 금속 또는 금속화합물을 첨가한 동페이스트를 사용하여 평면배선, 비어 등의 도체배선부를 설비하고, 상기 도체배선부를 설비한 그린쉬트의 외표면에 별개의 그린쉬트를 적층하여 상기 그린쉬트의 외표면에 노출되는 상기 도체 배선부를 보호 그린쉬트로 덮어서 일체화하고 소성처리 및 소성조건에 의해서 소결시킨 후에 소결체의 상기 외표면을 덮는 외층부를 연삭·연마하여 제거하는 것을 특징으로 하는 질화알루미늄 회로기판의 제조방법.
  4. 제3항에 있어서, 상기 동페이스트로써 동을 주성분으로 하고 금속티탄 또는 티탄화합물을 금속티탄 환산으로 0.2중량% 이상 20중량% 이하의 비율로 함유하는 페이스트를 사용하는 겻을 특징으로 하는 질화알루미늄 회로기판의 제조방법.
  5. 제4항에 있어서, 상기 티탄성분이 금속티탄, 2붕화티탄, 2산화티탄중의 l종인 것을 특징으로 하는 질화알루미늄 회로기판의 제조방법.
KR1019930014823A 1992-10-12 1993-07-31 질화알루미늄 회로기판 및 그 제조방법 KR0125101B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP4299192A JPH06125153A (ja) 1992-10-12 1992-10-12 窒化アルミニウム回路基板及びその製造方法
JP92-299192 1992-10-12
JP93-299192 1992-10-12

Publications (2)

Publication Number Publication Date
KR940010869A KR940010869A (ko) 1994-05-26
KR0125101B1 true KR0125101B1 (ko) 1997-12-04

Family

ID=17869334

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930014823A KR0125101B1 (ko) 1992-10-12 1993-07-31 질화알루미늄 회로기판 및 그 제조방법

Country Status (2)

Country Link
JP (1) JPH06125153A (ko)
KR (1) KR0125101B1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100261793B1 (ko) * 1995-09-29 2000-07-15 니시무로 타이죠 고강도 고신뢰성 회로기판 및 그 제조방법
JP3537648B2 (ja) * 1997-10-28 2004-06-14 京セラ株式会社 窒化アルミニウム質配線基板及びその製造方法
JP3538549B2 (ja) * 1998-08-31 2004-06-14 京セラ株式会社 配線基板およびその製造方法
US7868358B2 (en) * 2003-06-06 2011-01-11 Northrop Grumman Systems Corporation Coiled circuit device with active circuitry and methods for making the same
US7488994B2 (en) * 2003-06-06 2009-02-10 Northrop Grumman Corporation Coiled circuit device and method of making the same
JP6526888B1 (ja) * 2018-08-01 2019-06-05 Jx金属株式会社 セラミックス層と銅粉ペースト焼結体の積層体
CN111556655A (zh) * 2020-04-28 2020-08-18 重庆市澳欧硕铭科技有限公司 基于氮化铝板的pcb板制作方法

Also Published As

Publication number Publication date
JPH06125153A (ja) 1994-05-06
KR940010869A (ko) 1994-05-26

Similar Documents

Publication Publication Date Title
EP0587382B1 (en) Aluminum nitride circuit board and method of producing it
US5604018A (en) Ceramic oxide circuit board
US5814366A (en) Method of manufacturing multilayered ceramic substrate
US20090272566A1 (en) Electrically conductive paste and multilayer ceramic substrate
EP0564652B1 (en) Manufacture of multilayer ceramic part, and multilayer ceramic part
US5665459A (en) Low-temperature fired ceramic circuit substrate and thick-film paste for use in fabrication thereof
EP1829848A1 (en) Method for producing metallized ceramic substrate
KR20050026369A (ko) 세라믹 기판의 제조방법 및 세라믹 기판
KR0125101B1 (ko) 질화알루미늄 회로기판 및 그 제조방법
JP3517062B2 (ja) 銅メタライズ組成物及びそれを用いたガラスセラミック配線基板
JP2001015869A (ja) 配線基板
EP1418797B1 (en) Wiring board and process of producing the same
KR0178076B1 (ko) 세라믹 회로기판 및 그 제조방법
JP4753469B2 (ja) 配線基板並びにその製造方法
JP2000114724A (ja) 多層配線基板
JP3537698B2 (ja) 配線基板およびその製造方法
JP2633879B2 (ja) 非酸化物系セラミックス用導体ペースト組成物
JP4575614B2 (ja) 複合セラミック基板
JP3171695B2 (ja) 窒化アルミニウム回路基板の製造方法
JP2665557B2 (ja) セラミック本体と外部端子の接合構造体
JPH11157945A (ja) セラミック電子部品の製造方法及びそれに用いるダミー用グリーンシート
JP4623851B2 (ja) 多層配線基板
JP2892220B2 (ja) セラミック配線基板の製造方法
JPH0723273B2 (ja) 窒化アルミニウム基板のメタライズ方法
JP4627903B2 (ja) セラミック配線基板及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030923

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee