KR0178076B1 - 세라믹 회로기판 및 그 제조방법 - Google Patents
세라믹 회로기판 및 그 제조방법 Download PDFInfo
- Publication number
- KR0178076B1 KR0178076B1 KR1019950002466A KR19950002466A KR0178076B1 KR 0178076 B1 KR0178076 B1 KR 0178076B1 KR 1019950002466 A KR1019950002466 A KR 1019950002466A KR 19950002466 A KR19950002466 A KR 19950002466A KR 0178076 B1 KR0178076 B1 KR 0178076B1
- Authority
- KR
- South Korea
- Prior art keywords
- ceramic
- aluminum
- conductor circuit
- circuit
- firing
- Prior art date
Links
- 239000000919 ceramic Substances 0.000 title claims abstract description 116
- 238000000034 method Methods 0.000 title claims description 20
- 238000004519 manufacturing process Methods 0.000 title claims description 18
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 98
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 96
- 239000004020 conductor Substances 0.000 claims abstract description 86
- 238000010304 firing Methods 0.000 claims abstract description 41
- 239000000758 substrate Substances 0.000 claims abstract description 25
- 239000000843 powder Substances 0.000 claims abstract description 16
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 21
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims description 19
- 239000012298 atmosphere Substances 0.000 claims description 19
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 claims description 14
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 11
- 239000000377 silicon dioxide Substances 0.000 claims description 10
- 229910052878 cordierite Inorganic materials 0.000 claims description 8
- JSKIRARMQDRGJZ-UHFFFAOYSA-N dimagnesium dioxido-bis[(1-oxido-3-oxo-2,4,6,8,9-pentaoxa-1,3-disila-5,7-dialuminabicyclo[3.3.1]nonan-7-yl)oxy]silane Chemical compound [Mg++].[Mg++].[O-][Si]([O-])(O[Al]1O[Al]2O[Si](=O)O[Si]([O-])(O1)O2)O[Al]1O[Al]2O[Si](=O)O[Si]([O-])(O1)O2 JSKIRARMQDRGJZ-UHFFFAOYSA-N 0.000 claims description 8
- 239000011521 glass Substances 0.000 claims description 7
- 239000010408 film Substances 0.000 claims description 6
- -1 murite Inorganic materials 0.000 claims description 6
- 230000001590 oxidative effect Effects 0.000 claims description 6
- 239000010409 thin film Substances 0.000 claims description 6
- 229910001873 dinitrogen Inorganic materials 0.000 claims description 5
- 238000005498 polishing Methods 0.000 claims description 5
- 239000002994 raw material Substances 0.000 claims description 3
- 239000002243 precursor Substances 0.000 claims description 2
- 239000007787 solid Substances 0.000 claims description 2
- 239000000463 material Substances 0.000 abstract description 21
- 230000005484 gravity Effects 0.000 abstract description 3
- 239000002245 particle Substances 0.000 description 14
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 11
- 229910052802 copper Inorganic materials 0.000 description 11
- 239000010949 copper Substances 0.000 description 11
- 239000007788 liquid Substances 0.000 description 10
- 238000009826 distribution Methods 0.000 description 8
- 230000008569 process Effects 0.000 description 8
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 7
- 238000011049 filling Methods 0.000 description 7
- 230000008018 melting Effects 0.000 description 7
- 238000002844 melting Methods 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- 229910052709 silver Inorganic materials 0.000 description 7
- 239000004332 silver Substances 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 238000006243 chemical reaction Methods 0.000 description 6
- 238000000280 densification Methods 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 150000004767 nitrides Chemical class 0.000 description 6
- 239000011230 binding agent Substances 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 5
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 5
- 229910052737 gold Inorganic materials 0.000 description 5
- 239000010931 gold Substances 0.000 description 5
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 5
- 229910052721 tungsten Inorganic materials 0.000 description 5
- 239000010937 tungsten Substances 0.000 description 5
- 150000001247 metal acetylides Chemical class 0.000 description 4
- 239000000203 mixture Substances 0.000 description 4
- 239000012299 nitrogen atmosphere Substances 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 230000035515 penetration Effects 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 238000005245 sintering Methods 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 3
- 239000010410 layer Substances 0.000 description 3
- 238000002156 mixing Methods 0.000 description 3
- 238000005121 nitriding Methods 0.000 description 3
- 229910052757 nitrogen Inorganic materials 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 238000002360 preparation method Methods 0.000 description 3
- 238000007650 screen-printing Methods 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- VTYYLEPIZMXCLO-UHFFFAOYSA-L Calcium carbonate Chemical compound [Ca+2].[O-]C([O-])=O VTYYLEPIZMXCLO-UHFFFAOYSA-L 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 238000003763 carbonization Methods 0.000 description 2
- 238000010344 co-firing Methods 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000012776 electronic material Substances 0.000 description 2
- 230000008020 evaporation Effects 0.000 description 2
- 238000001704 evaporation Methods 0.000 description 2
- 239000000945 filler Substances 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 230000003993 interaction Effects 0.000 description 2
- 239000002932 luster Substances 0.000 description 2
- 239000000395 magnesium oxide Substances 0.000 description 2
- CPLXHLVBOLITMK-UHFFFAOYSA-N magnesium oxide Inorganic materials [Mg]=O CPLXHLVBOLITMK-UHFFFAOYSA-N 0.000 description 2
- AXZKOIWUVFPNLO-UHFFFAOYSA-N magnesium;oxygen(2-) Chemical compound [O-2].[Mg+2] AXZKOIWUVFPNLO-UHFFFAOYSA-N 0.000 description 2
- 230000005012 migration Effects 0.000 description 2
- 238000013508 migration Methods 0.000 description 2
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 2
- 239000012071 phase Substances 0.000 description 2
- 238000007639 printing Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 229910017083 AlN Inorganic materials 0.000 description 1
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 239000012790 adhesive layer Substances 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 150000004645 aluminates Chemical class 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- PARMADWNFXEEFC-UHFFFAOYSA-N bamethan sulfate Chemical compound [O-]S([O-])(=O)=O.CCCC[NH2+]CC(O)C1=CC=C(O)C=C1.CCCC[NH2+]CC(O)C1=CC=C(O)C=C1 PARMADWNFXEEFC-UHFFFAOYSA-N 0.000 description 1
- 239000005388 borosilicate glass Substances 0.000 description 1
- 238000001354 calcination Methods 0.000 description 1
- 229910000019 calcium carbonate Inorganic materials 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- KZHJGOXRZJKJNY-UHFFFAOYSA-N dioxosilane;oxo(oxoalumanyloxy)alumane Chemical compound O=[Si]=O.O=[Si]=O.O=[Al]O[Al]=O.O=[Al]O[Al]=O.O=[Al]O[Al]=O KZHJGOXRZJKJNY-UHFFFAOYSA-N 0.000 description 1
- 238000004090 dissolution Methods 0.000 description 1
- 238000004453 electron probe microanalysis Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 238000010348 incorporation Methods 0.000 description 1
- 230000008595 infiltration Effects 0.000 description 1
- 238000001764 infiltration Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000011835 investigation Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000007791 liquid phase Substances 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 229910052863 mullite Inorganic materials 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 230000035699 permeability Effects 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000011148 porous material Substances 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000000376 reactant Substances 0.000 description 1
- 230000009257 reactivity Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
- H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
- H05K3/4061—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in inorganic insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/4857—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/486—Via connections through the substrate with or without pins
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/4867—Applying pastes or inks, e.g. screen printing
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
- H05K1/092—Dispersed materials, e.g. conductive pastes or inks
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0302—Properties and characteristics in general
- H05K2201/0317—Thin film conductor layer; Thin film passive component
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
- H05K2203/025—Abrading, e.g. grinding or sand blasting
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
- H05K2203/1377—Protective layers
- H05K2203/1383—Temporary protective insulating layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing the conductive pattern
- H05K3/245—Reinforcing conductive patterns made by printing techniques or by other techniques for applying conductive pastes, inks or powders; Reinforcing other conductive patterns by such techniques
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
- H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S428/00—Stock material or miscellaneous articles
- Y10S428/901—Printed circuit
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
- Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
- Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
- Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
- Y10T428/24926—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including ceramic, glass, porcelain or quartz layer
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Dispersion Chemistry (AREA)
- Inorganic Chemistry (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
본 발명은 저항치 열전도율 비중재료 비용의 점에서 우수한 특성을 갖는 알루미늄을 도체재료로 사용한 세라믹 회로기판을 제공한다.
세라믹 분말을 주재료로 하는 그린시트(10)에 알루미늄으로 되는 도체회로(12)를 설비한 상기 도체회로(12)가 표면으로 노출되지 않도록 상기 도체회로(12)를 덮어서 그린시트(10)를 적층하고 일체화 하여, 600℃ 이상의 소성온도에서 소성한 후에 상기 소성에 의해서 얻은 소결체의 내부 도체회로의 일부를 기판표면으로 노출시킨다.
Description
제1도는 세라믹 회로기판의 제조방법의 일 실시예를 나타낸 설명도.
* 도면의 주요부분에 대한 부호의 설명
10 : 그린시트 12 : 쓰루홀
14 : 알루미늄 페이스트
본 발명은 반도체 패키지 등에 사용되는 세라믹 회로기판 및 그 제조방법에 관한 것이다.
근년, 반도체 디바이스의 고속화, 고집적화 등에 따라서, 배선회로기판이라든지 반도체 장치용 패키지 등에 사용하는 세라믹 회로기판에 대하여 이들의 성능을 만족시킬 수 있는 여러 가지 특성이 요구되고 있다. 그 하나로, 도체저항을 저감시킨다고 하는 요구가 있고, 이것에 대응하여 종래 사용되고 있는 텅스텐 대신에 텅스텐보다도 저 저항의 동, 금, 은 등을 사용한 세라믹 회로기판이 개발되어 왔다. 이들 저 저항의 도체재료와 동시 소성할 수 있는 세라믹은 일반적으로 저온소성 세라믹이라 불리우는 약 1000℃이하에서 치밀하게 소성가능한 결정화 유리 혹은 유리와 세라믹의 혼합조성물을 주체로 하는 세라믹이다.
이와 같이, 도체재료와 세라믹을 동시 소성하는 것은 내부 도체회로를 얻는 데에 있어서 필수적이고, 내부 도체회로는 고밀도 실장을 가능하게 하기 위해서는 필수적인 구성이다.
그런데, 상기의 저온소성 세라믹과 동시 소성되는 저 저항의 도체재료 중 금 및 은은 대기중에서 동시 소성할 수 있다고 하는 이점을 가지나, 재료비용이 높다고 하는 문제가 있어, 도체로 금을 사용한 세라믹 회로기판은 거의 실용화되어 있지 않다. 또한, 도체로 은을 사용한 경우에는 마이그레이션의 문제로 인해 적어도 표면으로 노출되는 부분에서는 팔라듐 등의 마이그레이션을 억제하는 물질을 함유시킬 필요가 있어, 그 경우 배선패턴의 도체저항이 높게 된다고 하는 문제점이 있었다.
또 한편, 도체로 동을 사용하는 경우에는, 상기 금 또는 은보다도 재료비용이 낮다고 하는 이점은 있으나, 비산화성 분위기중에서 소성할 필요가 있으므로 세라믹 그린시트중의 유기성분의 제거가 현저하게 곤란하다는 문제가 있었다. 이 때문에, 소성에 요하는 시간이 종래의 알루미나 세라믹의 경우보다는 길게 되어 생산성이 낮고, 제조비용이 높게 된다. 또, 비산화성 분위기중에서 소성하면 그린시트중의 유기성분이 제거되기 전에 치밀화가 개시되어 잔류물이 카본으로서 회로기판중에 남게 되어 회로기판의 특성, 특히 전기적 특성을 현저히 열화시킨다고 하는 문제점이 있었다.
본 발명은 이들 문제점을 해소하고자 저항치, 열전도율, 비중, 재료비용 등의 점에서 우수한 특성을 갖는 알루미늄을 도체재료로 하는 세라믹 회로기판 및 그 제조방법을 제공하는 것을 목적으로 하고 있다.
본 발명은 상기 목적을 달성하기 위해서 다음 구성을 취하고 있다.
즉, 절연 세라믹 기재와, 상기 기재에 의해 덮인 알루미늄 도체회로를 포함하는 세라믹 회로기판에 있어서, 상기 세라믹 회로기판은 상기 도체회로를 상기 절연 세라믹 기재의 세라믹 그린시트 선구(先驅)물질로 덮어서, 660℃ 이상의 온도로 소성함으로써 형성되는 것을 특징으로 한다.
또한, 본 발명은 상기 세라믹 회로기판이, 내부 영역 및 상기 내부 영역을 덮는 복수의 외부 표면을 갖는 고형의 소결체와, 상기 내부 영역내에 배치되어 상기 외부 표면과 접촉하지 않도록 된 알루미늄 도체 소자를 포함하는 것을 특징으로 한다.
또한, 세라믹이 알루미나, 뮤라이트(mullite), 코디에라이트(cordierite) 또는 질화알루미늄중 1종 이상을 주성분으로 하는 것이 양호한 열적 특성, 전기적 특성 및 충분한 기계적 강도가 얻어지는 등의 점에서 바람직하다.
또, 세라믹의 알루미나, 뮤라이트, 코디에라이트, 질화알루미늄 또는 실리카중 1종 이상과 실리카를 포함하는 유리를 주성분으로 하는 것이 양호한 열적 특성, 전기적 특성 및 충분한 기계적 강도를 보다 저온에 의한 소성으로, 즉 보다 낮은 비용으로 얻어지는 점에서 바람직하다.
또한, 기판 표면의 도체회로가 세라믹을 연마하여 내부 도체회로의 일부를 노출시킨 것이 후 공정에서 스크린 인쇄라든지 스퍼터 증착 등에 의한 표면 도체회로를 형성하기 쉬운 점에서 바람직하다.
또한, 내부 도체회로와 접속하는 기판 표면의 표면 도체회로가 후막법 또는 박막법에 의해 형성되는 것이 보다 고밀도인 회로구조를 얻을 수 있는 점에서 바람직하다.
또한, 세라믹 회로기판의 제조방법에 있어서, 세라믹 분말을 주원료로 하는 그린시트에 알루미늄으로 된 도체회로를 설비하여, 상기 도체회로가 표면으로 노출되지 않도록 상기 도체회로를 덮어 그린시트를 적층하고 일체화하여, 660℃이상의 소성온도로 소성한 후, 상기 소성에 의해 얻어진 소결체의 내부 도체회로의 일부를 기판 표면으로 노출시키는 것을 특징으로 한다.
또한, 알루미나, 뮤라이트, 코디에라이트 또는 질화알루미늄 중 1종 이상을 주성분으로 하는 세라믹 분말을 주원료로 하는 그린시트를 사용하는 것이 양호한 열적 특성, 전기적 특성 및 충분한 기계적 강도를 얻을 수 있다는 점에서 바람직하다.
또한, 알루미나, 뮤라이트, 코디에라이트 또는 질화알루미늄 또는 실리카 중 1종 이상의 세라믹 분말과 실리카를 포함하는 유리분말을 주성분으로 하는 그린시트를 사용하는 것이 양호한 열적 특성, 전기적 특성 및 충분한 기계적 강도를 보다 저온에 의한 소성으로, 즉, 보다 낮은 비용으로 얻을 수 있다는 점에서 바람직하다. 또한 그린시트를 적층하여 일체화한 후, 500℃ 이하의 대기중에서 탈바인더를 행하여, 비산화성 분위기중에서 소성하는 것이 제조시간을 단축하고, 제조비용을 삭감할 수 있는 점에서 바람직하다.
또, 소성공정을 거친 후, 상기 소성에 의해 얻어진 소결체를 연마함으로써 내부 도체회로의 일부를 기판 표면으로 노출시키는 것이 후 공정에서 스크린 인쇄나 스퍼터 증착 등에 의한 표면 도체회로를 형성하기 쉬운 점에서 바람직하다.
또, 내부 도체회로의 일부를 기판 표면으로 노출한 후, 기판 표면에 후막법 또는 박막법에 의해 내부 도체회로와 접속하는 표면 도체회로를 형성함으로써 보다 고밀도인 회로구조를 얻을 수 있다는 점에서 바람직하다.
종래, 세라믹과 동시 소성하는 도체재료로서 알루미늄을 사용하는 것은 알려져 있지 않았다. 알루미늄이 세라믹 회로기판의 도체재료로서 사용되지 않은 이유로는, 첫째로, 알루미늄의 융점이 약 660℃로 저온소성 세라믹의 소성온도(약 1000℃)보다도 현저하게 낮은 점, 둘째로, 알루미늄은 대단히 산화되기 쉬운 금속인 점, 셋째로, 산화를 막기 위한 비산화성 조건하에서 질화물이라든지 탄화물을 생성하기 쉬운 점을 들 수 있다.
이와 같이 알루미늄 동시 소성용의 도체재료로서 사용하는 것은 종래 방법으로는 불가능한 한편, 알루미늄은 전자재료로서 매력적인 성질을 구비하고 있다. 예를 들면, 비저항은 약 2.7×10-6Ω·㎝으로 텅스텐(약 5.6×10-6Ω·㎝)의 반 이하로, 금(약 2.2×10-6Ω·㎝)에 가까운 값이고, 열전도율은 약 200Wm-1K-1으로 텅스텐보다도 높고, 비중은 약 2.7로 종래 사용되고 있는 어떠한 도체재료보다도 현저하게 가볍다. 또, 재료비용도 종래 사용되고 있는 어떠한 도체재료보다도 낮다고 하는 점이다.
본 발명은 상기한 바와 같이 알루미늄의 전자재료로서의 장점 및 단점을 숙고하고, 여러 가지 검토를 거듭하여, 특히 이하에 기술하는 여러 가지 문제를 해결함으로써 얻어졌다. 즉, 알루미늄과 세라믹의 동시 소성에 있어서는, 알루미늄이 약 660℃에서 용융하여 액체로 되는 한편, 세라믹은 이 온도에서 전혀 치밀화가 일어나지 않는다는 점에서 다음의 문제가 생긴다.
(1) 용융하여 액체로 된 알루미늄의 증발손실.
(2) 알루미늄과 세라믹의 주성분 또는 조제 등의 부성분과의 화학적 반응.
(3) 모세관 현상에 의한 액체 알루미늄의 세라믹 성분입자중으로의 침투.
(4) 알루미늄의 세라믹중으로의 (계면 또는 격자) 확산.
(5) 잔류 유기성분과 알루미늄의 화학적 반응 특히, 탄화물의 생성.
(6) 세라믹의 주성분 또는 조제 등의 부성분의 액체 알루미늄중으로의 용해.
(7) 소성공정중의 분위기와 알루미늄과의 화학적 반응, 특히 산화물, 질화물 또는 산질화물의 생성.
(8) 알루미늄과 세라믹의 열팽창계수의 차에 기인하는 응력의 발생.
(9) 알루미늄과 세라믹의 전 공정중에서의 부피변화의 차.
상기한 문제점 중, (1)의 알루미늄의 증발은 알루미늄의 액화하는 약 660℃이상에서 문제가 되고, 소성온도가 높은 세라믹의 경우 알루미늄이 증기압이 높아지기 때문에 중대한 문제가 된다.
(2)의 알루미늄과 세라믹 사이의 화학적 반응으로 화하물이 생성되는 문제에 관해서는, 알루미늄 시릴케이트계 화합물이나 알카리토류의 알루민산염, 또는 이들의 산질화물이 생성되는 것이라고 생각되지만, 이것에는 소성중의 분위기의 영향도 크다고 생각된다.
(3)의 액체 알루미늄의 세라믹 성분입자 사이로의 침투성은 세라믹 성분입자의 액체 알루미늄에 대한 습윤성의 대소에 의해서, 이 습윤성에는 세라믹 입자의 표면 성상이라든지 알루미늄중의 불순물 레벨 및 분위기 등이 영향을 준다고 생각된다.
(5)의 잔류 유기성분과 알루미늄의 화학반응에서는 최종적으로는 탄화물의 생성이 문제가 된다. 탄화물의 형으로서는 Al4C3, Al2C6가 알려져 있다.
(6)의 액체 알루미늄을 매체로 한 각종 성분의 용융은 직접 알루미늄의 전기적 및 열적 성질을 열화시킨다.
(7)의 소성 분위기와 알루미늄의 반응으로는 구체적으로 산화물, 질화물 또는 산질화물의 생성이 문제가 되어, 산화물은 실온에서, 질화물은 액화온도 근처에서 그 생성이 문제가 된다.
(8)의 알루미늄과 세라믹의 열팽창계수의 차에 의한 응력의 크기는, 알루미늄의 열팽창계수가 약 23×10-6/℃로 동(약 17×10-6/℃)보다도 크기 때문에, 동의 저온소성 세라믹과의 동시 소성의 경우보다도 커진다고 생각되지만, 실제로는 열팽창계수차에 의한 응력이 발생하는 것은 알루미늄이 재고화하고 나서 실온까지의 온도차에 의한 것으로, 알루미늄의 영율(Young's modulus)(약 7×103㎏mm-2)은 동 약(11×103㎏mm-2)보다도 낮으므로 알루미늄과 세라믹 계면의 면적이 실용적인 어느 일정치이하이면 문제가 되지 않은 것으로 생각된다.
(9)의 알루미늄과 세라믹의 전 공정중에서의 부피 변화의 차는, 소성전과 소성후의 알루미늄과 세라믹 각각의 충전율에 의한다. 일반적으로 세라믹은 소성후, 수 퍼센트의 기공이 남는데 대하여, 알루미늄은 액화한 단계에서 거의 100%의 밀도에 달하기 때문에 세라믹과 알루미늄의 소성전의 충전율이 동등하거나 또는 알루미늄의 충전율이 모자라는 경우에는, 소성후 알루미늄중에 공극이 생긴다. 또 반대로, 세라믹에 비하여 알루미늄의 충전율이 지나치면, 소성시에 용융 알루미늄의 부피에 과잉분이 생겨, 알루미늄과 세라믹 사이에 응력이 생긴다. 따라서, 소성전의 그린 단계에 있는 알루미늄의 충전율은 100-[(소성후의 세라믹 충전율)-(그린 단계의 세라믹 충전율)]퍼센트 정도인 것이 바람직하다.
상기한 여러 가지 점을 고려하여, 본 발명에서는 이하의 발명 방법이 적용된다.
즉, 세라믹 분말을 원료로 하는 그린시트에 알루미늄으로 된 평면회로 및 비아의 입체회로의 쌍방 또는 한쪽의 도체회로를 설비하고, 이들의 도체회로를 설비한 그린시트를 1층 또는 복수층 적층한 후, 도체회로가 표면으로 노출되지 않도록, 이들의 도체회로를 덮는 도체회로가 형성되어 있지 않은 그린시트를 적층하여 일체화하고, 최고온도를 660℃이상, 1800℃이하의 온도범위로 설정하여 소성한다.
여기서 1800℃ 이하의 온도로 소성가능한 세라믹으로서는 알루미나 세라믹, 뮤라이트 세라믹, 질화알루늄 세라믹, 또는 알루미나(Al2O3), 뮤라이트(3Al2O3·2SiO2), 질화알루미늄(AIN), 코디에라이트(2MgO·2Al2O3·5SiO2) 중 1종 이상의 결정상과 실리카를 포함하는 유리상(glass phase)을 주성분으로서 1100℃이하의 온도에서 치밀화 가능한 저온소성 세라믹의 대상으로 된다.
한편, 도체재료로서 사용하는 알루미늄은 되도록이면 고순도의 것을 사용하는 것이 바람직하다. 알루미늄이 불순물을 많이 포함하면, 일반적으로 융점강하라든지 세라믹 분말과의 습윤성 변화 및 전기적 특성등의 열화로 이어지기 때문이다.
본 발명에서는, 소성공정중에서 세라믹이 아직 대체로 치밀화되지 않은 단계에서 알루미늄이 액체로 존재하게 되지만, 소성중에 용융하는 금속과 세라믹을 동시 소성하는 예에서는, 본 출원인은 먼저 금, 동, 은을 도체재료로서 동시 소성하는 질화알루미늄 회로기판에 대해서 제안하였다(특개평 2-197189호 공보). 본 발명에 있어서 적용되는 세라믹 회로기판의 제조방법은 상기 공보 게재의 방법과 유사한 현상을 몇 개 포함하지만, 알루미늄과 동 등과는 물리 화학적 성질에 있어서 크게 다르기 때문에, 그 적용에 있어서는 제조기술상 몇가지의 검토가 필수적이다. 또, 알루미늄과 동의 성질의 상위로 더욱 현저한 점은, 알루미늄은 동에 비하여 용융온고가 400℃이상이나 낮고, 동에 비하여 질화 또는 탄화되기 쉽다고 하는 점이다.
본 발명에 있어서는, 알루미늄의 액화가 약 660℃로, 상당히 낮은 온도에서 일어나기 때문에, 세라믹으로서는 되도록이면 낮은 온도에서 치밀화가 가능한 것, 되도록이면 낮은 온도에서 치밀화가 개시되는 것, 되도록이면 낮은 온도로부터 액상이 생성되는 것, 또는 되도록이면 짧은 시간에 치밀화가 완료되는 것이 필요하다.
저온소성 세라믹은, 일반적으로 1000℃ 이하에서 치밀화가 가능하나, 알루미나 세라믹, 뮤라이트 세라믹으로 충분히 치밀화시키기 위해서는 1500℃ 이상, 질화알루미늄 세라믹으로서는 1600℃ 이상에서 소성할 필요가 있다. 이와 같이 소성온도가 고온이므로, 치밀화 개시온도를 되도록이면 낮게 하여, 치밀화 속도를 빠르게 하기 위해서, 원료로서 분말 입경이 되도록이면 작은 것을 사용하고, 또한 적당한 소결조제를 첨가하여 액상이 되도록이면 낮은 온도, 적어도 약 1300℃ 이하부터 생성되도록 하는 것이 좋다.
그러나, 이와 같이 조제한 세라믹은 질소 분위기 또는 습윤 환원질소 분위기 등의 비산화성 분위기중에서 소성시에는, 그린 시트중의 유기성분의 제각 즉, 탈바인더성이 나쁜 조건에 의해서는 세라믹의 치밀화가 현저히 저해되기도 하고, 잔류 카본에 의한 알루미늄의 탄화가 이루어지기도 한다. 알루미늄의 융점이상, 특히 약 900℃ 이상의 질소 분위기하에서는 알루미늄이 현저히 질화되는 경향이 있고, 한편 습윤 분위기, 적어도 종래의 알루미나 세라믹의 소성에서 채용되는 조건하에서는 탈바인더성은 개선되나 알루미늄의 산화 또는 산질화 및 이에 동반하는 세라믹중으로의 알루미늄 반응물의 침투 또는 세라믹의 팽창이 발생한다.
이상과 같이, 알루미늄과 세라믹의 동시 소성에 있어서는 저융점, 탄화, 산화, 질화 등의 여러 가지 성질이 서로 악영향을 미치는 관계에 있다.
이들의 문제를 해결하기 위해서, 본 발명에서는 탈바인더를 500℃ 이하의 대기중에서 행하도록 한다. 알루미늄은 대단히 산화되기 쉽고 실온에서도 산화되지만, 실온 부근에서 형성되는 표면 산화막이 보호막으로서 작용하기 때문에, 분말의 입도분포에도 의하지만, 일반적으로 600℃ 근처까지의 산화는 대단히 느리다. 이 처리에 의해서, 유기성분의 잔류에 의한 알루미늄의 탄화물 생성을 막을 수 있을 뿐만 아니라, 탈바인더로부터 소성 공정에 걸리는 시간을 대폭 단축할 수 있게 된다. 또, 표면 산화막의 적절한 강하에 의해 액화온도 및 질화온도를 올릴 수 있어 공정의 자유도가 현저히 개선된다.
알루미늄의 도체회로는 일반적으로 알루미늄 분말을 페이스트화하고, 이것을 스크린 인쇄법 등에 의해서 인쇄하여 형성하지만, 이 분말의 입도분포는 공정조건을 정하는 데에 있어서 대단히 중요하다. 미분말은 화학적으로 불안정하기 때문에, 도체페이스트로서 종래 알려져 있는 동 페이스트나 텅스텐 페이스트중의 금속가루의 평균 입경보다 큰 입경이 바람직하다.
또, 평균 입경이 50㎛을 넘을 경우에는 인쇄성이 현저히 떨어지기 때문에 적어도 50㎛ 이하가 바람직하고, 특히 10㎛ 전후가 바람직하다.
본 발명의 방법에 의해서 얻어지는 알루미늄 도체회로에서는 알루미늄의 세라믹측으로의 침투흔이 약간 보인다. 그 정도는, 알루미늄의 입도, 탈바인더 조건, 소성 조건 및 세라믹의 종류에 따라 크게 변한다.
세라믹의 종류로서는 알루미나 세라믹, 저온소성 세라믹, 질화알루미늄 세라믹, 뮤라이트 세라믹의 어느 것으로도 알루미늄 도체회로를 형성할 수 있지만, 이중 질화알루미늄 세라믹 및 뮤라이트 세라믹은 상기 알루미늄의 세라믹측으로의 침투 정도가 큰 경향이 있다.
이것은 질화알루미늄 세라믹의 경우에는 소성온도가 높고, 그 때문에 알루미늄의 증기압 및 질화 등의 반응성이 높게 되는 것이 그 주된 원인으로 생각되어, 본 발명자의 확인한 바로는, 소결조제로서 주기율표 제 IIa족 화합물과 제 IIIa족 화합물의 혼합물(1:4 몰비)을 사용하고, 승온속도를 30℃/min으로 빨리 하여, 1700℃에서 1시간 소성한 것이라도 알루미늄의 침투 정도는 1560℃에서 2시간 소성한 알루미나 세라믹의 경우보다도 컸다. 한편, 뮤라이트 세라믹은 소성온도가 알루미나 세라믹과 같지만, 액상생성 개시온도가 알루미나 세라믹의 경우보다 높은 것이 그 주된 원인으로 생각된다.
따라서, 기계적 강도 등의 뮤라이트 본래의 특성의 열화가 예상되나 소결조제의 성분조성 및 첨가량을 바꿈으로써 알루미늄의 침투를 경감시키는 것이 가능하다.
본 발명에서 얻어지는 알루미늄 도체회로에서는, 전술한 용융금속과 세라믹의 상호작용 중, 세라믹중의 부성분이 액체 알루미늄중으로 용해하는 것이 문제가 된 적이 있다. 이러한 경향은 부성분 농도 및 탈바인더와 소성 조건, 특히 최고 소성온도와 소성 분위기에 크게 의존한다. 구체예로서는 알루미나 세라믹중에 형성한 알루미늄 도체회로중에 침입하는 규소의 분포가 가장 관찰되기 쉽고, 이 경우 알루미늄 도체회로중의 규소의 분포는 균일하지 않고, 부분적인 굳어짐이 분포하여, 산소 또는 질소의 분포는 이 규소의 분포와는 반드기 일치하지 않음에 따라서, 알루미늄중에 침입한 규소는 산화물 또는 질화물로서 존재하고 있지 않을 가능성이 높다.
이상과 같이 하여 얻어지는 알루미늄의 내부 도체회로를 포함하는 세라믹 소결체의 표면을 연마함으로써, 소결체 내부의 내부 도체회로의 일부가 표면으로 노출되도록 한다. 내부 도체회로로서는 평면회로와 비아가 있지만, 대부분의 경우, 표면으로 노출시킬 필요가 있는 것은 비아의 단면이다.
이어서, 표면으로 노출된 상기 내부 도체회로의 일부를 접속하는 표면 도체회로 또는 패드상의 표면단자를 형성하지만, 본 발명에 관한 회로기판에서는 도체의 융점이 낮기 때문에, 스퍼터링법 등에 의한 박막법이 좋다. 내부 도체회로를 소결체의 표면으로 노출하기 위해서는 연마가공한 것 외에 절단가공, 초음파가공, 레이저 가공 등에 의해 행할 수도 있다.
박막법으로 비아 등의 알루미늄 내부 도체회로의 단부상에 형성되는 금속의 종류에 따라서는 상호 확산의 방지를 고려하지 않으면 안되지만, 알루미늄은 폴리이미드와 직접 유해한 상호작용을 일으키지 않기 때문에, 박막 알루미늄이 표면 도체회로를 형성한다든지, 비아를 세라믹중의 써멀 비아로서 사용하는 등의 경우에도, 알루미늄상에 배리어층이나 접착제층을 설비할 필요가 없다. 이 점에서, 니켈이나 크롬 등의 배리어층을 필요로 하는 동 도체회로의 경우보다도 비용면에서 유리하게 된다.
이렇게 하여, 알루미늄을 내부 도체회로의 도체로 사용하여 표면 도체회로를 갖는 세라믹 회로기판이 얻어진다. 또, 필요에 따라서 외부 리드라든지 시일링 등을 부착하여 반도체 장치용 패키지로 하여도 좋다. 또한, 본 발명에서는 내부 도체회로 또는 표면 도체회로로서 알루미늄과 알루미늄 이외의 도체금속의 공존을 제한하는 것은 아니다.
[실시예]
[실시예 1]
제1도는 세라믹 회로기판의 제조방법의 일 실시예를 나타낸다. 이 실시예는 절연기재로서 알루미나 세라믹을 사용한 경우이다.
우선, 평균입경 약 2㎛의 산화알루미늄 분말에 산화마그네슘(MgO), 실리카(SiO2), 탄산칼슘(CaCO3)을 혼합하여 얻어진 92중량% 알루미나 세라믹을 그린시트(10)로 성형하고(제1도(a)), 이 그린시트(10)에 직경 360㎛의 쓰루홀(12)을 다수개 형성하였다(제1도(b)).
다음에, 평균입경 10㎛의 알루미늄 분말을 사용하여 조제한 알루미늄 페이스트(14)를 이들 쓰루홀(12)내에 충전하여 건조한다(제1도(c)).
이어서 상기한 바와 같이 하여 알루미늄 페이스트(14)를 충전한 그린시트(10)를 2매 포개고, 그 상하 외면에 각각 알루미늄 페이스트(14)의 인쇄나 쓰루홀(12)이 형성되어 있지 않은 그린시트(10)를 포개어, 온도 60℃, 압력 200㎏f/㎠로 열압착하여 일체화한다(제1도(d)). 각각의 그린시트(10)에 설비한 쓰루홀(12)의 위치가 일치하고 있으므로 상하의 그린시트(10)로 비아가 연속한다.
이 그린시트(10)의 적층체를 대기중 500℃에서 탈바인더 처리한 후, 건조질소 분위기중 1560℃에서 2시간 소성한다(제1도(e)).
얻어진 소결체의 상면 및 하면을 연마하여, 비아의 단면을 기판의 표면으로 노출시켰다.
제1도(f)는 연마하여 얻어진 세라믹 회로기판의 단면도이다. 비아 단면은 은색의 금속광택을 갖고, 치밀 충전체로서 관찰되었다.
비아 부분의 EPMA에 의한 성분분포 조사 결과, 알루미늄 비아중에는 매우 적은 질소의 혼입이 있어, 균일 분포하고 있었다. 또한 연마가공 등의 시료 조제중에 혼입한 것으로 생각되는 산소의 적은 혼입이 있어, 균일 분포하고 있었다. 혼입물로서 가장 명확하고 특징적인 것은 규소이고, 그 분포는 점상으로 부분적으로 수점 존재하는 것이고, 그 점의 경계부는 명확했다. 규소 이외의 혼입물로서 질소 및 산소는 전술한 바와 같이 매우 적게 균일 분포하고 있기 때문에 규소가 질화물 또는 산화물의 형으로 존재하고 있을 가능성은 낮다고 생각된다.
[비교예 1]
실시예 1과 같이 하여 제작한 제1도(d)에 나타낸 바와 같은 적층체를 종래의 알루미나 세라믹을 제조하는 경우와 같은 탈바인더 조건 및 소성 조건에 따라 처리하였다. 즉, 암모니아 분해가스와 질소가스의 혼합분위기에서 800℃까지는 노점 45℃의 습윤 분위기에서 유기성분을 제거하기 쉽게 하고, 그 후 건조 분위기로 1570℃에서 2시간 소성하였다.
얻어진 소결체의 상면 및 하면을 연마하여 비아를 기판 표면으로 노출시켰다. 비아 단면은 그 가장자리에 회색으로 확대되는 것이 보이고, 비아 단면의 금속광택은 드문드문하였다. 또한, 비아의 일부에 공극이 보였다. 테스터에 의해 계측한 바, 비아에 전기적 도통은 보이지 않았다.
[실시예 2]
평균입경 약 2㎛의 산화알루미늄 분말과 이에 대하여 약 50부피%양의 붕규산유리 분말을 혼합하여 얻어진 그린시트를 사용하여, 실시예 1과 같이 적층체를 제작하였다.
이것을 대기중 500℃에서 탈바인더 처리한 후, 건조 질소가스 분위기 중 980℃에서 2시간 소성하였다.
얻어진 소결체를 연마하여 비아 단면을 기판 표면으로 노출시켰다. 비아 단면은 은색의 금속광택을 갖는 치밀 충전제로서 관찰되었다.
[비교예 2]
실시예 2와 같이 하여 제작한 적층체를 노점 55℃의 습윤 질소가스 분위기중에서 700℃까지 처리한 후, 건조 질소가스로 치환하여 980℃에서 2시간 소성하였다. 얻어진 소결체의 상하면을 연마하여 비아를 기판 표면으로 노출시켰다. 비아 단면은 금속광택이 없는 흑색체로서 확인되었다. 비아 가장자리의 흑색 또는 회색으로 착색된 확대부분이 확인되지 않았다. 테스터에 의해 계측한 바, 비아의 전기저항은 대단히 높았다.
본 발명에 관한 세라믹 회로기판 및 그 제조방법에 의하면, 비저항이 작고 열전도율이 높은 알루미늄을 도체재료로 사용한 기판을 얻을 수 있어, 도체손실이 낮은 도체회로 또는 효율이 높은 써멀 비아가 실현된다. 또한 알루미늄을 내부 도체회로의 도체재료로 사용하여 제조할 때에, 탈바인더를 대기중에서 할 수 있으므로, 알루미늄 자체의 재료비용이 낮은 데 더하여, 탈바인더로부터 소성까지의 공정을 대폭 단축할 수 있어 제조비용도 낮게 할 수 있는 등의 현저한 효과를 거둘 수 있다.
Claims (11)
- 절연 세라믹 기재와, 상기 기재에 의해 덮인 알루미늄 도체회로를 포함하는 세라믹 회로기판에 있어서, 상기 도체회로를 상기 절연 세라믹 기재의 세라믹 그린시트 선구물질로 덮어서, 660℃ 이상의 온도로 소성함으로써 형성되는 것을 특징으로 하는 세라믹 회로기판.
- 제1항에 있어서, 상기 세라믹 기재는 알루미나, 뮤라이트, 코디에라이트 및 질화 알루미늄 중 적어도 1종으로 된 것을 특징으로 하는 세라믹 회로기판.
- 제2항에 있어서, 상기 세라믹 기재는 실리카를 함유한 유리상을 더 포함하는 것을 특징으로 하는 세라믹 회로기판.
- 제1항에 있어서, 소성후, 상기 절연 세라믹 기재를 연마함으로써 표면 도체회로를 노출시켜서 형성한 노출된 표면 도체회로를 더 포함하는 것을 특징으로 하는 세라믹 회로기판.
- 세라믹 분말을 주원료로 하는 그린시트에 알루미늄으로 된 도체회로를 설비하고, 상기 도체회로가 표면으로 노출되지 않도록, 상기 도체회로를 덮어 그린시트를 적층하여 일체화하고, 660℃이상의 소성온도로 건조 질소가스 분위기중에서 소성한 후, 상기 소성에 의해 얻어진 소결체의 내부 도체회로의 일부를 기판 표면으로 노출시키는 것을 특징으로 하는 세라믹 회로기판의 제조방법.
- 제5항에 있어서, 알루미나, 뮤라이트, 코디에라이트 또는 질화 알루미늄 중 1종이상을 주성분으로 하는 세라믹 분말을 주원료로 하는 그린시트를 사용하는 것을 특징으로 하는 세라믹 회로기판의 제조방법.
- 제5항에 있어서, 알루미나, 뮤라이트, 코디에라이트 또는 질화 알루미늄 또는 실리카 중 1종이상을 주성분으로 하는 세라믹 분말과 실리카를 포함하는 유리 분말을 주원료로 하는 그린시트를 사용하는 것을 특징으로 하는 세라믹 회로기판의 제조방법.
- 제5항에 있어서, 그린시트를 적층하여 일체화한 후에, 500℃이하의 대기중에서 탈바인더를 행하고, 비산화성 분위기중에서 소성하는 것을 특징으로 하는 세라믹 회로기판의 제조방법.
- 제5항에 있어서, 소성공정을 거친 후, 상기 소성에 의해 얻어진 소결체를 연마함으로써, 내부 도체회로의 일부를 기판 표면으로 노출시키는 것을 특징으로 하는 세라믹 회로기판의 제조방법.
- 제5항 또는 제9항에 있어서, 내부 도체회로의 일부를 기판 표면으로 노출한 후, 기판 표면에 후막법 또는 박막법에 의해 내부 도체회로와 접속하는 표면 도체회로를 형성하는 것을 특징으로 하는 세라믹 회로기판의 제조방법.
- 내부 영역 및 상기 내부 영역을 덮는 복수의 외부 표면을 갖는 고형의 소결체와; 상기 내부 영역내에 배치되어 상기 외부 표면과 접촉하지 않도록 된 알루미늄 도체 소자를 포함하는 것을 특징으로 하는 세라믹 회로기판.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP94-033652 | 1994-03-03 | ||
| JP6033652A JPH07245482A (ja) | 1994-03-03 | 1994-03-03 | セラミック回路基板及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR0178076B1 true KR0178076B1 (ko) | 1999-05-15 |
Family
ID=12392384
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950002466A KR0178076B1 (ko) | 1994-03-03 | 1995-02-10 | 세라믹 회로기판 및 그 제조방법 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5702807A (ko) |
| EP (1) | EP0670598B1 (ko) |
| JP (1) | JPH07245482A (ko) |
| KR (1) | KR0178076B1 (ko) |
| DE (1) | DE69522484T2 (ko) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3483012B2 (ja) * | 1994-07-01 | 2004-01-06 | 新光電気工業株式会社 | セラミック基板製造用焼結体、セラミック基板およびその製造方法 |
| JP2000164992A (ja) * | 1998-11-26 | 2000-06-16 | Kyocera Corp | 配線基板およびその製造方法 |
| JP2008245668A (ja) * | 2007-03-29 | 2008-10-16 | Fujinon Corp | 電子内視鏡の撮像装置、および電子内視鏡 |
| JP5293971B2 (ja) | 2009-09-30 | 2013-09-18 | 株式会社村田製作所 | 積層セラミック電子部品、および積層セラミック電子部品の製造方法 |
| JP2012019108A (ja) * | 2010-07-08 | 2012-01-26 | Seiko Instruments Inc | ガラス基板の製造方法及び電子部品の製造方法 |
| JP5511557B2 (ja) * | 2010-07-08 | 2014-06-04 | セイコーインスツル株式会社 | ガラス基板の製造方法及び電子部品の製造方法 |
| JP7378210B2 (ja) * | 2019-01-17 | 2023-11-13 | 新光電気工業株式会社 | セラミック部材の製造方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5817651A (ja) * | 1981-07-24 | 1983-02-01 | Hitachi Ltd | 多層回路板とその製造方法 |
| JPS6183674A (ja) * | 1984-10-01 | 1986-04-28 | 株式会社日立製作所 | セラミツク配線基板及びその製造方法 |
| US5139852A (en) * | 1988-03-11 | 1992-08-18 | International Business Machines Corporation | Low dielectric composite substrate |
| JP2765885B2 (ja) * | 1988-11-14 | 1998-06-18 | 新光電気工業株式会社 | 窒化アルミニウム回路基板及びその製造方法 |
| EP0444216A4 (en) * | 1989-09-19 | 1992-04-08 | Fujitsu Limited | Via-forming ceramics composition |
| JP2692332B2 (ja) * | 1990-03-27 | 1997-12-17 | 富士通株式会社 | 窒化アルミニウム基板の製造方法 |
| JP3053949B2 (ja) * | 1992-02-24 | 2000-06-19 | イビデン株式会社 | 窒化アルミニウム多層基板の製造方法 |
| CA2105448A1 (en) * | 1992-09-05 | 1994-03-06 | Michio Horiuchi | Aluminum nitride circuit board and method of producing same |
-
1994
- 1994-03-03 JP JP6033652A patent/JPH07245482A/ja active Pending
-
1995
- 1995-02-10 KR KR1019950002466A patent/KR0178076B1/ko not_active IP Right Cessation
- 1995-03-02 EP EP95301373A patent/EP0670598B1/en not_active Expired - Lifetime
- 1995-03-02 DE DE69522484T patent/DE69522484T2/de not_active Expired - Fee Related
-
1996
- 1996-10-21 US US08/734,315 patent/US5702807A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| EP0670598B1 (en) | 2001-09-05 |
| EP0670598A3 (en) | 1996-04-10 |
| EP0670598A2 (en) | 1995-09-06 |
| DE69522484T2 (de) | 2002-04-25 |
| JPH07245482A (ja) | 1995-09-19 |
| DE69522484D1 (de) | 2001-10-11 |
| US5702807A (en) | 1997-12-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3666321B2 (ja) | 多層セラミック基板およびその製造方法 | |
| JP2765885B2 (ja) | 窒化アルミニウム回路基板及びその製造方法 | |
| JPH0715101A (ja) | 酸化物セラミック回路基板及びその製造方法 | |
| US5464950A (en) | Aluminum nitride circuit board and method of producing same | |
| KR900004344B1 (ko) | 마이크로 전자회로를 위한 세라믹 기판의 제조방법 | |
| US7662477B2 (en) | Multilayer ceramics substrate | |
| KR0178076B1 (ko) | 세라믹 회로기판 및 그 제조방법 | |
| JP3517062B2 (ja) | 銅メタライズ組成物及びそれを用いたガラスセラミック配線基板 | |
| JP3419291B2 (ja) | 低温焼結磁器組成物及びそれを用いた多層セラミック基板 | |
| JP4748904B2 (ja) | ガラスセラミック焼結体およびそれを用いた配線基板 | |
| JP2000188453A (ja) | 配線基板およびその製造方法 | |
| JP2001342063A (ja) | 低温焼成磁器組成物、低温焼成磁器とその製造方法、並びにそれを用いた配線基板とその製造方法 | |
| KR0125101B1 (ko) | 질화알루미늄 회로기판 및 그 제조방법 | |
| JP4794040B2 (ja) | セラミック焼結体およびそれを用いた配線基板 | |
| JP4782397B2 (ja) | 導体ペーストおよびそれを用いた配線基板の製造方法 | |
| JPH0881267A (ja) | 窒化アルミニウム焼結体、その製造方法と窒化アルミニウム回路基板、その製造方法 | |
| US4963514A (en) | Ceramic mullite-silica glass composite | |
| JPH1084056A (ja) | セラミック基板の製造方法 | |
| JP3786609B2 (ja) | 複合セラミック部品及びその製造方法 | |
| JP4762711B2 (ja) | セラミック焼結体及び配線基板 | |
| JP2003073162A (ja) | ガラスセラミックスおよびそれを用いた配線基板 | |
| JP3688919B2 (ja) | セラミック多層配線基板 | |
| JPH1192256A (ja) | 無機基板用導体、導体用ペースト及びこれを用いた無機多層基板 | |
| JP4575614B2 (ja) | 複合セラミック基板 | |
| JP3944839B2 (ja) | 複合セラミック部品及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20041109 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |