JP2765885B2 - 窒化アルミニウム回路基板及びその製造方法 - Google Patents

窒化アルミニウム回路基板及びその製造方法

Info

Publication number
JP2765885B2
JP2765885B2 JP63287137A JP28713788A JP2765885B2 JP 2765885 B2 JP2765885 B2 JP 2765885B2 JP 63287137 A JP63287137 A JP 63287137A JP 28713788 A JP28713788 A JP 28713788A JP 2765885 B2 JP2765885 B2 JP 2765885B2
Authority
JP
Japan
Prior art keywords
aluminum nitride
circuit board
gold
copper
wiring material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP63287137A
Other languages
English (en)
Other versions
JPH02197189A (ja
Inventor
道夫 堀内
洋一 原山
之治 竹内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP63287137A priority Critical patent/JP2765885B2/ja
Priority to US07/435,944 priority patent/US5229213A/en
Publication of JPH02197189A publication Critical patent/JPH02197189A/ja
Application granted granted Critical
Publication of JP2765885B2 publication Critical patent/JP2765885B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4867—Applying pastes or inks, e.g. screen printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S428/00—Stock material or miscellaneous articles
    • Y10S428/901—Printed circuit
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/31678—Of metal

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は半導体素子実装等に用いられる窒化アルミニ
ウム回路基板およびその製造方法に関する。
（従来の技術） 近年、半導体デバイスの高速化、高集積化等に伴い、
回路基板、半導体パッケージに対してもこれらの要求に
応えることのできる特性が要求されている。
例えば、論理回路素子からは大熱量が発生するが、こ
の熱を処理するために高い熱伝導性が要求され、また大
型化する素子の熱的ストレスを小さくするために、熱膨
張係数が素子の熱膨張係数に近いことが要求される。ま
た、高速化に対応して、配線長を短くすること、配線材
料として電気抵抗の小さいものを用いること、配線部分
周辺の絶縁材料としてなるべく誘電率の低いものを用い
ること等が求められる。
ところで、回路基板あるいはパッケージ材料として用
いられるセラミック材料のうちで、従来もっとも一般的
に用いられているものはアルミナセラミックであるが、
このアルミナセラミックは、熱伝導率が20W/mK以下と低
く、熱膨張係数が約７×10-6／℃であってシリコンの約
２倍であり、また、誘電率が９以上と大きく、さらに焼
結温度が高温であるため同時焼成で使用できる配線材料
はタングステンあるいはモリブデンといった高融点金属
であり、これらはいずれも大きな電気抵抗を有するなど
の問題から、半導体デバイスの高速化、高集積化に対し
て十分な特性を有するとはいい難い。
そこで、アルミナセラミックにかわって、良好な特性
を有するものとして、窒化アルミニウムセラミック、炭
化ケイ素セラミック、ムライトセラミック、低温焼成セ
ラミック等が開発され実用に供せられている。
これらのセラミック材料のうち、炭化ケイ素セラミッ
クは熱膨張係数が3.7×10-6／℃とシリコンの値に近
く、また熱伝導率も高いという利点がある。とくに、ベ
リリアを助剤に用いたものでは熱伝導率が270W/mK程度
もある。しかし、炭化ケイ素セラミックは多層配線構造
を形成することが難しく、また誘電率が約40倍で著しく
高いという難点がある。
また、ムライトセラミックは熱膨張係数が4.5×10-6
／℃でシリコンの値に近く、誘電率が7.3で小さいとい
う利点はあるものの、機械的強度がやや低いこと、アル
ミナセラミックと同様に配線材料としてタングステンあ
るいはモリブデン等の高電気抵抗材料を使わざるを得な
いこと、熱伝導率はアルミナセラミックよりも劣る等の
難点がある。
また、低温焼成セラミックは、熱膨張係数、誘電率の
点ではアルミナセラミックよりも優れ、さらに、配線材
料として金、銀、銅等の電気抵抗の小さな材料が使える
という利点はあるものの、機械的強度に劣ること、最高
使用温度が低いこと、熱伝導率が上記材料中で最低であ
ることという難点がある。
（発明が解決しようとする課題） 上記各セラミック材料はそれぞれ長所および短所をも
っているが、これら材料と窒化アルミニウムセラミック
を比較すると、窒化アルミニウムセラミックは熱膨張係
数が4.5×10-6／℃、熱伝導率が170〜260W/mKで、誘電
率はアルミナよりも小さく、また機械的強度も高く、セ
ラミック材料中では特性的にみてもっともバランスがと
れた材料ということができる。
しかしながら、窒化アルミニウムはその焼成温度が17
00℃以上と高いため、同時焼成配線材料としては高融点
金属を使わざるを得ないという問題点がある。すなわ
ち、配線材料として用いられるタングステンの融点は33
82℃であるが、これにくらべて、金の融点は1063℃、銅
の融点は1083℃、銀の融点は960.5℃であって、タング
ステンにくらべてはるかに低融点である。そして、金、
銅、銀は窒化アルミニウムの通常の焼成温度で溶融して
揮散してしまうため、窒化アルミニウムとの同時焼成用
の配線材料としては用いられていない。
配線材料の電気抵抗は信号伝達速度の遅延とパワー損
失に影響を与える。高周波信号が配線を伝達する際の信
号の遅延時間は絶縁材料の誘電率が大きいほど長くな
る。また、ON−OFF信号を伝える矩形状では配線周囲に
蓄えられる静電容量と、配線材料自体の電気抵抗によっ
て伝達される波形がなまる。ON−OFF信号は矩形波のあ
る一定の電位（閾電位）への到達時間によって信号のON
−OFFが識別されるから、波形がなまると閾電位まで到
達する時間が遅れ信号伝達速度が遅延する。したがっ
て、伝達波形がなまることを抑えるためには、配線周囲
の静電容量、いいかえれば配線周囲の誘電率を低くする
こと、及び、配線材料の電気抵抗値を小さくすることが
必要となる。論理回路などでは、高速で多数回の演算処
理を行うから、配線各部での信号の遅延は重要な問題で
ある。
従来の窒化アルミニウムセラミックを用いた回路基板
あるいはパッケージは、基板自体が優れた特性を有する
にもかかわらず、配線材料の電気抵抗が大きいことから
デバイスの高速化については、従来のアルミナセラミッ
ク製のパッケージ等とくらべてほとんど改善できないと
いう問題点があった。
そこで、本発明は上記問題点を解消すべくなされたも
のであり、その特徴とするところは、導体回路を形成す
る配線材料として、金、銅、銀という電気抵抗の小さい
材料を用いることができ、デバイスの高速化にも十分対
応することのできる窒化アルミニウム回路基板およびそ
の製造方法を提供しようとするものである。
（発明の概要） 本発明に係る窒化アルミニウム回路基板は、基板材料
として窒化アルミニウムセラミックを用い、内部配線材
料として、従来用いられているタングステンあるいはモ
リブデンにくらべてはるかに電気抵抗の小さい金、銅、
銀を使用したことを特徴とする。
前述したように、窒化アルミニウムと同時焼成で用い
られる配線材料として、従来はタングステン、モリブデ
ン等の高融点金属材料が用いられてきたが、本発明者ら
は、窒化アルミニウムが溶融金属にたいして化学的に安
定であり、濡れ性が非常に悪い点、及び、窒化アルミニ
ウムは緻密化速度が他のセラミック材料にくらべてきわ
めて速いという焼結挙動と、焼結が不活性ガス雰囲気中
で行われ、一般的な焼結温度域においては金、銅、銀の
蒸気分圧がそれほど高くならない等の点に着目し、同時
焼成によって窒化アルミニウムセラミック中に金、銅、
銀を配線材料として導体回路を形成することができた。
窒化アルミニウムセラミックと金、銅、銀を同時焼成
する際には、金、銅、銀がいずれも1100℃以下で溶融し
て液化し、一方、窒化アルミニウムの緻密化は1300℃以
上から始まることから以下のような問題がある。
溶融して液化した金属の蒸発。
キャピラリ効果による窒化アルミニウム粒子間への
液体金属の浸透上昇。
溶融金属の比重が大きいことによる重力方向への浸
透降下。
溶融金属と窒化アルミニウムまたは助剤成分との化
学反応。
金属と窒化アルミニウムとの全プロセス中での体積
変化の差。
金属と窒化アルミニウムセラミックとの熱膨張係数
の差。
窒化アルミニウムまたは助剤成分の溶融金属中への
溶解。
上記のうち、のキャピラリー効果による溶融金属の
窒化アルミニウム中への浸透は窒化アルミニウムが非常
に濡れにくい性質を有することからほとんど生じないと
考えられる。また、の金属と窒化アルミニウムセラミ
ックとの間での熱膨張係数の差は、金属が凝固してから
の問題であり、窒化アルミニウムの熱膨張係数（4.5×1
0-6／℃）に比べて、金属の熱膨張係数はかなり大きい
が（金:14.4×10-6／℃、銅:20.0×10-6／℃、銀:19.2
×10-6／℃）、これは低温焼成セラミックで配線材料と
して金、銅、銀を用いる場合と同様であり、金属が延性
に富むことから断線や反りは起こらないと考えられる。
の溶融金属の蒸発についてみると、溶融金属の蒸発
は今回問題としている系では非平衡的に進むが、平衡蒸
気圧でみても例えば1800℃の値で金は1mmHg未満、銅は5
mmHg程度でそれほど大きくなく、また銀の場合でも60mm
Hgでやや高めではあるが、いずれの場合でも雰囲気圧が
大気圧と等しくても焼成中にこれらの金属が速やかに失
われていくような心配はさほどない。
、の溶融金属と助剤成分との化学的な反応性およ
び溶融金属の溶解性については、少なくとも緻密化後の
窒化アルミニウムセラミックの1000℃付近においては無
反応であり、不溶とされているが、これ以上の温度で窒
化アルミニウムが緻密化していない状態における知見は
報告されていない。
本発明者らは、上記問題点に鑑み、種々条件下におい
て、窒化アルミニウムグリーンシートと金、銅、銀の金
属ペーストまたは金属箔を用い、同時焼成についての実
験を行い、以下のような知見を得た。
まず、導体回路形成用として用いる金属材料として
は、なるべく高純度の材料を用いることが望ましい。金
属材料が不純物を多く含むと、融点降下の原因となり、
窒化アルミニウムの緻密化が始まる温度との差が大きく
なることと、緻密化がはじまる前の窒化アルミニウム粉
末との濡れ性を変え、溶融金属を窒化アルミニウム中に
浸透させやすくするからである。金属ペーストを用いる
場合は、フリットボンドやケミカルボンド用の金属ペー
ストが市販されているが、これらの使用は好ましくな
い。
窒化アルミニウム粉末は、緻密化速度を速める目的か
ら、なるべく粒径の小さいものが好ましく、少なくとも
２μｍ以下の粒径である必要がある。また、溶融金属と
の相互作用を小さくするため、なるべく高純度のものが
望ましい。このような条件を満たす粉末に有機バインダ
ー、可塑剤、有機溶剤等を加えてスラリーとするが、緻
密化速度を速め、かつ緻密化の開始温度を下げる目的で
焼結助剤を加える。
焼結助剤としてはIIa族化合物またはIIIa族化合物、
もしくはこれらを混合して添加するが、焼結助剤の添加
量は必要最小限にする必要がある。
焼成温度が1700℃以上の場合には、IIa族化合物のう
ち、とくにカルシウム化合物を単独で加えるのがよく、
その添加量も１重量％以下であることが望ましい。
こうして得られたスラリーをドクターブレード法によ
ってグリーンシートとする。グリーンシートの密度はな
るべく高密度にする。これは、配線材料である金属が溶
融した時点で、金属を取り囲む窒化アルミニウム粉末が
より密に充填されているようにすることで、溶融金属の
窒化アルミニウム中での移動を防ぎ、かつ、緻密化速度
を速めるためである。グリーンシートの密度を高めるに
は、バインダーおよび可塑剤の量を成形に必要な最小限
度にして無機成分そのものの充填密度を上げること、ス
ラリー中での無機粉末の分散性を高めること、成形速度
や乾燥条件を調節することによって行う。グリーンシー
トを積層して用いる場合も積層体の密度を高くする必要
があり、熱圧着法により、50℃以上の温度、100kg/cm2
以上の圧力によって積層するのが望ましい。
グリーンシートに配線パターンを設ける際は、エッチ
ング処理を施して配線パターンに形成した金属箔を配す
るか、または金属ペーストをスクリーン印刷して配線パ
ターンを形成する。また、基板等にビアを設ける際は、
グリーンシートに設けたスルーホールに金属ペーストを
充填し、グリーンシートを積層する。
ビアを形成したグリーンシートでは、基板表面に金属
部分が露出するので、さらに表面にグリーンシートを積
層してビア部分が基板面から露出しないようにする。な
お、グリーンシート上に形成する配線パターンのうち
で、ボンディング部のように外部に露出する外部導体回
路には、タングステンあるいはタングステンと金あるい
は銅を混合したペーストを用いるとよい。
グリーンシートに添加したバインダー成分の除去は、
配線材料として銅を用いた場合には非酸化性雰囲気中で
行わなければならないが、金または銀を用いた場合、少
なくとも還元窒化法で得た窒化アルミニウム粉末を用い
た場合には、大気中において最高温度500℃で脱バイン
ダーを行ってもさしつかえなかった。
グリーンシートを焼成するにあたっては、１気圧以上
の非酸化性雰囲気、一般には窒素ガス雰囲気中で、好ま
しくは窒化ホウ素を主成分とするセッターを用いて行う
が、昇温速度は、少なくとも900℃以上の温度領域にお
いては、20℃/minとする必要がある。これ以下の昇温速
度の場合は良好な結果が得られない。
また、最適な焼成最高温度は用いる配線材料によって
異なり、金および銅の場合は約1800℃が適当である。銀
の場合は約1600℃が適当で、これ以下の温度では緻密化
が不十分となり、1700℃以上の場合は焼結体に多数のフ
クレが生じ、相当量の銀が失われてしまうので適当では
ない。基板の外部導体回路に上記のタングステンあるい
はタングステンと金または銅を混合したペーストを用い
たものは、上記焼成温度条件下で良好な結果が得られ
た。なお、基板の露出部分に金、銅あるいは銀の各金属
を単独で用いた場合は、上記焼成条件下でも、金、銅に
ついては大小多数の球状に金属が分離して付着した状態
となり、銀についてはその殆どが失われてしまった。
以上のようにして得た焼成体を割断し、内部導体回路
を観察したところ、問題となる窒化アルミニウムセラミ
ック中への金属の侵入はなく、また、従来のタングステ
ンペーストを配線材料として用いた例とくらべて介在物
の少ない均一な金属組織が認められた。
ところで、配線材料として用いた金属のうち、金につ
いては、溶融時にセラミック中の成分、とくに焼結助剤
が金に混入する量が多く、そのため焼結後の導体回路部
分は金本来の黄金色が失われ白銀色を呈した。金に焼結
助剤が混入することは焼成時での最高保持温度を変えて
も同様にみられた。また、焼結助剤成分がIIa族酸化物
でもIIIa族酸化物でも同様に生じた。焼結助剤が金に混
入する結果、導体回路部分の電気抵抗値は純粋な金にく
らべて大きくなる。したがって、焼結助剤の種類の選定
が重要となる。例えば、イットリウム化合物よりもカル
シウム化合物のほうが電気特性が優れる。いずれの場合
も従来のタングステン、モリブデンからなる導体回路の
電気抵抗値よりははるかに小さくなる。
これに対し、配線材料として銅を用いた場合は、この
ような焼結助剤成分の混入はほとんどなく、内部導体回
路は銅本来の色相を呈し、良好な電気特性を有する。
以上のような焼成時の挙動、得られるセラミックおよ
び導体回路の特性、価格等の点からみて、上記金、銅、
銀のうちで銅がもっとも好適に用いられる。なお、外部
配線材料としては、配線の接着強度が大きいことからタ
ングステンと金との混合物のほうがタングステンと銅の
混合物よりも適している。
焼成工程中においては、上記のような焼結助剤成分が
金属中へ混入する等の種々の過程が生じるが、以下に配
線材料として金を用いた場合について考えられる1800℃
までの温度変化に沿っての挙動を示す。
○898℃〜 ・炭酸カルシウムの分解、CaOの生成。成形体外へのC O2の揮散 ○〜1000℃ ・残留カーボンの揮散 ○1063℃〜 ・金の溶融 ○約1300℃〜 ・アルミン酸カルシウムの生成 ○〜1800℃ ・Ca、Al、特にCaの金への混入 ・金蒸発の漸次的増大 ・窒化アルミニウムの緻密化 ・Ca、Al、Au、Ｏ等のセラミック外への揮散 ・セラミックとくに溶融金周辺のセラミックの緻密化 にともない、金の移動が制限される。
・窒化アルミニウムの粒生長 ・セラミックの焼成収縮にともない、溶融金に加わる 圧力が増加 ○1800℃（保持）・焼成収縮飽和化、窒化アルミニウム
の粒生長および粒界相成分のセラミック外の揮散 ○〜約1063℃・降温にともなうセラミックの体積収縮 以下、本発明の具体的な実施例について説明する。
（実施例１） 平均粒径約１μｍの還元窒化法による窒化アルミニウ
ム粉末に、焼結助剤としてCaO換算で0.5重量％となる量
の炭酸カルシウムと、有機バインダー、可塑剤、有機溶
剤を加え、スラリーとしドクターブレード法により厚さ
約0.4mmのグリーンシートを作製した。
このグリーンシートに、粒径約１〜２μｍの銅粉末を
用いて作製した銅ペーストをスクリーン印刷法によって
印刷し、乾燥させた。
次いで、銅ペーストの印刷面上にさらに別の、銅ペー
ストの印刷を施してない窒化アルミニウムのグリーンシ
ートを積層し、温度60℃、圧力200Kg/cm2で５分間熱圧
着した。
これを窒素ガス雰囲気中で脱脂した後、窒素ガス雰囲
気中で、昇温速度30℃/min、最高温度1800℃、保持時間
３時間の条件で焼成した。窒素ガス雰囲気圧は、大気
圧、5Kg/cm2、9Kg/cm2と変えて実験した。いずれの窒素
ガス雰囲気圧の場合も、緻密化した透光性のある白色の
焼結体が得られた。また、割断して内部導体回路を観察
したところ、内部導体回路は均一な組織からなってお
り、銅本来の色相に近い色を呈した。
（実施例２） 焼結助剤として酸化イットリウムを３重量％含む以外
は実施例１と同様に形成した窒化アルミニウムのグリー
ンシートを用い、窒素ガス雰囲気を大気圧とした以外は
実施例１と同じ条件下で焼成した。
得られた焼結体は、実施例１と同様の外観を有し、内
部導体回路も均一な組織を有し、銅本来の色相に近い色
を呈した。
（実施例３） 平均粒径約１μｍの還元窒化法による窒化アルミニウ
ム粉末に、焼結助剤としてCaO換算で1.0重量％となる量
の炭酸カルシウムと、1.0重量％となる量の酸化イット
リウムを加え、実施例１と同様な手順で作製した窒化ア
ルミニウムグリーンシートを用い、実施例１で使用した
と同じ銅ペーストを用いてスクリーン印刷した後、焼成
最高温度を1700℃として、実施例１と同じ条件で焼成し
た。
得られた焼結体は、実施例１と同様の外観を呈し、内
部導体回路も均一に形成された。
（実施例４） 焼結助剤としてCaO換算で1.0重量％となる量の炭酸カ
ルシウムを含む以外は実施例１で用いたと同様の窒化ア
ルミニウムのグリーンシートにスルーホールを形成し、
スルーホールに実施例１で用いたと同じ銅ペーストを充
填した。同様にして銅ペーストをスルーホールに充填し
たグリーンシートを４枚積層し、さらに積層体の最上面
および最下面に、銅ペーストの印刷してないグリーンシ
ートを重ねて熱圧着した。
この積層体を実施例２と同じ条件で焼成した。
得られた焼結体を、面に水平な方向と垂直な方向に研
磨してビア導体を露出させて観察した結果、実施例１〜
３と同様に均一な組織をもつ内部導体回路が確認でき
た。
（実施例５） エッチング処理によって300μｍ幅の配線パターンを
形成した厚さ0.035mmの純度99.8％以上の銅箔を、焼結
助剤としてCaO換算で1.0重量％となる量の炭酸カルシウ
ムを含む以外は実施例１で用いたと同様の窒化アルミニ
ウのグリーンシートで挟み、熱圧着法によって一体に積
層した後、実施例２と同じ条件下で焼成した。
得られた焼結体を断面研磨して導体配線を観察したと
ころ、良好な内部導体回路が形成されていることが確認
された。
（実施例６） 焼結助剤としてCaO換算で1.0重量％となる量の炭酸カ
ルシウムを含む実施例１で用いたと同様の窒化アルミニ
ウムのグリーンシートに対して、実施例１で用いたと同
じ銅ペーストと、粒径１〜２μｍの銅粉および中間粒径
1.1μｍノタングステン粉末を、銅：タングステン＝20:
80の割合で混合した混合ペーストを用いて、内部導体回
路および外部導体回路を形成した。ここで、前記銅ペー
ストは基板の外部に露出しない平面パターン配線部分と
ビア部分に用い、混合ペーストは、基板の外部に露出す
る外部導体回路に使用した。
こうして形成した積層体を熱圧着し、脱脂した後、窒
素ガス雰囲気を大気圧とし、実施例１と同様な条件で焼
成した。
焼結体の外部導体回路はフクレもなく均一な金属組織
として形成され、銅ペーストを使用したビアおよび平面
パターン部分も均一な組織として形成された。この実施
例の積層体の場合は、焼結体を平面研磨することによ
り、ビア端面を露出させることができる。
（実施例７） 実施例１で用いたと同様の窒化アルミニウムのグリー
ンシートに、無機成分が金のみから成る金ペーストをス
クリーン印刷し、乾燥させた後、印刷面が内側になるよ
うに、その上にさらに金ペーストの印刷していないグリ
ーンシートを積層し、熱圧着した後大気中で脱脂し、実
施例１と同様の条件で焼成した。
得られた焼結体は透光性をもつ白色を呈し、外部から
も内部配線パターンが観察された。焼結体を割断したと
ころ、内部導体回路は介在物のない均一な銀白色の金属
組織をもつことが確認された。
セラミックとこの金属界面をＸ線マイクロアナライザ
ーで分析した結果、金属部分にはカルシウムの他、アル
ミニウム、窒素、酸素がごく微量検出されたが、金属部
分に含まれるカルシウム量は焼結体のセラミック中に含
まれるカルシウム量よりも高濃度であり、特に選択的な
金属中に溶け込んでいくものと思われた。
（実施例８） 焼結助剤として３重量％の酸化イットリウムが含まれ
る他は実施例１と同様の窒化アルミニウムのグリーンシ
ートに対して、金ペーストを用いて実施例７と同じ条件
で焼成を行った。
得られた焼結体は、実施例７と同様の外観を呈し、内
部導体回路は実施例７と同様に焼結助剤の混入によって
銀白色を呈した。
（実施例９） 実施例１で用いた窒化アルミニウムのグリーンシート
と金ペーストを用いて積層体を形成し、大気圧の窒素ガ
ス中で、昇温速度30℃/min、最高温度1700℃、保持時間
３時間で焼成した。
得られた焼結体の外観および内部導体回路は、実施例
７と同様であった。
（実施例10） 実施例６で用いたと同様の窒化アルミニウムのグリー
ンシートを用い、実施例１で用いたと同じ銅ペースト
と、平均粒径1.1μｍのタングステン粉末を金：タング
ステン＝40:60の割合で混合した混合ペーストを用い
て、内部導体回路および外部導体回路を形成した。
前記銅ペーストは基板の外部に露出しない平面パター
ン配線部分とビア配線部分に用い、混合ペーストは、基
板の外部に露出する外部導体回路部分に使用した。
こうして形成した積層体を熱圧着し、脱脂した後、窒
素ガス雰囲気を大気圧とし、実施例１と同様な条件で焼
成した。
焼結体の外部導体回路はフクレもなく均一で銀色の金
属光沢のある金属組織が得られた。また、銅ペーストを
使用したビアおよび平面パターン部分も均一な組織が形
成された。実施例６と本実施例とを比較すると、外部導
体回路の接着強度が本実施例の金−タングステン混合ペ
ーストを用いたものの方が良好であった。
（実施例11） 金属ペーストとして、無機成分が銀のみからなるペー
ストを用いた他は実施例１に示す材料および条件で焼成
を行った。
得られた焼結体は、内部導体回路がある部分を中心に
フクレが生じ、焼結体の割断面を観察したところ、内部
導体回路部分が均一な組織を形成せず、かなりの銀が失
われていた。
（実施例12） 最高温度を1700℃、昇温速度を35℃/min、窒素ガス雰
囲気圧を9Kg/cm2とした以外は実施例11と同一の条件で
焼成を行った。
得られた焼結体の内部導体回路には多数のボイドが観
察された。
（実施例13） 最高温度1600℃、焼結助剤としてCaO換算で1.0重量％
となる量の炭酸カルシウムと、1.0重量％となる量の酸
化イットリウムを加えた以外は実施例11と同一の条件で
焼成を行った。
得られた焼結体の内部導体回路にはほとんどボイドが
なかった。
以上、金、銅、銀を配線材料に用いた窒化アルミニウ
ム回路基板について説明したが、第１図〜第３図に、こ
の窒化アルミニウム回路基板の例としてパッケージを構
成する具体例を示す。
第１図で、10は窒化アルミニウムから成るパッケージ
本体、12、14は銅から成る内部配線パターンで12は平面
パターン部、14はビア部である。16は金とタングステン
の混合ペーストから形成した外部導体回路で、インナー
リード部である。この外部導体回路16は平面パターン部
12に接続して導体回路を形成するが、平面パターン部12
との接続部分は若干積層体内にはいるように設ける。こ
れは、金−タングステンの混合ペーストによって、焼成
時に溶融する銅を外部に揮散させないように封ずるため
である。18はパッケージ本体10に接合されるシリコン素
子、20はボンディングワイヤ、22は外部リードピンであ
る。第２図は第１図で円Ａ部分を拡大して示すもので、
焼成後外部リードピンを取り付ける前の状態を示す。窒
化アルミニウムから成るパッケージ本体10の上面には、
導体配線部を外部に露出させないようにするため、窒化
アルミニウム層24で覆って焼成するので、外部リードピ
ン22を取り付ける前には表面を研削して導体配線部が露
出するようにする。
第３図は窒化アルミニウム回路基板から成る他の例を
示すもので、26は銅から成る内部導体回路である。この
例では、基板の上下面をあらかじめ窒化アルミニウム層
で覆って焼成し、窒化アルミニウムの表面層（破線は研
削前の基板表面を示す）を研削して内部導体回路26を回
路基板の表面に露出させる。28は研削後に基板表面に設
けた蒸着法等による薄膜導体パターンである。なお、薄
膜導体パターンの他、基板上に銅箔を接合しエッチング
を施したり、印刷したりする方法によって導体パターン
を形成することも可能である。
上記各実施例においては配線材料として金、銅、銀を
単独で用いているが、このようにそれぞれ単独で用いる
他に、例えばペーストを作製する際に金、銅、銀のうち
の二種以上を混合させるようにして混合物として用いる
こともできる。
また、場合によっては、導体回路の一部に金の配線材
料を用い他の部分に銅の配線材料を用いるように、配線
材料として異種の金属材料を用いることもできる。
以上、本発明について好適な実施例を挙げて種々説明
したが、本発明はこの実施例に限定されるものではな
く、発明の精神を逸脱しない範囲内で多くの改変を施し
得るのはもちろんのことである。
（発明の効果） 本発明によれば、窒化アルミニウムセラミックに金、
銅、銀という電気抵抗の小さい材料から成る導体回路が
同時焼成によって形成できるから、窒化アルミニウムセ
ラミック自体の高熱伝導率、低熱膨張係数といった優れ
た特性に加えて、低いパワー損失および高い信号伝播速
度が得られ、電子デバイスとして好適に用いることがで
きる等の著効を奏する。
【図面の簡単な説明】
第１図は本発明に係る窒化アルミニウム回路基板の一実
施例を示す断面図、第２図は焼成後の第１図円Ａ部を拡
大して示す説明図、第３図は窒化アルミニウム回路基板
の他の実施例を示す断面図である。 10……パッケージ本体、12……平面パターン部、14……
ビア部、16……外部導体回路、18……シリコン素子、20
……ボンディングワイヤ、22……外部リードピン、24…
…窒化アルミニウム層、26……内部導体回路、28……薄
膜導体パターン。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０５Ｋ 1/09 Ｈ０５Ｋ 3/20 Ｚ 3/46 Ｔ 3/12 ６１０ Ｓ 3/20 Ｃ 3/46 Ｃ０４Ｂ 41/88 Ｑ Ｈ０１Ｌ 23/12 Ｑ 23/14 Ｃ // Ｃ０４Ｂ 41/88 Ｃ０４Ｂ 35/58 １０４Ｕ (56)参考文献 特開 昭63−70546（ＪＰ，Ａ) 特開 昭63−69786（ＪＰ，Ａ) 特開 昭63−53995（ＪＰ，Ａ) 特開 昭63−27094（ＪＰ，Ａ) 特開 昭62−211985（ＪＰ，Ａ) 特開 昭57−206088（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H05K 3/46 H05K 1/03 H05K 1/09 H05K 3/10 - 3/24,3/38 H05K 3/00 H01L 23/12 H01L 23/14 C04B 35/56 - 35/58 C04B 41/80 - 41/91

Claims (13)

    (57)【特許請求の範囲】
  1. 【請求項１】窒化アルミニウムセラミックを絶縁基材と
    して導体回路が形成された窒化アルミニウム回路基板に
    おいて、 前記導体回路のうち絶縁基材の内部に設けた内部導体回
    路が、窒化アルミニウムセラミックの焼成温度より融点
    の低い金、銀、銅のうちの一種以上を配線材料として、
    窒化アルミニウムセラミックの焼成と同時焼成により形
    成されていることを特徴とする窒化アルミニウム回路基
    板。
  2. 【請求項２】前記導体回路のうち、絶縁基材の表面に露
    出する外部導体回路が、タングステンと金または銅との
    混合物を配線材料として形成されていることを特徴とす
    る請求項１記載の窒化アルミニウム回路基板。
  3. 【請求項３】窒化アルミニウムを原料粉末としてグリー
    ンシートを形成し、 このグリーンシートのうちの第１のグリーンシートに
    金、銀、銅のうちの一種以上を配線材料として内部導体
    回路となる配線パターンを設け、 該第１のグリーンシートに設けた内部導体回路となる配
    線パターンを覆って第２のグリーンシートを積層するこ
    とにより、内部導体回路となる配線パターンを内部に設
    けた積層体を形成し、 該積層体を前記配線材料の融点以上の温度で焼成して内
    部導体回路を有する焼結体を形成することを特徴とする
    窒化アルミニウム回路基板の製造方法。
  4. 【請求項４】前記焼結体の表面を研削及び／又は研磨し
    て、前記内部導体回路の一部を露出することを特徴とす
    る請求項３記載の窒化アルミニウム回路基板の製造方
    法。
  5. 【請求項５】前記積層体の表面に露出するグリーンシー
    トの部位に、タングステンと金または銅との混合物を配
    線材料として外部導体回路となる配線パターンを設けて
    焼成することを特徴とする請求項３または４記載の窒化
    アルミニウム回路基板の製造方法。
  6. 【請求項６】前記積層体を、非酸化性雰囲気中におい
    て、20℃/min以上の昇温速度で焼成することを特徴とす
    る請求項３、４または５記載の窒化アルミニウム回路基
    板の製造方法。
  7. 【請求項７】配線材料として金または銅を用いた際の、
    前記積層体の焼成温度が1600℃以上1950℃以下であるこ
    とを特徴とする請求項３、４、５または６記載の窒化ア
    ルミニウム回路基板の製造方法。
  8. 【請求項８】配線材料として銀を用いた際の、前記積層
    体の焼成温度が1600℃以上1700℃以下であることを特徴
    とする請求項３、４、５または６記載の窒化アルミニウ
    ム回路基板の製造方法。
  9. 【請求項９】焼成時における非酸化性雰囲気圧が大気圧
    以上であることを特徴とする請求項３、４、５、６、７
    または８記載の窒化アルミニウム回路基板の製造方法。
  10. 【請求項１０】窒化アルミニウムの原料粉末の平均粒径
    が２μｍ以下であることを特徴とする請求項３、４、
    ５、６、７、８または９記載の窒化アルミニウム回路基
    板の製造方法。
  11. 【請求項１１】窒化アルミニウムの原料粉末に、焼結助
    剤としてIIa族化合物あるいはIIIa族化合物の少なくと
    も一種を、総計で３重量％以内の割合で添加することを
    特徴とする請求項３、４、５、６、７、８、９または10
    記載の窒化アルミニウム回路基板の製造方法。
  12. 【請求項１２】前記配線材料がペースト状に作製された
    ことを特徴とする請求項３、４、５、６、７、８、９、
    10または11記載の窒化アルミニウム回路基板の製造方
    法。
  13. 【請求項１３】配線材料が金、銅、銀の金属箔をエッチ
    ングまたは打ち抜いて形成されたことを特徴とする請求
    項３、４、５、６、７、８、９、10または11記載の窒化
    アルミニウム回路基板の製造方法。
JP63287137A 1988-11-14 1988-11-14 窒化アルミニウム回路基板及びその製造方法 Expired - Fee Related JP2765885B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP63287137A JP2765885B2 (ja) 1988-11-14 1988-11-14 窒化アルミニウム回路基板及びその製造方法
US07/435,944 US5229213A (en) 1988-11-14 1989-11-13 Aluminum nitride circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63287137A JP2765885B2 (ja) 1988-11-14 1988-11-14 窒化アルミニウム回路基板及びその製造方法

Publications (2)

Publication Number Publication Date
JPH02197189A JPH02197189A (ja) 1990-08-03
JP2765885B2 true JP2765885B2 (ja) 1998-06-18

Family

ID=17713550

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63287137A Expired - Fee Related JP2765885B2 (ja) 1988-11-14 1988-11-14 窒化アルミニウム回路基板及びその製造方法

Country Status (2)

Country Link
US (1) US5229213A (ja)
JP (1) JP2765885B2 (ja)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1993002979A1 (en) * 1991-08-09 1993-02-18 Tdk Corporation Dielectric material for high frequency and resonator made thereof, and manufacture thereof
JP3223199B2 (ja) * 1991-10-25 2001-10-29 ティーディーケイ株式会社 多層セラミック部品の製造方法および多層セラミック部品
JP2808963B2 (ja) * 1992-01-30 1998-10-08 日本電気株式会社 半導体装置
CA2105448A1 (en) * 1992-09-05 1994-03-06 Michio Horiuchi Aluminum nitride circuit board and method of producing same
JP2858073B2 (ja) * 1992-12-28 1999-02-17 ティーディーケイ株式会社 多層セラミック部品
JPH0715101A (ja) * 1993-06-25 1995-01-17 Shinko Electric Ind Co Ltd 酸化物セラミック回路基板及びその製造方法
US5804288A (en) * 1993-12-29 1998-09-08 Kabushiki Kaisha Toshiba Aluminum nitride wiring substrate
JPH07245482A (ja) * 1994-03-03 1995-09-19 Shinko Electric Ind Co Ltd セラミック回路基板及びその製造方法
US5569958A (en) * 1994-05-26 1996-10-29 Cts Corporation Electrically conductive, hermetic vias and their use in high temperature chip packages
JP3483012B2 (ja) * 1994-07-01 2004-01-06 新光電気工業株式会社 セラミック基板製造用焼結体、セラミック基板およびその製造方法
US5552232A (en) * 1994-12-21 1996-09-03 International Business Machines Corporation Aluminum nitride body having graded metallurgy
US5919546A (en) * 1995-06-22 1999-07-06 Shinko Electric Industries Co. Ltd. Porous ceramic impregnated wiring body
JPH09260543A (ja) * 1996-03-22 1997-10-03 Toshiba Corp 窒化アルミニウム配線基板およびその製造方法
US5909058A (en) * 1996-09-25 1999-06-01 Kabushiki Kaisha Toshiba Semiconductor package and semiconductor mounting part
JP3537648B2 (ja) * 1997-10-28 2004-06-14 京セラ株式会社 窒化アルミニウム質配線基板及びその製造方法
CA2252113A1 (en) * 1997-10-29 1999-04-29 Yoshihiko Numata Substrate and process for producing the same
US6270601B1 (en) * 1998-11-02 2001-08-07 Coorstek, Inc. Method for producing filled vias in electronic components
JP3771099B2 (ja) 1999-01-27 2006-04-26 松下電器産業株式会社 グリーンシート及びその製造方法、多層配線基板の製造方法、両面配線基板の製造方法
US20020076910A1 (en) * 1999-12-15 2002-06-20 Pace Benedict G. High density electronic interconnection
JP2006319280A (ja) * 2005-05-16 2006-11-24 Fujifilm Holdings Corp 配線板及びその製造方法
WO2009002355A1 (en) * 2007-06-25 2008-12-31 Second Sight Medical Products, Inc. Method for providing hermetic electrical feedthrough
EP2715788A1 (en) * 2011-06-01 2014-04-09 E. I. Du Pont de Nemours and Company Low temperature co-fired ceramic structure for high frequency applications and process for making same
CN103688404B (zh) * 2011-07-20 2016-06-08 株式会社村田制作所 全固体电池及其制造方法
JP6912209B2 (ja) 2017-01-25 2021-08-04 京セラ株式会社 セラミック配線基板および電子装置
DE102018118016A1 (de) * 2018-07-25 2020-01-30 Tdk Electronics Ag Substrat

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57206088A (en) * 1981-06-12 1982-12-17 Ngk Spark Plug Co Ceramic metallized ink
JPS5826680A (ja) * 1981-08-07 1983-02-17 Mazda Motor Corp 貨物自動車の荷箱
JPS60178687A (ja) * 1984-02-27 1985-09-12 株式会社東芝 高熱伝導性回路基板
JPS60178688A (ja) * 1984-02-27 1985-09-12 株式会社東芝 高熱伝導性回路基板
US4877760A (en) * 1985-05-22 1989-10-31 Ngk Spark Plug Co., Ltd. Aluminum nitride sintered body with high thermal conductivity and process for producing same
DE3627317A1 (de) * 1985-08-13 1987-02-19 Tokuyama Soda Kk Sinterbare aluminiumnitridzusammensetzung, sinterkoerper aus dieser zusammensetzung und verfahren zu seiner herstellung
EP0235682B2 (en) * 1986-02-20 1997-11-12 Kabushiki Kaisha Toshiba Aluminium nitride sintered body having conductive metallized layer
JPH0770798B2 (ja) * 1986-03-13 1995-07-31 株式会社東芝 高熱伝導性回路基板
JPS6327094A (ja) * 1986-07-18 1988-02-04 富士通株式会社 光通信用セラミツク基板の製造方法
JPS63146483A (ja) * 1986-07-30 1988-06-18 株式会社東芝 高熱伝導性回路基板
JPH0614593B2 (ja) * 1986-08-22 1994-02-23 株式会社東芝 セラミックス多層配線基板の製造方法
JPS6369786A (ja) * 1986-09-09 1988-03-29 電気化学工業株式会社 メタライズ層をもつた窒化アルミニウム基板の製法
JPH0772528B2 (ja) * 1986-09-12 1995-08-02 株式会社東芝 イグナイター
US4906511A (en) * 1987-02-12 1990-03-06 Kabushiki Kaisha Toshiba Aluminum nitride circuit board
JPS6417093A (en) * 1987-07-10 1989-01-20 Shaken Kk Deformation of character image
EP0301529B1 (en) * 1987-07-29 1992-05-13 MITSUI TOATSU CHEMICALS, Inc. Method for preparing aluminum nitride and its sinter
JPS6455686A (en) * 1987-08-26 1989-03-02 Matsushita Electric Ind Co Ltd Card device
JPS6455685A (en) * 1987-08-26 1989-03-02 Matsushita Electric Ind Co Ltd Terminal equipment for ic card
JPH02176838A (ja) * 1988-12-27 1990-07-10 Nec Corp レコード管理方式

Also Published As

Publication number Publication date
JPH02197189A (ja) 1990-08-03
US5229213A (en) 1993-07-20

Similar Documents

Publication Publication Date Title
JP2765885B2 (ja) 窒化アルミニウム回路基板及びその製造方法
US4861646A (en) Co-fired metal-ceramic package
US5176309A (en) Method of manufacturing circuit board
US6346317B1 (en) Electronic components incorporating ceramic-metal composites
JP5665657B2 (ja) 低温焼成セラミック焼結体およびその製造方法、並びに配線基板
JPH0715101A (ja) 酸化物セラミック回路基板及びその製造方法
EP0220508A2 (en) A multi-layer circuit board having a large heat dissipation
JP2002167270A (ja) 低温焼成磁器およびその製造方法
CN110730574A (zh) 双面电路非氧化物系陶瓷基板及其制造方法
JP5057620B2 (ja) 低温焼成セラミック焼結体、並びに配線基板
JPS5927120B2 (ja) 基板
JP2000188453A (ja) 配線基板およびその製造方法
JP5057607B2 (ja) ガラスセラミックスおよびその製造方法並びにそれを用いた配線基板
US6143421A (en) Electronic components incorporating ceramic-metal composites
KR0178076B1 (ko) 세라믹 회로기판 및 그 제조방법
KR100261793B1 (ko) 고강도 고신뢰성 회로기판 및 그 제조방법
JP4535576B2 (ja) 多層配線基板の製造方法
JP2006173456A (ja) 難焼結性拘束用グリーンシート及び多層セラミック基板の製造方法
JP2002290043A (ja) セラミック配線基板の製造方法
JPH09260543A (ja) 窒化アルミニウム配線基板およびその製造方法
JP2003073162A (ja) ガラスセラミックスおよびそれを用いた配線基板
JP2004083373A (ja) 高熱膨張磁器組成物、高熱膨張磁器およびその製造方法、並びに多層配線基板およびその実装構造
JPH0544840B2 (ja)
JPH09260544A (ja) セラミック回路基板およびその製造方法
JP3628088B2 (ja) 窒化アルミニウム多層配線基板およびその製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees