JPH02197189A - 窒化アルミニウム回路基板及びその製造方法 - Google Patents

窒化アルミニウム回路基板及びその製造方法

Info

Publication number
JPH02197189A
JPH02197189A JP63287137A JP28713788A JPH02197189A JP H02197189 A JPH02197189 A JP H02197189A JP 63287137 A JP63287137 A JP 63287137A JP 28713788 A JP28713788 A JP 28713788A JP H02197189 A JPH02197189 A JP H02197189A
Authority
JP
Japan
Prior art keywords
aluminum nitride
circuit board
copper
gold
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63287137A
Other languages
English (en)
Other versions
JP2765885B2 (ja
Inventor
Michio Horiuchi
道夫 堀内
Yoichi Harayama
洋一 原山
Yukiharu Takeuchi
之治 竹内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP63287137A priority Critical patent/JP2765885B2/ja
Priority to US07/435,944 priority patent/US5229213A/en
Publication of JPH02197189A publication Critical patent/JPH02197189A/ja
Application granted granted Critical
Publication of JP2765885B2 publication Critical patent/JP2765885B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4867—Applying pastes or inks, e.g. screen printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S428/00—Stock material or miscellaneous articles
    • Y10S428/901—Printed circuit
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/31678—Of metal

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Ceramic Products (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は半導体素子実装等に用いられる窒化アルミニウ
ム回路基板およびその製造方法に関する。
（従来の技術） 近年、半導体デバイスの高速化、高集積化等に伴い、回
路基板、半導体パッケージに対してもこれらの要求に応
えることのできる特性が要求されている。
例えば、論理回路素子からは大熱量が発生するが、この
熱を処理するために高い熱伝導性が要求され、また大型
化する素子の熱的ストレスを小さくするために、熱膨張
係数が素子の熱膨張係数に近いことが要求される。また
１高速化に対応して、配線長を短くすること、配線材料
として電気抵抗の小さいものを用いること、配線部分周
辺の絶縁材料としてなるべく誘電率の低いものを用いる
こと等が求められる。
ところで、回路基板あるいはパッケージ材料として用い
られるセラミック材料のうちで、従来もっとも一般的に
用いられているものはアルミナセラミックであるが、こ
のアルミナセラミックは、熱伝導率が２０Ｗ／ｍに以下
と低く、熱膨張係数が約７ｘｌＯ−’／”Ｃであってシ
リコンの約２倍であり、また、′？Ａ電率が９以上と大
きく、さらに焼結温度が高温であるため同時焼成で使用
できる配線材料はタングステンあるいはモリブデンとい
った高融点金属であり、これらはいずれも大きな電気抵
抗を有するなどの問題から、半導体デバイスの高速化。
高集積化に対して十分な特性を有するとはいい難い。
そこで、アルミナセラミックにかわって、良好な特性を
有するものとして、窒化アルミニウムセラミック、炭化
ケイ素セラミック５ムライ１〜セラミツク、低温焼成セ
ラミック等が開発され実用に供せられている。
これらのセラミック材料のうち、炭化ケイ素セラミック
は熱膨張係数が：ｌ　７Ｘ　１０”’／”Ｃとシリコン
の値に近く、また熱伝導率も高いという利点がある。と
くに、ベリリアを助剤に用いたものでは熱伝導率が２７
０Ｗ／ｍＫ程度もある。しかし、炭化ケイ素セラミック
は多層配ＭＯＷ造を形成することが建しく、また誘電率
が約４０で著しく高いという難点がある。
また、ムライ１−セラミックは熱膨張係数が４．５Ｘ　
１０−’／’Ｃでシリコンの値に近く、誘電率が７．３
で小さいという利点はあるものの、機械的強度がやや低
いこと、アルミナセラミックと同様に配線材料としてタ
ングステンあるいはモリブデン等の高電気抵抗材料を使
わざるを得ないこと、熱伝導率はアルミナセラミックよ
りも劣る等の足点がある。
また、低温焼成セラミックは、熱膨張係数、誘電率の点
ではアルミナセラミックよりも優れ、さらに、配線材料
として金、銀、銅等の電気抵抗の小さな材料が使えると
いう利点はあるものの、機械的強度に劣ること、最高使
用温度が低いこと、熱伝導率が上記材料中で最低である
ことという１点がある。
（発明が解決しようとする′＄Ａ題） 」二記各セラミック材料はそれぞれ長所および短所をも
っているが、これら材料と窒化アルミニウムセラミック
を比較すると、窒化アルミニウムセラミックは熱膨張係
数が４．５Ｘ　１０−’／”Ｃ５熱伝導率が１７０〜２
５０Ｗ／ｍＫで、誘電率はアルミナよりも小さく、また
機械的強度も高く、セラミック材料中では特性的にみて
もっともバランスがとれた材料ということができる。
しかしながら、窒化アルミニウムはその焼成温度が１７
００℃以」−と高いため、同時焼成配線材料としては高
融点金属を使わざるを得ないという問題点がある。すな
わち、配線材料として用いられるタングステンの融点は
３３８２℃であるが、これにくらべて、金の融点は１０
６３℃、銅の融点は１０８３℃、銀の融点は！３６０．
５℃であって、タングステンにくらべてはるかに低融点
である。そして、金、銅。
銀は窒化アルミニウムの通常の焼成温度で溶融して揮散
してしまうため、窒化アルミニウムとの同時焼成用の配
線材料としては用いられていない。
配線材料の電気抵抗は信号伝達速度の遅延とパワー損失
に影響を与える。高周波信号が配線を伝達する際のＡＭ
号の遅延時間は絶縁材料の誘電率が大きいほど長くなる
。また、０Ｎ−ＯＦＦ信号を伝える矩形波では配線周囲
に蓄えられる静電容−歌と、配線材料自体の電気抵抗に
よって伝達される波形がなまる。　０Ｎ−ＯＦＦ信号は
矩形波のある一定の電位（閾電位）への到達時間によっ
て信号の０Ｎ−ＯＦＩ”が識別されるから、波形がなま
ると閾電位まで到達する時間が遅れ信号伝達速度が遅延
する。したがって、伝達波形がなまることを抑えるため
には、配線周囲のＤ世容量、いいかえ九ば配線周囲の誘
電率を低くすること、及び、配線材料の電気抵抗値を小
さくすることが必要となる。論理回路などでは、高速で
多数回の演算処理を行うから、配線各部での信号の遅延
は重要な問題である。
従来の窒化アルミニウムセラミックを用いた回路基板あ
るいはパッケージは、基板自体が優れた特性を有するに
もがかわらず、配線材料の電気抵抗が大きいことがらデ
バイスの高速化については、従来のアルミナセラミック
環のパッケージ等とくらべてほとんど改善できないとい
う問題点があった。
そこで、本発明は」二記問題点を解消すべくなされたも
のであり、その特徴とするところは、導体回路を形成す
る配線材料として、金、銅、銀という電気抵抗の小さい
材料を用いることができ、デバイスの高速化にも十分対
応することのできる窒化アルミニウム回路基板およびそ
の製造方法を提供しようとするものである。
（発明の概要） 本発明に係る窒化アルミニウム回路基板は、ノ、（板材
料として窒化アルミニウムセラミックを用い、内部配線
材料として、従来用いられているタングステンあるいは
モリブデンにくらべてはるかに電気抵抗の小さい金、銅
、銀を使用したことを特徴とする。
前述したように、窒化アルミニウムと同時焼成で用いら
れる配線材料として、従来はタングステン、モリブデン
等の高融点全屈材料が用いられてきたが、本発明者らは
、窒化アルミニラ１１が溶融金属にたいして化学的に安
定であり、濡れ性が非常に悪い点、及び、窒化アルミニ
ウムは緻密化速度が他のセラミック材料にくらべてきわ
めて速いという焼結挙動と、焼結が不活性ガス雰囲気中
で行われ、一般的な焼結温度域においては金、銅、銀の
蒸気分圧がそれほど高くならない等の点に着［１し、同
時焼成によって窒化アルミニウムセラミック中に金、銅
、銀を配線材料として導体回路を形成することができた
。
窒化アルミニウムセラミックと金、銅、銀を同時焼成す
る際には、金、銅、銀がいずれも１１００℃以下で溶融
して液化し、一方、窒化アルミニウムの緻密化は１３０
０℃以」二から始まることから以下のような問題がある
。
■　溶融して液化した金属の蒸発。
■　キャピラリ効果による窒化アルミニウム粒子間への
液体金属の浸透］―昇。
■　溶融金属の比重が大きいことによる重力方向への浸
透降下。
■　溶融金属と窒化アルミニラ１１または助剤成分との
化学反応。
■　金属と窒化アルミニウムとの全プロセス中での体積
変化の差。
■　金属と窒化アルミニウムセラミックとの熱膨張係数
の差。
■　窒化アルミニウムまたは助剤成分の溶融金属中への
溶解。
上記のうち、■のキャピラリー効果による溶融金属の窒
化アルミニウム中への浸透は窒化アルミニウムが非常に
濡れにくい性質を有することからほとんど生じないと考
えられる。また、■の金属と窒化アルミニウムセラミッ
クとの間での熱膨張係数の差は、金属が凝固してからの
問題であり、窒化アルミニウムの熱膨張係数＜４．５Ｘ
　１０−’／　℃）に比べて、金属の熱膨張係数はかな
り大きいが（金：　ｌ／１．４Ｘ　１０−’／℃、銅：
　２０．　ＯＸ　１．Ｑ−’／”Ｃ１銀：１９、２Ｘ　
１０−’／℃）　、これは低温焼成セラミックで配線材
料として金、銅、銀を用いる場合と同様であり、金属が
延性に富むことから断線や反りは起こらないと考えられ
る。
■の溶融金属の蒸発についてみると、溶融金属の蒸発は
今回問題としている系では非平衡的に進むが、平衡蒸気
圧でみても例えば１８００℃の値で金はｔａ＋ａｌ１５
未満、銅は５＋ｍｍ１１ｇ程度でそれほど人きくなく、
また銀の場合でも６０ｍｍ１ｌεでやや高めではあるが
、いずれの場合も雰囲気圧が大気圧と等しくても焼成中
にこれらの金属が速やかに失われていくような心配はさ
ほどない。
■、■の溶融金属と助剤成分との化学的な反応性および
溶融金属の溶解性については、少なくとも緻密化後の窒
化アルミニラ１５セラミツクのｌ０００℃付近において
は無反応であり、不溶とされているが、これ以−にの温
度で窒化アルミニウムが緻密化していない状態における
知見は報告されていない。
本発明者らは、上記問題点に鑑み、種々条件下において
、窒化アルミニウムグリーンシートと金、銅、銀の金属
ベース１−または金属箔を用い、同時焼成についての実
験を行い、以下のような知見を得た。
まず、導体回路形成用として用いる金属材料としては、
なるべく高純度の材料を用いることが望ましい、金属材
料が不純物を多く含むと、融点降下の原因となり、窒化
アルミニウムの緻密化が始まる温度との差が大きくなる
ことと、緻密化がはじまる前の窒化アルミニウム粉末と
の濡れ性を変え、溶融金属を蛾化アルミニウム中に浸透
させやすくするからである。金ｍペース１〜を用いる場
合は、フリッ１−ボンドやケミカルボンド用の金ス・九
ペーストが市販されているが、これらの使用は好ましく
ない。
窒化アルミニウム粉末は、緻密化速度を速める［１的か
ら、なるべく粒径の小さいものが好ましく、少なくとも
２μｍ以下の粒径である必要がある。
また、溶融金属との相互作用を小さくするため、なるべ
く高純度のものが望ましい。このような条件を満たす粉
末に有機バインダー、可塑剤、有機溶剤等を加えてスラ
リーとするが、緻密化速度を速め、かつ緻密化の開始温
度を下げる目的で焼結助剤を加える。
焼結助剤としてはＩＩ　ａ族化合物またはｌａ族化合物
、もしくはこれらを混合して添加するが、焼結助剤の添
加量は必要最小限にする必要がある。
焼成温度が１７００℃以上の場合には、ＩＩ　ａ族化合
物のうち、とくにカルシウム化合物を単独で加えるのが
よく、その添加量も１重、！ｔ％以下であることが望ま
しい。
こうして得られたスラリーをドクターブレード法によっ
てグリーンシー）〜とする。グリーンシートの密度はな
るべく高密度にする。これは、配線材料である金属が溶
融した時点で、金属を取り囲む窒化アルミニウム粉末が
より密に充填されているようにすることで、溶融金属の
窒化アルミニウム中での移動を防ぎ、かつ、緻密化速度
を速めるためである。グリーンシートの密度を高めるに
は、バインダーおよび可塑剤の量を成形に必要な最小限
度にして無機成分そのものの充填密度を−にげること、
スラリー中での無機粉末の分散性を高めること、成形速
度や乾燥条件を調節することによって行う、グリーンシ
ートを積層して用いる場合も積層体の密度を高くする必
要があり、熱圧着法により、５０℃以上の温度、１００
Ｋｇ／ｃｍ＞以」二の圧力によって積層するのが望まし
い。
グリーンシートに配線パターンを設ける際は、エツチン
グ処理を施して配線パターンに形成した金属箔を配する
か、または金属ペーストをスクリーン印刷して配線パタ
ーンを形成する。また、基板等にビアを設ける際は、グ
リーンシートに設けたスルーホールに金属ペース］・を
充填し、グリーンシートを積層する。
ビアを形成したグリーンシートでは、基板表面に金属部
分が露出するので、さらに表面にグリーンシートを積層
してビア部分が基板面から露出しないようにする。なお
、グリーンシート上に形成する配線パターンのうちで、
ボンディング部のように外部に露出する外部配線部分に
は、タングステンあるいはタングステンと金あるいは銅
を混合したペーストを用いるとよい。
グリーンシートに添加したバインダー成分の除去は、配
線材料として銅を用いた場合には非酸化性雰囲気中で行
わなければならないが、金または銀を用いた場合、少な
くとも還元窒化法で得た窒化アルミニウム粉末を用いた
場合には、人気中において最高温度５００℃で脱バイン
ダーを行ってもさしつかえなかった。
グリーンシートを焼成するにあたっては、　Ｉ気圧以上
の非酸化性雰囲気、一般には窒素ガス雰囲気中で、好ま
しくは窒化ホウ素を主成分とするセッターを用いて行う
が、昇温速度は、少なくとも１）００℃以上の温度領域
においては、２０℃／ｍｉｎとする必要がある。これ以
下の昇温速度の場合は良好な結果が得られない。
また、最適な焼成最高温度は用いる配線材料によって異
なり、金および銅の場合は約１８００℃が適当である。
銀の場合は約１６００℃が適当で、これ以ドの温度では
緻密化が不十分となり、１７００℃以」二の場合は焼結
体に多数のフクレが生じ、相当量の銀が失われてしまう
ので適当ではない、ノに板の外部配線部分に」−記のタ
ングステンあるいはタングステンと金または銅を混合し
たペーストを用いたものは、」−記焼成温度条件下で良
好な結果が得られた。なお、基板の露出部分に金、銅あ
るいは銀の各金属を単独で用いた場合は、上記焼成条件
下でも、金、銅については大小多数の球状に金属が分離
して付着した状態となり、銀についてはその殆どが失わ
れてしまった。
以上のようにして得た焼結体を割断し、内部導体をＮ１
ｒ４したところ１問題となる窒化アルミニウムセラミッ
ク中への金属の侵入はなく、また、従来のタングステン
ペース１−を配線材料として用いた例とくらべて介在物
のない均一な金属組織が認められた。
ところで、配線材料として用いた金属のうち。
金については、溶融時にセラミック中の成分、とくに焼
結助剤が金に混入する量が多く、そのため焼結後の導体
回路部分は全本来の黄金色が失われ白銀色を呈した。金
に焼結助剤が混入することは焼成時での最高保持温度を
変えても同様にみられた。また、焼結切創成分がＩＩ　
ｎ族酸化物でもＩｌｌ　ｎ族酸化物でも同様に生じた。
焼結助剤が金に混入する結果、導体回路部分の電気抵抗
値は純粋な金にくらべて大きくなる。したがって、焼結
助剤の種類の選定が重要となる０例えば、イツトリウム
化合物よりもカルシウム化合物のほうが電気特性が優れ
る。いずれの場合も従来のタングステン、モリブデンか
らなる導体回路の電気抵抗値よりははるかに小さくなる
。
これに対し、配線材料として銅を用いた場合は、このよ
うな焼結助剤成分の混入はほとんどなく。
内部導体は銅本来の色相を呈し、良好な電気特性を有す
る。
以上のような焼成時の挙動、得られるセラミックおよび
導体回路の特性、価格等の点からみて。
上記金、銅、銀のうちで銅がもつとも好適に用いられる
。なお、外部配線材料としては、配線の接着強度が大き
いことからタングステンと金との混合物のほうがタング
ステンと銅の混合物よりも適している。
焼成工程中においては、上記のような焼結助剤成分が金
属中へ混入する等の種々の過程が生じるが、以１；に配
線材料として金を用いた場合について考えられる１８０
０℃までの温度変化に沿っての挙動を示す。
０８９８℃〜　・炭酸カルシウムの分解、ＣａＯの生成
、成形体外へのＣＯ２の揮散 ０−１０００℃　・残留カーボンの揮散Ｑ１０６：ＩＩ
℃〜　・金の溶融 Ｏ約り３００℃〜・アルミン酸カルシウムの生成０〜１
８００℃　・Ｃａ、＾ｌ、特にＣａの金への混入・全蒸
発の漸次的増大 ・窒化アルミニラｔ１の緻密化 ・Ｃａ、八１、八〇、０等のセラミック外への揮散 ・セラミックとくに溶融金周辺のセ ラミックの緻密化にともない、金 の移シＪが制限される。
・窒化アルミニウムの粒生長 ・セラミックの焼成収縮にともない、 溶融金に加おる圧力が増加 ０１８００℃（保持）・焼成収縮飽和化、窒化アルミニ
ウムの粒生長および粒界相酸 分のセラミック外の揮散 ０〜約１０６３℃・降温にともなうセラミックの体積収
縮 以下１本発明の具体的な実施例について説明する。
（実施例１） 平均粒径約１μｍの還元窒化法による窒化アルミニウム
粉末に、焼結助剤としてＣａＯ換算で０．５ｉ１１ｆｆ
ｉ％となる量の炭酸力ルシウ１１と、有機バインダー、
可塑剤、有機溶剤を加え、スラリーとしドクターブレー
ド法により厚さ約０．４ｍｍのグリーンシートを作製し
た。
このグリーンシートに１粒径約１〜２μｍの銅粉末を用
いて作製した銅ペーストをスクリーン印刷法によって印
刷し、乾燥させた。
次いで、銅ペーストの印刷面上にさらに別の。
銅ペーストの印刷を施してない窒化アルミニウムのグリ
ーンシートを積層し、温度６０℃、圧力２００Ｋｇ／ｃ
…′で５分間熱圧着した。
これを大気中で脱脂した後、窒素ガス雰囲気中で、昇温
速度３０℃／ｍｉｎ、最高温度１８００℃、保持時間３
時間の条件で焼成した。窒素ガス雰囲気圧は、大気圧、
５にｇ／ｃｍ’　、　９Ｋｇ／ｃｍｔと変えて実験した
。いずれの窒素ガス雰囲気圧の場合も１Ｍ＆密化した透
光性のある白色の焼結体が９！）られた、また。
割断して内部配線部分を１１１ｍしたところ、内部導体
は均一な組織からなっており、銅本来の色相に近い色を
呈した。
（実施例２） 焼結助剤として酸化イツトリウムを３重量％含む以外は
実施例１と同様に形成した窒化アルミニウムのグリーン
シートを用い、窒素ガス雰囲気を大気圧とした以外は実
施例１と同じ条件下で焼成した。
得られた焼結体は、実施例１と同様の外観を有し、内部
導体も均一な組織を有し、銅本来の色相に近い色を呈し
た。
（実施例３） 平均粒径約１μｍの還元窒化法による窒化アルミニウム
粉末に、焼結助剤として（：ａＯ換算で１．０重−１％
となる量の炭酸カルシウムと、１．０重Ｊ辻％となる量
の酸化イソ１ヘリウムを加え、実施例１と同様な手順で
作製した窒化アルミニウムグリーンシートを用い、実施
例１で使用したと同じ銅ベーストを用いてスクリーン印
刷した後、焼成最高温度を１７００℃として、実施例１
と同じ条件で焼成した。
得られた焼結体は、実施例１と同様の外観を有し、内部
導体も均一に形成された。
（実施例４） 焼結助剤としてＣａＯ換算で１．０重量％となる量の炭
酸カルシウムを含む以外は実施例１で用いたと同様の窒
化アルミニラ１１のグリーンシートにスルーホールを形
成し、スルーホールに実施例１で用いたと同じ銅ペース
トを充填した。同様にして銅ベース］−をスルーホール
に充填したグリーンシートを４枚積層し、さらに積層体
の最上面および最下面に、銅ペーストの印刷してないグ
リーンシー！・を重ねて熱圧着した。
この積層体を実施例２と同じ条件で焼成した。
得られた焼結体を、面に水平な方向と垂直な方向に研磨
してビア導体を露出させて観察した結果、実施例１〜３
と同様に均一な組織をもつ内部ビア導体が確認できた。
（実施例５） エツチング処理によって３００μｍ幅の配線パターンを
形成した厚さ０．０３５ｍｍの純度９９．８％以上の銅
箔を、焼結助剤としてＣａＯ換算で１．０重量％となる
量の炭酸力ルシウ１１を含む以外は実施例１で用いたと
同様の窒化アルミニラ１１のグリーンシートで挟み、熱
圧着法によって一体に積層した後、実施例２と同じ条件
下で焼成した。
得られた焼結体を断面研磨して導体配線を観察したとこ
ろ、良好な内部導体が形成されていることが確認された
。
（実施例６） 焼結助剤としてＣａＯ換算で１．０重量％となる琶の炭
酸カルシウムを含む実施例１で用いたと同様の窒化アル
ミニウムのグリーンシートに対して、実施例１で用いた
と同じ銅ベース１−と１粒径ｌ〜２μ階の銅粉および中
間粒径１．１μｍのタングステン粉末を、銅：タングス
テン＝２０：８０の割合で混合した混合ペーストを用い
て、内部導体配線および外部導体配線を形成した。ここ
で、前記銅ペーストは基板の外部に露出しない平面パタ
ーン配線部分とビア部分に用い、混合ペーストは、基板
の外部に露出する外部配線部分に使用した。
こうして形成した積層体を熱圧着し、脱脂した後、窒素
ガス雰囲気を大気圧とし、実施例１と同様な条件で焼成
した。
焼結体の外部配線部はフクレもなく均一な金属組織とし
て形成され、銅ペーストを使用したビアおよび平面パタ
ーン部分も均一な組織として形成された。この実施例の
積層体の場合は、焼結体を平面研磨することにより、ビ
ア端面を露出させることができる。
（実施例７） 実施例１で用いたと同様の窒化アルミニウムのグリーン
シートに、無機成分が金のみから成る金ベース！〜をス
クリーン印刷し、乾燥させた後、印刷面が内側になるよ
うに、その上にさらに金ベース！・の印刷してないグリ
ーンシートを積層し、熱圧着した後、実施例１と同様の
条件で焼成した。
得られた焼結体は透光性をもつ白色を呈し、外部からも
内部配線パターンが＆Ｊｌ　ｍされた。焼結体を割断し
たところ、内部導体は介在物のない均一な銀白色の金属
組織をもつことが確認された。
セラミックとこの金属界面をＸ線マイクロアナライザー
で分析した結果、金属部分にはカルシウムの他、アルミ
ニウム、窒素、酸素がごく微量検出されたが、金属部分
に含まれるカルシウム量は焼結体のセラミック中に含ま
れるカルシウム量よりも高濃度であり、特に選択的に金
属中に溶は込んでいくものと思われた。
（実施例８） 焼結助剤として３重量％の酸化イソ１−リウムが含まれ
る他は実施例１と同様の窒化アルミニラ１１のグリーン
シートに対して、金ペース１〜を用いて実施例７と同じ
条件で焼成を行った。
得られた焼結体は、実施例７と同様の外観を呈し、内部
導体は実施例７と同様に焼結助剤の混入によって銀白色
を呈した。
（実施例９） 実施例１で用いた窒化アルミニウムのグリーンシートと
金ペーストを用いて積層体を形成し、大気圧の窒素ガス
中で、昇温速度３０℃／ｍｉｎ、最高温度１７００℃、
保持時間３時間で焼成した。
得られた焼結体の外観および内部導体は、実施例７と同
様であった。
（実施例１０） 実施例６で用いたと同様の窒化アルミニウムのグリーン
シートを用い、実施例１で用いたと同じ銅ペーストと、
平均粒径１．１μｍのタングステン粉末を金：タングス
テン＝４０：６０の割合で混合した混合ベース１へを用
いて、内部導体配線および外部導体配線を形成した。
前記銅ベース１〜は基板の外部に露出しない平面パター
ン配線部分とビア配線部分に用い、混合ベース１−は、
　Ｊ＆板の外部に露出する外部導体配線部分に使用した
。
こうして形成した積層体を熱圧若し、脱脂した後、窒素
ガス雰囲気を大気圧とし、実施例１と同様な条件で焼成
した。
焼結体の外部導体配線部はフクレもなく均一で銀色の金
属光沢のある金属組織が得られた。また。
銅ペーストを使用したビアおよび平面パターン部分も均
一な組織が形成された。実施例６と本実施例とを比較す
ると、外部導体配線部の接着強度が本実施例の金−タン
グステン混合ペーストを用いたものの方が良好であった
。
（実施例１１） 金属ペーストとして、無機成分が銀のみからなるペース
トを用いた他は実施例１に示す材料および条件で焼成を
行った。
得られた焼結体は、内部導体がある部分を中心にフクレ
が生じ、焼結体の割断面を観察したところ、内部導体部
分が均一な組織を形成せず、かなりの銀が失われていた
。
（実施例１２） 最高温度を１７００℃、昇温速度を３５℃／ｍｉｎ、窒
素ガス雰囲気圧を９Ｋｇ／ｃｍｔとした以外は実施例１
１と同一の条件で焼成を行った。
１１）られた焼結体の内部導体には多数のボイドがＭｌ
察された。
（実施例１３） 最高温度１６００℃、焼結助剤としてＣａＯ換算で１．
０重量％となる量の炭酸カルシウムと、ｌ、０重量％と
なる量の酸化イツトリウムを加えた以外は実施例１１と
同一の条件で焼成を行った。
得られた焼結体の内部導体にはほとんどボイドがなかっ
た。
以上、金、銅、銀を配線材料に用いた窒化アルミニウム
回路基板について説明したが、第１図〜第３図に、この
窒化アルミニウム回路基板の例としてパッケージを摺成
する具体例を示す。
第１図で、１０は窒化アルミニウムから成るパッケージ
本体、１２．１４は銅から成る内部配線パターンで１２
は平面パターン部、１４はビア部である。１６は金とタ
ングステンの混合ベースｊ・から形成した外部配線部で
、インナーリード部である。この外部配線部１６は平面
パターン部１２に接続して導体回路を形成するが、平面
パターン部１２との接続部分は若干積層体内にはいるよ
うに設ける。これは、金−タングステンの混合ペースト
によって、焼成時に溶融する銅を外部に揮散させないよ
うに封するためである。１８はパッケージ本体１０に接
合されるシリコン素子、２０はボンディングワイヤ、２
２は外部リードピンである。第２図は第１図で円Ａ部分
を拡大して示すもので、焼成後外部リードピンを取り付
ける前の状態を示す、窒化アルミニラ１１から成るパッ
ケージ本体１０の上面には、導体配線部を外部に露出さ
せないようにするため、窒化アルミニウム層２４で覆っ
て焼成するので、外部リードビン２２を取り付ける前に
は表面を研削して導体配線部が露出するようにする。
第７３図は窒化アルミニウム回路基板から成る他の例を
示すもので、２６は銅から成る内部配線部である。この
例では、基板の上下面をあらかじめ窒化アルミニウム層
で覆って焼成し、窒化アルミニウムの表面層（破線は研
削前の基板表面を示す）を研削して内部配線部２６を回
路基板の表面に露出させる。２８は研削後に基板表面に
設けた蒸着法等による薄膜導体パターンである。なお、
簿膜導体パターンの他、基板上に銅箔を接合しエツチン
グを施したり、印刷したりする方法によって導体パター
ンを形成することも可能である。
上記各実施例においては配線材料として金、銅、銀を単
独で用いているが、このようにそれぞれ単独で用いる他
に、例えばペース１へを作製する際に金、銅、銀のうち
の二種以−にを混合させるようにして混合物として用い
ることもできる。
また、場合によっては、導体回路の一部に金の配線材料
を用い他の部分に銅の配線材料を用いるように、配線材
料として異種の金属材料を用いることもできる。
以し、本発明について好適な実施例を挙げて種々説明し
たが、本発明はこの実施例に限定されるものではなく、
発明の精神を逸脱しない範囲内で多くの改変を施し得る
のはもちろんのことである。
（発明の効果） 本発明によれば、窒化アルミニウムセラミックに金、銅
、銀という電気抵抗の小さい材料から成る導体回路が同
時焼成によって形成できるから、窒化アルミニウムセラ
ミック自体の高熱伝導率、低熱膨張係数といった優れた
特性に加えて、低いパワー損失および高い信号伝播速度
が得られ、７１！子デバイスとして好適に用いることが
できる等の著効を奏する。
【図面の簡単な説明】
第１図は本発明に係る窒化アルミニウｔ１回路基板の一
実施例を示す断面図、第２図は焼成後の第１図円Δ部を
拡大して示す説明図、第３図は窒化アルミニウム回路基
板の他の実施例を示す断面図である。 １０・・・パッケージ本体、　１２・・・平面パターン
部、　　１４・・・ビア部、　　１６・・・外部配線部
、　　１８・・・シリコン素子、２０・・・ボンディン
グワイヤ、　２２・・・外部リードビン、　　２４・・
・窒化アルミニラｌＪＪ、２６・・・内部配線部、　２
８・・・薄膜導体パターン。

Claims (12)

    【特許請求の範囲】
  1. １．窒化アルミニウムセラミックを絶縁基材として導体
    回路が形成された窒化アルミニウム回路基板において、 前記導体回路のうち少なくとも内部導体が 金、銅、銀のうちの一種以上を配線材料として形成され
    たことを特徴とする窒化アルミニウム回路基板。
  2. ２．前記導体回路の少なくとも一部分が、タングステン
    と金あるいは銅との混合物から形成されたことを特徴と
    する請求項１記載の窒化アルミニウム回路基板。
  3. ３．窒化アルミニウムを原料粉末としてグリーンシート
    を作製し、 このグリーンシートに金、銅、銀のうちの 一種以上を配線材料として配線パターンを設け、 該配線パターン上に、配線パターンを覆っ てグリーンシートを積層して焼成することを特徴とする
    窒化アルミニウム回路基板の製造方法。
  4. ４．窒化アルミニウムを原料粉末としてグリーンシート
    を作製し、 このグリーンシートに金、銅、銀のうちの 一種以上を配線材料として配線パターンを設け、 該配線パターンのうち、外部に露出して焼 成される部位に、タングステンと金あるいは銅との混合
    体を用いることを特徴とする窒化アルミニウム回路基板
    の製造方法。
  5. ５．前記窒化アルミニウムのグリーンシートおよび配線
    パターンを、非酸化性雰囲気中において、２０℃／ｍｉ
    ｎ以上の昇温速度で焼成することを特徴とする請求項３
    または４記載の窒化アルミニウム回路基板の製造方法。
  6. ６．配線材料として金または銅を用いた際の、前記窒化
    アルミニウムのグリーンシートおよび配線パターンの焼
    成温度が１６００℃以上１９５０℃以下であることを特
    徴とする請求項３、４、または５記載の窒化アルミニウ
    ム回路基板の製造方法。
  7. ７．配線材料として銀を用いた際の、前記窒化アルミニ
    ウムのグリーンシートおよび配線パターンの焼成温度が
    １６００℃以上１７００℃以下であることを特徴とする
    請求項３、４または５記載の窒化アルミニウム回路基板
    の製造方法。
  8. ８．焼成時における非酸化性雰囲気圧が大気圧以上であ
    ることを特徴とする請求項３、４、５、６または７記載
    の窒化アルミニウム回路基板の製造方法。
  9. ９．窒化アルミニウムの原料粉末の平均粒径が２μｍ以
    下であることを特徴とする請求項３、４、５、６、７ま
    たは８記載の窒化アルミニウム回路基板の製造方法。
  10. １０．窒化アルミニウムの原料粉末に、焼結助剤として
    IIａ族化合物あるいはIIIａ族化合物の少なくとも一種
    を、総計で３重量％以内の割合で添加することを特徴と
    する請求項３、４、５、６、７、８または９記載の窒化
    アルミニウム回路基板の製造方法。
  11. １１．前記配線材料がペースト状に作製されたことを特
    徴とする請求項３、４、５、６、７、８、９または１０
    記載の窒化アルミニウム回路基板の製造方法。
  12. １２．配線材料が金、銅、銀の金属箔をエッチングまた
    は打ち抜いて形成されたことを特徴とする請求項３、４
    、５、６、７、８、９または１０記載の窒化アルミニウ
    ム回路基板の製造方法。
JP63287137A 1988-11-14 1988-11-14 窒化アルミニウム回路基板及びその製造方法 Expired - Fee Related JP2765885B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP63287137A JP2765885B2 (ja) 1988-11-14 1988-11-14 窒化アルミニウム回路基板及びその製造方法
US07/435,944 US5229213A (en) 1988-11-14 1989-11-13 Aluminum nitride circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63287137A JP2765885B2 (ja) 1988-11-14 1988-11-14 窒化アルミニウム回路基板及びその製造方法

Publications (2)

Publication Number Publication Date
JPH02197189A true JPH02197189A (ja) 1990-08-03
JP2765885B2 JP2765885B2 (ja) 1998-06-18

Family

ID=17713550

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63287137A Expired - Fee Related JP2765885B2 (ja) 1988-11-14 1988-11-14 窒化アルミニウム回路基板及びその製造方法

Country Status (2)

Country Link
US (1) US5229213A (ja)
JP (1) JP2765885B2 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05206123A (ja) * 1992-01-30 1993-08-13 Nec Corp 半導体装置
EP0587382A2 (en) * 1992-09-05 1994-03-16 Shinko Electric Industries Co. Ltd. Aluminum nitride circuit board and method of producing it
US5683790A (en) * 1992-12-28 1997-11-04 Tdk Corporation Multilayer ceramic parts
US5785879A (en) * 1991-10-25 1998-07-28 Tdk Corporation Multilayer ceramic parts and method for making
JPH11135900A (ja) * 1997-10-28 1999-05-21 Kyocera Corp 窒化アルミニウム質配線基板及びその製造方法
US10225929B2 (en) 2017-01-25 2019-03-05 Kyocera Corporation Ceramic circuit board and electronic device
JP2021530863A (ja) * 2018-07-25 2021-11-11 テーデーカー エレクトロニクス アーゲー 基板

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69217033T2 (de) * 1991-08-09 1997-08-14 Tdk Corp Dielektrisches material für hochfrequenz und daraus hergestellter resonator und dessen herstellung
JPH0715101A (ja) * 1993-06-25 1995-01-17 Shinko Electric Ind Co Ltd 酸化物セラミック回路基板及びその製造方法
US5804288A (en) * 1993-12-29 1998-09-08 Kabushiki Kaisha Toshiba Aluminum nitride wiring substrate
JPH07245482A (ja) * 1994-03-03 1995-09-19 Shinko Electric Ind Co Ltd セラミック回路基板及びその製造方法
US5569958A (en) * 1994-05-26 1996-10-29 Cts Corporation Electrically conductive, hermetic vias and their use in high temperature chip packages
JP3483012B2 (ja) * 1994-07-01 2004-01-06 新光電気工業株式会社 セラミック基板製造用焼結体、セラミック基板およびその製造方法
US5552232A (en) * 1994-12-21 1996-09-03 International Business Machines Corporation Aluminum nitride body having graded metallurgy
US5919546A (en) * 1995-06-22 1999-07-06 Shinko Electric Industries Co. Ltd. Porous ceramic impregnated wiring body
JPH09260543A (ja) * 1996-03-22 1997-10-03 Toshiba Corp 窒化アルミニウム配線基板およびその製造方法
US5909058A (en) * 1996-09-25 1999-06-01 Kabushiki Kaisha Toshiba Semiconductor package and semiconductor mounting part
CA2252113A1 (en) * 1997-10-29 1999-04-29 Yoshihiko Numata Substrate and process for producing the same
US6270601B1 (en) * 1998-11-02 2001-08-07 Coorstek, Inc. Method for producing filled vias in electronic components
JP3771099B2 (ja) * 1999-01-27 2006-04-26 松下電器産業株式会社 グリーンシート及びその製造方法、多層配線基板の製造方法、両面配線基板の製造方法
US20020076910A1 (en) * 1999-12-15 2002-06-20 Pace Benedict G. High density electronic interconnection
US20080314502A1 (en) * 2007-06-25 2008-12-25 Jerry Ok Method for providing hermetic electrical feedthrough
JP2006319280A (ja) * 2005-05-16 2006-11-24 Fujifilm Holdings Corp 配線板及びその製造方法
EP2715788A1 (en) * 2011-06-01 2014-04-09 E. I. Du Pont de Nemours and Company Low temperature co-fired ceramic structure for high frequency applications and process for making same
WO2013011931A1 (ja) * 2011-07-20 2013-01-24 株式会社 村田製作所 全固体電池およびその製造方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57206088A (en) * 1981-06-12 1982-12-17 Ngk Spark Plug Co Ceramic metallized ink
JPS60178687A (ja) * 1984-02-27 1985-09-12 株式会社東芝 高熱伝導性回路基板
JPS60178688A (ja) * 1984-02-27 1985-09-12 株式会社東芝 高熱伝導性回路基板
JPS62211985A (ja) * 1986-03-13 1987-09-17 株式会社東芝 高熱伝導性回路基板
JPS6327094A (ja) * 1986-07-18 1988-02-04 富士通株式会社 光通信用セラミツク基板の製造方法
JPS6353995A (ja) * 1986-08-22 1988-03-08 株式会社東芝 配線基板の製造方法
JPS6369786A (ja) * 1986-09-09 1988-03-29 電気化学工業株式会社 メタライズ層をもつた窒化アルミニウム基板の製法
JPS6370546A (ja) * 1986-09-12 1988-03-30 Toshiba Corp イグナイタ−用セラミツクス基板
JPS63146483A (ja) * 1986-07-30 1988-06-18 株式会社東芝 高熱伝導性回路基板

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5826680A (ja) * 1981-08-07 1983-02-17 Mazda Motor Corp 貨物自動車の荷箱
US4877760A (en) * 1985-05-22 1989-10-31 Ngk Spark Plug Co., Ltd. Aluminum nitride sintered body with high thermal conductivity and process for producing same
CA1262149A (en) * 1985-08-13 1989-10-03 Hitofumi Taniguchi Sinterable aluminum nitride composition, sintered body from this composition and process for producing the sintered body
DE3789628T3 (de) * 1986-02-20 1998-04-02 Toshiba Kawasaki Kk Gesinterter Körper aus Aluminiumnitrid mit leitender metallisierter Schicht.
US4906511A (en) * 1987-02-12 1990-03-06 Kabushiki Kaisha Toshiba Aluminum nitride circuit board
JPS6417093A (en) * 1987-07-10 1989-01-20 Shaken Kk Deformation of character image
EP0301529B1 (en) * 1987-07-29 1992-05-13 MITSUI TOATSU CHEMICALS, Inc. Method for preparing aluminum nitride and its sinter
JPS6455686A (en) * 1987-08-26 1989-03-02 Matsushita Electric Ind Co Ltd Card device
JPS6455685A (en) * 1987-08-26 1989-03-02 Matsushita Electric Ind Co Ltd Terminal equipment for ic card
JPH02176838A (ja) * 1988-12-27 1990-07-10 Nec Corp レコード管理方式

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57206088A (en) * 1981-06-12 1982-12-17 Ngk Spark Plug Co Ceramic metallized ink
JPS60178687A (ja) * 1984-02-27 1985-09-12 株式会社東芝 高熱伝導性回路基板
JPS60178688A (ja) * 1984-02-27 1985-09-12 株式会社東芝 高熱伝導性回路基板
JPS62211985A (ja) * 1986-03-13 1987-09-17 株式会社東芝 高熱伝導性回路基板
JPS6327094A (ja) * 1986-07-18 1988-02-04 富士通株式会社 光通信用セラミツク基板の製造方法
JPS63146483A (ja) * 1986-07-30 1988-06-18 株式会社東芝 高熱伝導性回路基板
JPS6353995A (ja) * 1986-08-22 1988-03-08 株式会社東芝 配線基板の製造方法
JPS6369786A (ja) * 1986-09-09 1988-03-29 電気化学工業株式会社 メタライズ層をもつた窒化アルミニウム基板の製法
JPS6370546A (ja) * 1986-09-12 1988-03-30 Toshiba Corp イグナイタ−用セラミツクス基板

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5785879A (en) * 1991-10-25 1998-07-28 Tdk Corporation Multilayer ceramic parts and method for making
JPH05206123A (ja) * 1992-01-30 1993-08-13 Nec Corp 半導体装置
EP0587382A2 (en) * 1992-09-05 1994-03-16 Shinko Electric Industries Co. Ltd. Aluminum nitride circuit board and method of producing it
EP0587382A3 (en) * 1992-09-05 1994-11-23 Shinko Electric Ind Co Aluminum nitride printed circuit board and process for its manufacture.
US5464950A (en) * 1992-09-05 1995-11-07 Shinko Electric Industries Co., Ltd. Aluminum nitride circuit board and method of producing same
US5683790A (en) * 1992-12-28 1997-11-04 Tdk Corporation Multilayer ceramic parts
JPH11135900A (ja) * 1997-10-28 1999-05-21 Kyocera Corp 窒化アルミニウム質配線基板及びその製造方法
US10225929B2 (en) 2017-01-25 2019-03-05 Kyocera Corporation Ceramic circuit board and electronic device
JP2021530863A (ja) * 2018-07-25 2021-11-11 テーデーカー エレクトロニクス アーゲー 基板

Also Published As

Publication number Publication date
JP2765885B2 (ja) 1998-06-18
US5229213A (en) 1993-07-20

Similar Documents

Publication Publication Date Title
JPH02197189A (ja) 窒化アルミニウム回路基板及びその製造方法
US4861646A (en) Co-fired metal-ceramic package
US5614043A (en) Method for fabricating electronic components incorporating ceramic-metal composites
US5176309A (en) Method of manufacturing circuit board
JPH0715101A (ja) 酸化物セラミック回路基板及びその製造方法
US20020094929A1 (en) Glass ceramic sintered product and process for production thereof
JP2000164992A (ja) 配線基板およびその製造方法
JP2000188453A (ja) 配線基板およびその製造方法
JP2001015869A (ja) 配線基板
JP2001185824A (ja) セラミック配線基板及びその製造方法
US5702807A (en) Ceramic circuit board and manufacturing method thereof
US6143421A (en) Electronic components incorporating ceramic-metal composites
JP2002290043A (ja) セラミック配線基板の製造方法
JPH0624880A (ja) 金属−セラミックス複合体及びその製造方法
JP2000077805A (ja) 配線基板およびその製造方法
JPH0544840B2 (ja)
JP3628088B2 (ja) 窒化アルミニウム多層配線基板およびその製造方法
JP2001339155A (ja) セラミック回路基板
JP3688919B2 (ja) セラミック多層配線基板
JP2005136049A (ja) 複合成形体、複合焼結体及びその製造方法、アルミナ質焼結体及び配線基板
JP2003068937A (ja) セラミック配線基板及びその製造方法
JPS61230399A (ja) 高熱伝導多層セラミツク配線基板の製造方法
JPH08259329A (ja) ＡｌＮ連続焼成炉
JPH0443440B2 (ja)
JPH0523076B2 (ja)

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees