JPH0523076B2 - - Google Patents

Info

Publication number
JPH0523076B2
JPH0523076B2 JP60072164A JP7216485A JPH0523076B2 JP H0523076 B2 JPH0523076 B2 JP H0523076B2 JP 60072164 A JP60072164 A JP 60072164A JP 7216485 A JP7216485 A JP 7216485A JP H0523076 B2 JPH0523076 B2 JP H0523076B2
Authority
JP
Japan
Prior art keywords
conductor
substrate
multilayer ceramic
aluminum nitride
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP60072164A
Other languages
English (en)
Other versions
JPS61230396A (ja
Inventor
Juzo Shimada
Yasuhiro Kurokawa
Kazuaki Uchiumi
Hideo Takamizawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP60072164A priority Critical patent/JPS61230396A/ja
Publication of JPS61230396A publication Critical patent/JPS61230396A/ja
Publication of JPH0523076B2 publication Critical patent/JPH0523076B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092Dispersed materials, e.g. conductive pastes or inks
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0306Inorganic insulating substrates, e.g. ceramic, glass
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4673Application methods or materials of intermediate insulating layers not specially adapted to any one of the previous methods of adding a circuit layer
    • H05K3/4676Single layer compositions

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Dispersion Chemistry (AREA)
  • Ceramic Products (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Laminated Bodies (AREA)

Description

【発明の詳細な説明】
(産業上の利用分野) 本発明は多層セラミツク基板、特に高熱伝導多
層セラミツク基板の製造方法に関するものであ
る。 (従来技術とその問題点) 半導体工業の飛躍的進展によつてIC,LSIが産
業用、民生用と幅広く使用されるようになつてき
ており、電子装置の小型・高密度化および高性能
化が進められている。 特に集積密度の高い、高速作動のLSIの実装用
基板としては、高密度化が必須であり多層セラミ
ツク基板が注目されている。この多層セラミツク
基板は、直接LSIを実装することができ、また多
層に微細な配線を施すことが可能である。 一般にセラミツク基板の材料としては、主にア
ルミナが使用されているが、近年電子装置は一段
と小型化され、回路の高密度化が要求され、基板
の単位面積当りの素子や回路素子の集積度がます
ます高くなつている。1方LSIチツプにおいて
は、高速作動を行なうに従いチツプから発生する
熱が多量になつてくる傾向がある。この結果、基
板の発熱が大幅に増加し、アルミナ基板では熱の
放散が十分行なえず、基板温度が上昇することに
よりLSIチツプおよび実装素子に悪影響をおよぼ
すという問題が生じている。そのため、アルミナ
基板よりも熱伝導率が大きく熱の放散性に優れた
絶縁基板が必要になつてきた。 そこで開発されたのが炭化ケイ素を主成分とし
たセラミツク基板であり熱放散性に対して優れた
特性をもつている。炭化ケイ素はそれ自体電気的
には半導体に属し、比抵抗が1〜10Ω・cm程度で
電気絶縁性が悪いため、絶縁基板として用いるに
は問題がある。また炭化ケイ素は融点が高く非常
に焼結しにくいので通常焼結に際しては少量の焼
結添加剤を添加し、高圧で加圧するいわゆるホツ
トプレス法により作られている。この焼結添加剤
として酸化ベリリウムや窒化ホウ素を用いると焼
結効果だけでなく電気絶縁性に対しても有効で、
炭化ケイ素主成分の焼結基板の比抵抗が1010Ωcm
以上となる。しかしLSI等の実装基板において重
要な要員の1つである誘電率においては1MHzの
周波数で40とかなり高く、添加剤を加えた絶縁性
も、電圧が高くなると粒子界面での絶縁性が急激
に低下するため耐電圧に対しても問題がある。 またプロセス的観点からしてホツトプレス法を
適用しなければならず、装置が大がかりになるば
かりでなく、基板の形状も大面積化は困難であ
り、表面平滑性に対しても問題が多い。 一方高密度化に対して期待されている実装基板
として多層セラミツク基板がある。これはセラミ
ツクグリーンシートを用いたもので基板内で層状
に各種導体パターンが形成されており、層間をス
ルーホールを介して電気的に接続されているもの
である。該多層セラミツク基板の材料としては、
アルミナ、ガラスセラミツク等が現在開発されて
いるが、ホツトプレス法を用いる炭化ケイ素系材
料ではプロセス的に極めて困難である。 一般に高密度実装基板として具備すべき主な性
質としては(1)電気特性においては誘電率が低く、
誘電損失が小さく、また電気絶縁性に優れている
こと、(2)機械的強度が十分であること、(3)熱伝導
性が高いこと、(4)熱膨張係数がシリコンチツプの
それに近いこと、および(5)表面平滑性が優れてい
ること、(6)高密度化が容易であること等が必要で
ある。 これらの基板性質全般に対して前述の各種セラ
ミツク基板は、決して十分なものであるとはいえ
ない。 本発明者らは、これらの具備すべき基板性質を
留意しながら、特に高熱伝導性および多層高密度
化に着目して、常圧法により焼結可能な窒化アル
ミニウム系粉末を用い、高温で焼結できる導体と
して水素化チタンを用いた高熱伝導多層セラミツ
ク配線基板の製造方法の発明に至つた。 (発明の目的) 本発明は、前述した従来の実装基板の欠点を除
去せしめて、熱伝導性の優れた高密度な高熱伝導
多層セラミツク配線基板を得るための製造方法を
提供することにある。 (発明の構成) 本発明によれば窒化アルミニウム粉末と焼結添
加剤とから成る混合粉末と有機バインダーおよび
有機溶剤との混合物からなるグリーンシートに水
素化チタンを主成分とするペーストを用いて導体
層および導体埋め込みを行なう工程と、導体形成
された各グリーンシートを積層熱圧着する工程
と、非酸化性雰囲気で脱バインダーおよび焼成を
行なう工程とを備えたことを特徴とする高熱伝導
多層セラミツク基板の製造方法が得られる。 (構成の詳細な説明) 本発明は、上述の構成をとることにより従来技
術の問題点を解決した。 まず多層セラミツク基板を構成する絶縁セラミ
ツク材料として、熱伝導体の高い窒化アルミニウ
ムを用い、焼結性を高めるために焼結添加剤を加
えた。この材料は焼成後窒化アルミニウム多結晶
の緻密な構造体を形成する。 有機バインダー等と混合し泥漿化する工程にお
いては、非酸化性雰囲気下で脱バインダーが適度
に起こるように非酸化性雰囲気下で分解しやすい
有機物を適用した。製膜工程では、薄く・厚みの
均質なグリーンシートを形成する。 次に層間導通をもたせるスルーホールの形成工
程では、基本的には機械的な方法により極めて微
細な貫通孔を形成し、導体形成は、電源層、グラ
ンド層および微細な信号線等の多数の導体層を形
成するとともにスルーホールへの導体埋め込みも
行なう。 積層熱圧着工程では、高精度に微細パターンを
積み重ね一体化した生積層基板を得ることが出き
る。該生積層基板を非酸化性雰囲気で有機物を適
度に除去したのち高温で焼きかためる。 このようにして製造された高熱伝導多層セラミ
ツク基板においては、窒化アルミニウムで構成さ
れているセラミツク層に、複数の電源層、グラン
ド層および微細な信号線等が形成され、これらの
導体層をセラミツク層中に設けたスルーホールを
介して電気的に接続されている構造をとつてい
る。 したがつて実装基板の配線密度が非常に高めら
れるとともに、LSI等の素子から発生する熱を、
効率的に外部に放散することが可能となる。 (実施例) 以下本発明の実施例について図面を参照して詳
細に説明する。 まず高純度の窒化アルミニウム微粉末と焼結添
加剤の粉末を秤量する。ここで用いる焼結添加剤
としてはCa,Sr,Ba,Na,K,Rh,Cs,Cu,
Ag,Mg,Cd,Hg,Zn,Al,Ce等のアセチリ
ド化合物および酸化物の少なくとも一種以上から
なつており、焼結添加剤の量は0.1wt%〜10wt%
の範囲で秤量した。 この秤量した粉末をボールミルにより有機溶剤
を用い湿式混合した。この十分に混合した粉末と
ポリメタアクリレート系、ポリアクリレート系、
ポリカプロラクトン系、ポリビニルブチラール系
等の有機バインダーと有機溶剤とともに攪拌機例
えばホモミキサー等で混合し泥漿化した。この時
の泥漿の粘度は3000〜7000cpの範囲が適当であ
る。粘度が1000cp以下であれば製膜工程で有機
フイルム上で表面張力によりはじきが生じ、
10000cp以上であれば、泥漿中に含まれる異物等
を濾し分ける際に泥漿がメツシユ綱を通過するの
が非常に困難になることや泥漿中のガスを取り除
くための脱泡工程の際十分にガスが抜け切れなく
なり製膜性が悪くなる。 次に適当な粘度に調整した泥漿をポリエステル
糸有機フイルム上にキヤステイング製膜法により
10μm〜200μm程度の均一な厚みになるようにシ
ートを形成する。この薄いグリーンシートを有機
フイルムから剥離し、第1図a,bに示すように
各層間を電気的に接続するためのスルーホール1
を形成する。ここで、第1図aは平面図、第1図
bは断面図である。スルーホールの形成は、機械
的方法でポンチおよびダイを用いて行なつたが他
にレーザー加工等の方法によつても開けることが
可能である。機械的方法により形成したスルーホ
ール径は最小で70μm程度が可能であつた。 スルーホールの形成されたグリーンシート上
へ、第2図a,bに示すように導体ペーストをス
クリーン印刷法により所定の位置に所定の導体パ
ターン2を厚膜印刷する。ここで用いる導体とし
ては、セラミツク基板を1500℃以上の高温で焼結
しなければならないため、高融点金属を用いる必
要がある。 本発明においては水素化チタン粉末を用いた導
体ペーストを利用した。この導体ペーストは窒素
雰囲気で焼成するとほとんど窒化チタンとなる。
窒化チタンは立方晶系の結晶構造をとり電気抵抗
は22×10-6Ω・cmという低い値を示す。したがつ
て導体ペーストとして厚膜形成した場合において
も窒化チタンの本来の電気抵抗値を示さないまで
も、配線導体として十分に低い抵抗値を示す。こ
の印刷工程においては、層間の電気接続を行なう
ためのスルーホール内に同様の導体ペーストを埋
め込む工程を含んでいる。 こうして導体を印刷および埋め込んだ各パター
ンのグリーンシートを第3図に示すように所望の
枚数積層し、熱圧着を行なつた。第3図には導体
パターン2を形成した絶縁体グリーンシート3が
多数枚重なつている構造をもつ生積層体の断面図
を示す。グリーンシートの積層数は、10〜50層で
構成されている。熱圧着条件は、温度70℃〜110
℃圧力は200〜300Kg/cm2であつた。該工程は、配
線パターンおよびスルーホールが微細に形成され
ている各グリーンシートを位置ずれなく高精度に
積層しなければならない。 次に積層され一体化した生基板を窒素雰囲気で
脱バインダーを行ない高温で焼結する。第4図に
は、脱バインダーおよび焼成の温度プロフアイル
の一例を示す。脱バインダー工程が終了するまで
は昇温スピードを遅くし400〜500℃の範囲で一定
時間保持する。この脱バインダー工程において有
機物の除去を適度にコントロールした。なぜなら
ば、残留物が窒化アルミニウム焼結体の焼結性お
よび特性に大きく影響をおよぼすためである。ひ
きつづき1500℃〜2000℃まで温度を上げ、最高温
度で2時間保持して焼結を行なつた。第4図には
脱バインダーの保持温度が450℃、焼結温度が
1700℃の場合の例を示した。この一連の工程中の
雰囲気は窒素ガスを用いてコントロールし酸素分
圧は10ppm以下に抑えた。また焼結は常圧の状態
で行なつた。脱バインダーでの昇温スピードをあ
まり速くしすぎると、急激な有機物の分解蒸散が
起ることによりクラツクや層間剥離等の不良が発
生する原因になる。 このようにして作成した窒化アルミニウムを主
成分とした高熱伝導多層セラミツク基板の模式的
な斜視断面図を第5図に示す。11は絶縁セラミ
ツク層であり、主成分として窒化アルミニウムの
多結晶体で構成されている。12は信号線および
電源等の導体層であり、水素化チタン導体ペース
トを用いており、焼成後ほとんどが窒化チタン結
晶体を形成しており、絶縁セラミツク層に形成さ
れているスルーホール13を介して各層間を電気
的に接続している。このように構成されている多
層セラミツク基板上にはLSIチツプがマウント出
来るようにダイパツド14およびボンデイングパ
ツド15が形成され、該実装基板外に信号を取り
出したり基板内へ信号を入れたりするための1/
Oパツド16が基板面に形成されている。基板上
にマウントされているLSIチツプから発生する熱
をダイパツド14を介してセラミツク基板内へ拡
散させる。 この焼結基板の電気的特性を測定した結果、比
抵抗は1011Ωcm以上あり、誘電率は8.7(1MHz)、
誘電損失は10-3以下(1MHz)と小さな値であつ
た。電気的特性においては、従来の基板と比較し
て同程度であり実装基板として十分な特性である
ことがわかつた。 第1表には、本発明の製造方法により作成した
争層セラミツク基板の一実施例の基板性状および
諸特性を示す。
【表】 本実施例は焼結添加剤としてCaC2を用い窒化
アルミニウム重量を100としたときの添加量とし
て表に示してある。表からわかるように微細な配
線パターンおよびスルーホールを形成されてお
り、抗折強度も極めて高く、熱伝導率も非常に高
い基板が得られた。さらに熱膨張係数においても
シリコンに近い値であり、LSI等の実装に極めて
都合がよい。 一方焼結添加剤としてCaC2以外のSr,Ba,
Na,K,Rb,Cs,Cu,Ag,Mg,Cd,Hg,
Zn,Al,Ceのアセチリド化合物およびCaを含め
たこれらの酸化物を添加した窒化アルミニウムの
実装多層セラミツク基板を作成した。焼成温度と
しては1500℃〜2000℃の範囲で同様の製造方法で
行つた。その結果、作成基板の熱伝導率は、添加
量が0.5wt%〜4.0wt%までは90W/mk以上を実
現することが出来、さらに0.3wt%〜8.0wt%まで
が80W/mk以上の値が得られ、アルミナ基板に
比較して熱放散性にすぐれていた。 (発明の効果) 実施例からも明らかなように、本発明の製造方
法を採用することにより容易に高密度な回路を形
成することが出来、セラミツク基板の熱伝導率が
高いことにより熱放散性に対しても非常に有効な
高熱伝導多層セラミツク配線基板が得られる。 従来用いられているアルミナ基板の熱伝導率は
約17W/mk程度であり、本発明方法の基板の熱
伝導率が非常に高いレベルであることがわかる。
また熱膨張係数においては、アルミナ基板が65×
10-7/℃程度であるのに対して本発明方法による
基板は小さな値をもち、よりシリコンチツプの熱
膨張係数に近い値になつており、この点において
も有利である。 一方、本発明で用いた導体ペーストの水素化チ
タンにおいては焼結後の導体抵抗が実装基板に対
して十分な特性を示していた。 なお脱バインダー及び焼成の雰囲気にアルゴン
やヘリウムを用いた場合、導体には金属チタンが
含まれることがあるが、その場合においても上記
本発明の効果が失なわれることはない。
【図面の簡単な説明】
第1図〜第3図は、本発明の実施例による高熱
伝導多層セラミツク基板の各製造工程を示す図、
第4図は実施例の焼成工程における焼成プロフア
イルを示す図、第5図は完成基板の模式的斜視
図。 1……スルホール、2……導体層、3……絶縁
体グリーンシート、11……絶縁セラミツク層、
12……導体層、13……スルーホール、14…
…ダイパツド、15……ボンデイングパツド、1
6……I/Oパツド。

Claims (1)

    【特許請求の範囲】
  1. 1 セラミツク層が窒化アルミニウムを主成分と
    する多結晶体である多層セラミツク基板の製造方
    法において、窒化アルミニウム粉末と焼結添加剤
    とから成る混合粉末と有機バインダーおよび有機
    溶剤との混合物からなるグリーンシートに水素化
    チタンを主成分とする導体ペーストを用いて導体
    層形成およびスルーホール中の導体埋め込みを行
    なう工程と、導体形成された各グリーンシートを
    積層熱圧着する工程と、非酸化性雰囲気でこれら
    の脱バインダーおよび焼成を行なう工程を備えた
    ことを特徴とする高熱伝導多層セラミツク配線基
    板の製造方法。
JP60072164A 1985-04-05 1985-04-05 高熱伝導多層セラミツク配線基板の製造方法 Granted JPS61230396A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60072164A JPS61230396A (ja) 1985-04-05 1985-04-05 高熱伝導多層セラミツク配線基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60072164A JPS61230396A (ja) 1985-04-05 1985-04-05 高熱伝導多層セラミツク配線基板の製造方法

Publications (2)

Publication Number Publication Date
JPS61230396A JPS61230396A (ja) 1986-10-14
JPH0523076B2 true JPH0523076B2 (ja) 1993-03-31

Family

ID=13481330

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60072164A Granted JPS61230396A (ja) 1985-04-05 1985-04-05 高熱伝導多層セラミツク配線基板の製造方法

Country Status (1)

Country Link
JP (1) JPS61230396A (ja)

Also Published As

Publication number Publication date
JPS61230396A (ja) 1986-10-14

Similar Documents

Publication Publication Date Title
JPS6273799A (ja) 多層セラミツク配線基板
JP2001060767A (ja) セラミック基板の製造方法および未焼成セラミック基板
JPH0544840B2 (ja)
JP2011088756A (ja) 低温焼結セラミック材料、低温焼結セラミック焼結体および多層セラミック基板
JPH0636473B2 (ja) 多層セラミツク基板
JPH0523079B2 (ja)
JPH0523076B2 (ja)
JPH0523078B2 (ja)
JPS6310594A (ja) 高熱伝導多層セラミツク配線基板
JPH11251700A (ja) 銅メタライズ組成物及びそれを用いたガラスセラミック配線基板
JP3171695B2 (ja) 窒化アルミニウム回路基板の製造方法
JPH0523077B2 (ja)
JPH0636474B2 (ja) 多層セラミック配線基板の製造方法
JPH0443440B2 (ja)
JPS63292693A (ja) 高熱伝導多層セラミック配線基板
JPH0445997B2 (ja)
JPH0320915B2 (ja)
JPH0415638B2 (ja)
JPS6276592A (ja) 多層セラミツク配線基板
JPH0415637B2 (ja)
JP2004146394A (ja) ガラスセラミック配線基板
JPH01300584A (ja) 多層配線回路基板
JP2006228777A (ja) 導体ペースト及び配線基板の製造方法
JPH0413879B2 (ja)
JPS6273797A (ja) 多層セラミツク配線基板

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term