JP2013153051A - メタライズドセラミックスビア基板及びその製造方法 - Google Patents

メタライズドセラミックスビア基板及びその製造方法 Download PDF

Info

Publication number
JP2013153051A
JP2013153051A JP2012013008A JP2012013008A JP2013153051A JP 2013153051 A JP2013153051 A JP 2013153051A JP 2012013008 A JP2012013008 A JP 2012013008A JP 2012013008 A JP2012013008 A JP 2012013008A JP 2013153051 A JP2013153051 A JP 2013153051A
Authority
JP
Japan
Prior art keywords
metal
layer
substrate
powder
metal paste
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012013008A
Other languages
English (en)
Inventor
Naoto Takahashi
直人 高橋
Yasuyuki Yamamoto
泰幸 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokuyama Corp
Original Assignee
Tokuyama Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokuyama Corp filed Critical Tokuyama Corp
Priority to JP2012013008A priority Critical patent/JP2013153051A/ja
Priority to US13/710,805 priority patent/US9307637B2/en
Priority to TW101146869A priority patent/TWI598006B/zh
Priority to CN201310022616.4A priority patent/CN103228102B/zh
Publication of JP2013153051A publication Critical patent/JP2013153051A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0094—Filling or covering plated through-holes or blind plated vias, e.g. for masking or for mechanical reinforcement
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/245—Reinforcing conductive patterns made by printing techniques or by other techniques for applying conductive pastes, inks or powders; Reinforcing other conductive patterns by such techniques
    • H05K3/246—Reinforcing conductive paste, ink or powder patterns by other methods, e.g. by plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1476—Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/245—Reinforcing conductive patterns made by printing techniques or by other techniques for applying conductive pastes, inks or powders; Reinforcing other conductive patterns by such techniques
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4061—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in inorganic insulating substrates

Abstract

【課題】簡易な方法で製造することができ、配線パターンの高精細化が可能な、メタライズドセラミックスビア基板及びその製造方法を提供する。
【解決手段】セラミックス焼結体基板に導電性ビアが形成されているメタライズドセラミックスビア基板であって、融点が６００℃以上１１００℃以下の金属（Ａ）と、該金属（Ａ）よりも融点が高い金属（Ｂ）と、活性金属とを含む導電性の金属がセラミックス焼結体基板のスルーホールに密充填されてなる導電性ビアを有し、セラミックス焼結体基板の両面のうち少なくとも一方の面に、金属（Ａ）と金属（Ｂ）と活性金属とを含む導電性の金属からなる表面導電層を有する配線パターンを有し、配線パターンが表面導電層の表面にメッキ層を有し、導電性ビアとセラミックス焼結体基板との界面および表面導電層とセラミックス焼結体基板との界面に活性層が形成されている、メタライズドセラミックスビア基板等とする。
【選択図】図１

Description

本発明は、メタライズドセラミックスビア基板及びその製造方法に関する。詳細には、ＬＥＤ等の半導体素子を搭載するため、特に、熱を放出する高出力ＬＥＤ等の半導体素子を搭載するために好適に使用できるメタライズドセラミックスビア基板等に関する。
半導体素子を搭載するためのセラミックス基板には、該半導体素子の電極と接続するためのメタライズドパターンがセラミックス基板表面に形成されている。また、該セラミックス基板を、例えば、多層基板あるいはサブマウントとして使用する場合は、基板の上下の導通を図るための導電性ビアが、セラミックス基板（以下、導電性ビアおよびメタライズドパターンを有するセラミックス基板を、「メタライズドセラミックスビア基板」と言う場合がある。）に形成される。
メタライズドセラミックスビア基板の製造方法としては、コファイア法（同時焼成法）とポストファイア法（逐次焼成法）とが知られている。コファイア法とは、グリーンシートと呼ばれる未焼成のセラミックス基板前駆体上に金属ペースト層を形成すること、または、該グリーンシートに形成したスルーホールに金属ペーストを充填することによって、メタライズドセラミックスビア基板前駆体を作製し、これを焼成する方法である。コファイア法ではグリーンシートおよび金属ペーストの焼成は同時に行われる。
ポストファイア法とは、グリーンシートを焼成して得られた焼結体基板上に金属ペースト層を形成すること、または、焼結体基板に形成したスルーホールに金属ペーストを充填することにより、メタライズドセラミックスビア基板前駆体を作製し、これを焼成する方法である。ポストファイア法ではグリーンシートの焼成および金属ペースト層の焼成は逐次的に行われる。
どちらの手法でもセラミックス基板上にメタライズドパターンを形成することができ、それにより得られる基板は、主に電子部品を搭載するための基板として用いられる。しかしながら、コファイア法による方法では、焼成時にグリーンシートが不均一に収縮し易い。例えば正方形のグリーンシートを焼結した場合には、僅かではあるが、各辺の中央部分が内側に反るように収縮が起こり基板は星型に変形するため、１枚のグリーンシート上に同一形状のメタライズドパターンおよび導電性ビアを多く形成した場合には、パターンが形成される場所に依存してパターン形状および該ビアの位置が僅かに変わってしまうことが避けられない。また、コファイア法では、グリーンシートと同時に高温で焼成することから、金属ペーストとして、モリブデン、タングステン等の高融点金属ペーストを使用する必要があり、導電性の良い他の金属を使用できないという欠点があった。
一方、ポストファイア法では、焼結体基板上に金属ペースト層を形成し、または、焼結体基板に形成したスルーホールに金属ペーストを充填して、これを焼成することによりメタライズドパターンおよび導電性のビアが形成される。金属ペースト層の焼付け（焼成）に際しては、金属ペースト層は厚み方向には収縮するが、平面方向の収縮は殆ど起こらないため、コファイア法で見られたような、位置によりパターン形状が変わるという問題は起こらない。
しかし、金属ペーストの収縮自体は発生することから、スルーホール中の金属ペーストが焼結の際に収縮し、形成された導電性ビア中に空隙が生じ、緻密なビアを形成することは困難であった。
特許文献１には、スルーホールを有するセラミックス基板に、チタン層および銅層をスパッタにより形成し、その後、電解銅メッキすることにより、配線パターンおよび導電性ビアを形成する方法が開示されている。しかし該方法では、スパッタ工程が必要であることから、スパッタを行う製造設備が必要となり、簡易にメタライズドビア基板を製造できる方法ではなかった。また、この方法で電解メッキによりスルーホール内へ銅を充填する際、スルーホールの径が大きい場合や基板の厚みが厚い場合には、充填に時間を要し、生産性が低下していた。また上記充填に要する時間が長くなるほど、同時に形成される配線パターンの厚み及び必要なレジストパターンの膜厚が増大するため、パターンの高精細化が困難であった。
微細パターンを形成する為に、配線パターンの厚みを小さくしたい場合には、電解メッキでスルーホール内を完全には充填せずにスルーホール表面にだけ薄く銅を析出させることによっても基板両面の配線間の導通は確保できる。しかし、例えばＬＥＤ素子等の実装基板として使用する場合に、ＬＥＤ素子用のレンズ成型時にモールド樹脂がスルーホールを通じて反対の面に漏れ出すことや、実装時にスルーホール表面のメッキ表面を通じて反対の面の配線にはんだの這い上がりが生じること等が問題となった。この場合、スルーホールに穴埋め用の樹脂ペースト等を充填することにより、これらの事態を防止できるが、製造工程が煩雑になるうえに、ビアの導電性も低いという問題があった。
米国特許出願公開２００４／００３５９６９３号明細書
そこで本発明は、簡易な方法で製造することができ、配線パターンの高精細化が可能な、メタライズドセラミックスビア基板及びその製造方法を提供することを課題とする。
以下、本発明について説明する。なお、本明細書において、数値Ａ及びＢについて「Ａ〜Ｂ」は、特に別途規定されない限り、「Ａ以上Ｂ以下」を意味する。該表記において数値Ａの単位を省略する場合には、数値Ｂに付された単位が数値Ａの単位として適用されるものとする。また、本明細書において、平均粒子径は、日機装株式会社製マイクロトラックを用いてレーザー回折法によって測定した体積分布のメディアンを与える球相当径（体積平均値Ｄ５０）である。
第１の本発明は、セラミックス焼結体基板に導電性ビアが形成されているメタライズドセラミックスビア基板であって、融点が６００℃以上１１００℃以下の金属（Ａ）と、該金属（Ａ）よりも融点が高い金属（Ｂ）と、活性金属とを含む導電性の金属がセラミックス焼結体基板のスルーホールに密充填されてなる導電性ビアを有し、セラミックス焼結体基板の両面のうち少なくとも一方の面に、金属（Ａ）と金属（Ｂ）と活性金属とを含む導電性の金属からなる表面導電層を有する配線パターンを有し、該配線パターンが、表面導電層の表面にメッキ層を有し、導電性ビアとセラミックス焼結体基板との界面および表面導電層とセラミックス焼結体基板との界面に活性層が形成されている、メタライズドセラミックスビア基板である。なお以下においては、導電性ビアを単に「ビア」と略記することがある。
「金属（Ａ）よりも融点が高い金属（Ｂ）」とは、融点が１１００℃超の金属のことを意味するのではなく、実際に使用した金属（Ａ）の融点よりも融点が高い金属のことである。例えば、金属（Ａ）が融点７８０℃程度の銀ろうである場合、金属（Ｂ）としては、この金属（Ａ）よりも融点が高い金属、つまり、銅（融点：１０８５℃）、銀（融点：９６２℃）、金（融点：１０６４℃）等が使用できるということになる。
「融点が６００℃以上１１００℃以下の金属（Ａ）」としては、例えば、銅、銀、金、金ろう、銀ろう等のろう材が挙げられる。また、「金属（Ａ）よりも融点が高い金属（Ｂ）」としては、例えば、銅（融点：１０８５℃）、銀（融点：９６２℃）、金（融点：１０６４℃）、タングステン（融点：３４１０℃）、モリブデン（融点：２６１７℃）等が挙げられ、使用する金属（Ａ）の融点により選択される。
第１の本発明において、「融点が６００℃以上１１００℃以下の金属（Ａ）」は、金ろう、銀ろう、および、銅から選ばれる一種または二種以上であることが好ましい。
第１の本発明において、「金属（Ａ）よりも融点が高い金属（Ｂ）」は、銀、銅および金から選ばれる一種または二種以上であることが好ましい。
第１の本発明において、「活性層」は、活性金属と、セラミックス焼結体基板のセラミックス成分とが反応して形成された反応層であることが好ましい。かかる形態においては、活性金属がチタンであり、該チタンと反応するセラミックス成分が窒素であり、活性層が窒化チタン層であることがさらに好ましい。該活性層が形成されることによりビアとセラミックス焼結体基板の壁面との密着性が良好になる。
第１の本発明において、セラミックス焼結体基板は窒化アルミニウム焼結体基板であることが好ましい。第１の本発明のセラミックスビア基板は、導電性の良好なビアを有しており、高出力ＬＥＤ等の高い電力供給が必要な素子を搭載するのに適している。これら高出力ＬＥＤ等の素子は、大きな熱を放出する。素子近傍に熱が蓄積されると素子に悪影響を与えるので、熱は外部に放出させることが好ましい。この点から、熱伝導性の高い窒化アルミニウムによってセラミックス焼結体基板を構成することが好ましい。
第１の本発明において、配線パターンは表面導電層の表面にメッキ層を有する。該メッキ層は複数層のメッキ層を含んでいてもよい。配線パターンがメッキ層を有することにより、配線パターンの導電性を向上させることが可能になる。かかる形態においては上記メッキ層が銅メッキ層を含むことがより好ましい。配線パターンの上記メッキ層が銅メッキ層を有することにより、導電性を向上させることが一層容易になる。
第１の本発明において、配線パターンはフォトリソグラフィー法によって形成されたメタライズドパターンであることが好ましい。また、フォトリソグラフィー法によってパターン形成することにより、該メタライズドパターンのラインアンドスペースを、５０μｍ／５０μｍ以下とすることが可能になる。
本発明において、数値Ａ及びＢについて配線パターンのラインアンドスペースが「Ａμｍ／Ｂμｍ以下」であるとは、ライン（線幅）がＡμｍ以下であり、スペース（線間隔）がＢμｍ以下であることを意味する。「Ａ／Ｂμｍ以下」と表記した場合においても同様とする。
第２の本発明は、スルーホールを有するセラミックス焼結体基板を準備する工程、
融点が６００℃以上１１００℃以下の金属（Ａ）よりも融点が高い金属（Ｂ）粉末と、活性金属粉末とを含んでなる第一金属ペーストをスルーホールに充填する充填工程、
金属（Ａ）よりも融点が高い金属（Ｂ’）粉末と活性金属粉末とを含んでなる第二金属ペーストを、該第二金属ペーストが第一金属ペーストに接触するように、セラミックス焼結体基板の両面のうち少なくとも一方の表面に塗布して、第二金属ペースト層を形成する工程、
金属（Ａ）粉末を含んでなる第三金属ペーストを第二金属ペースト層の表面に塗布して、第三金属ペースト層を形成する工程、
上記で得られた基板を焼成することにより、スルーホール内に導電性ビアを形成し、セラミックス焼結体基板の表面に表面導電層を形成し、かつ、該導電性ビアとセラミックス焼結体基板との界面および該表面導電層とセラミックス焼結体基板との界面に活性層を形成する焼成工程、
表面導電層の表面にメッキ層を形成する工程、
該メッキ層のうち配線パターンとして残す部分の表面に、レジストパターンを形成する工程、
メッキ層および表面導電層のうち、レジストパターンに被覆されていない部分をエッチングにより除去する工程、
レジストパターンを除去する工程、および、
活性層の露出した部分をエッチングする工程、
を含み、
上記第三金属ペースト層を形成する工程においては、セラミックス焼結体基板の平面視透視において、第三金属ペースト層が形成される領域と、該形成される第三金属ペースト層に接する第二金属ペースト層に接する、スルーホールの開口端部、が占める領域とが重複部分を有する、
第１の本発明のメタライズドセラミックスビア基板の製造方法である。
ここで、「メッキ層および表面導電層のうち、レジストパターンに被覆されていない部分」とは、メッキ層についてはレジストパターンに接触していない部分を意味し、表面導電層についてはメッキ層のうちレジストパターンに接触していない部分がエッチングで除去された際に露出する部分を意味する。また、「スルーホールの開口端部」とは、第一金属ペースト等を充填していない単独のセラミックス焼結体基板において、該基板の表面に開口しているスルーホール端部を意味する。
なお、金属（Ｂ）粉末と活性金属粉末とを含む第一金属ペーストと、金属（Ｂ’）粉末と活性金属粉末とを含む第二金属ペーストとは同じ金属ペーストであってもよいが、スルーホールへの充填工程と基板表面への導電パターン印刷工程では、金属ペーストに求められる粘度特性や最適な金属粉末の粒度等が異なる場合がある為、それぞれの製造工程に適した金属ペーストを使用することが好ましい。下記第３の本発明の方法においても同様である。第一金属ペースト及び第二金属ペーストの好ましい態様についてはそれぞれ後述する。
第３の本発明は、スルーホールを有するセラミックス焼結体基板を準備する工程、
融点が６００℃以上１１００℃以下の金属（Ａ）よりも融点が高い金属（Ｂ）粉末と、活性金属粉末とを含んでなる第一金属ペーストをスルーホールに充填する充填工程、
金属（Ａ）よりも融点が高い金属（Ｂ’）粉末と活性金属粉末とを含んでなる第二金属ペーストを、該第二金属ペーストが第一金属ペーストに接触するように、セラミックス焼結体基板の両面のうち少なくとも一方の表面に塗布して、第二金属ペースト層を形成する工程、
金属（Ａ）粉末を含んでなる第三金属ペーストを第二金属ペースト層の表面に塗布して、第三金属ペースト層を形成する工程、
上記で得られた基板を焼成することにより、スルーホール内に導電性ビアを形成し、セラミックス焼結体基板の表面に表面導電層を形成し、かつ、該導電性ビアとセラミックス焼結体基板との界面および該表面導電層とセラミックス焼結体基板との界面に活性層を形成する焼成工程、
表面導電層上の、配線パターンを形成しない位置に、レジストパターンを形成する工程、
表面導電層上の、レジストパターンに被覆されていない位置に、メッキ層を形成する工程、
レジストパターンを除去する工程、
表面導電層の露出した部分をエッチングする工程、および、
活性層の露出した部分をエッチングする工程、
を含み、
上記第三金属ペースト層を形成する工程においては、セラミックス焼結体基板の平面視透視において、第三金属ペースト層が形成される領域と、該形成される第三金属ペースト層に接する第二金属ペースト層に接する、スルーホールの開口端部、が占める領域とが重複部分を有する、
第１の本発明のメタライズドセラミックスビア基板の製造方法である。
第３の本発明の製造方法においては、焼成工程の後に、表面導電層表面に銅ストライクメッキによる酸化防止層を形成する工程を有することが好ましい。
第２及び第３の本発明の製造方法においては、焼成工程の後に、表面導電層の表面を研磨する研磨工程をさらに有していてもよい。
第２及び第３の本発明の製造方法においては、金属（Ｂ’）粉末が、金属（Ａ）粉末を構成する金属元素のうち該金属（Ａ）粉末より高い融点を有する金属元素の単体金属粉末を含むことが好ましい。金属（Ｂ’）粉末をこのように構成することにより、溶融した金属（Ａ）の一部が第二金属ペースト層に吸収された場合であっても、表面導電層の組成変動を抑制することが可能になる。また、かかる態様においては、金属（Ａ）粉末が銀−銅合金ろう材粉末を含み、金属（Ｂ）粉末が銅粉末を含み、金属（Ｂ’）粉末が銅粉末と銀粉末とを含み、活性金属粉末がチタン粉末及び水素化チタン粉末から選ばれる一種以上であることが特に好ましい。
第１の本発明によれば、簡易な方法で製造することができ、配線パターンの高精細化が可能な、メタライズドセラミックスビア基板とすることができる。
第２及び第３の本発明の方法によれば、簡便な方法により、配線パターンの高精細化が可能なメタライズドセラミックスビア基板の製造方法とすることができる。
第２及び第３の本発明のメタライズドセラミックスビア基板の製造方法においては、メッキ層を形成する前には既に金属ペーストの充填および焼成によりスルーホールを埋めて導電性ビアを形成しているため、メッキ析出量の多寡がビアの導電性に影響しないので、形成されるメッキ層の厚みを低減することができる。よって配線パターンのパターニングを行うにあたって、レジスト層の厚みも低減することができる。したがって、大口径の導電性ビアを形成しなければならない場合であっても配線パターンの高精細化が可能となる。
また、第２及び第３の本発明のメタライズドセラミックスビア基板の製造方法によれば、焼成工程において、スルーホール中の金属（Ｂ）および第二金属ペースト層中の金属（Ｂ’）が焼結し収縮する際に、第三金属ペースト層中の金属（Ａ）が溶融して、スルーホール中の金属（Ｂ）粉末間の間隙、および第二金属ペースト層中の金属（Ｂ’）粉末間の空隙に流れ込む。これにより、緻密で導電性の良好な導電性ビアおよびメタライズドパターンが形成される。また、第一金属ペーストおよび第二金属ペーストがそれぞれ活性金属を含んでいるので、該活性金属とセラミックス焼結体基板のセラミックス成分とが反応することにより、導電性ビアとセラミックス焼結体基板との間およびメタライズドパターンとセラミックス焼結体基板との間に活性層が形成される。これにより、導電性ビアとセラミックス焼結体基板との密着性およびメタライズドパターンとセラミックス焼結体基板との密着性が良好になる。
第２の本発明のメタライズドセラミックスビア基板の製造方法の一の実施形態を、各工程後の基板断面の概略を示して説明する図である。 図１における工程（２−ｄ）後の状態の基板を平面視（Ａ−Ａ矢視）で透視した模式図である。 第３の本発明のメタライズドセラミックスビア基板の製造方法の一の実施形態を、各工程後の基板断面の概略を示して説明する図である。 第３の本発明のメタライズドセラミックスビア基板の製造方法の他の実施形態を、各工程後の基板断面の概略を示して説明する図である。 第２の本発明のメタライズドセラミックスビア基板の製造方法の一実施形態の工程（２−ｄ）において、第三金属ペースト層２７を多層構造とする場合の一態様を説明する図である。図５（Ａ）は図１の（２−ｄ）に対応する基板断面図であり、図５（Ｂ）は図５（Ａ）におけるＢ−Ｂ矢視の透視図である。
本発明の上記した作用および利得は、以下に説明する発明を実施するための形態から明らかにされる。以下、図面を参照しつつ、本発明の実施の形態について説明する。図では、符号を一部省略することがある。なお、以下に示す形態は本発明の例示であり、本発明がこれらの形態に限定されるものではない。
＜１．メタライズドセラミックスビア基板の製造方法（第２の本発明）＞
第２の本発明のメタライズドセラミックスビア基板の製造方法は、以下の工程を順に有する。
（２−ａ）スルーホールを有するセラミックス焼結体基板を準備する工程、
（２−ｂ）融点が６００℃以上１１００℃以下の金属（Ａ）よりも融点が高い金属（Ｂ）粉末と、活性金属粉末とを含んでなる第一金属ペーストをスルーホールに充填する充填工程、
（２−ｃ）金属（Ａ）よりも融点が高い金属（Ｂ’）粉末と活性金属粉末とを含んでなる第二金属ペーストを、該第二金属ペーストが第一金属ペーストに接触するように、セラミックス焼結体基板の両面のうち少なくとも一方の表面に塗布して、第二金属ペースト層を形成する工程、
（２−ｄ）金属（Ａ）粉末を含んでなる第三金属ペーストを第二金属ペースト層の表面に塗布して、第三金属ペースト層を形成する工程、
（２−ｅ）上記で得られた基板を焼成することにより、スルーホール内に導電性ビアを形成し、セラミックス焼結体基板の表面に表面導電層を形成し、かつ、該導電性ビアとセラミックス焼結体基板との界面および該表面導電層とセラミックス焼結体基板との界面に活性層を形成する焼成工程、
（２−ｆ）表面導電層の表面にメッキ層を形成する工程、
（２−ｇ）該メッキ層のうち配線パターンとして残す部分の表面に、レジストパターンを形成する工程、
（２−ｈ）メッキ層および表面導電層のうち、レジストパターンに被覆されていない部分をエッチングにより除去する工程、
（２−ｉ）レジストパターンを除去する工程、および、
（２−ｊ）活性層の露出した部分をエッチングする工程。
上記各工程（２−ａ）〜（２−ｊ）後の基板断面の概略を図１に示す。以下、図１及び図２を参照しつつ、各工程について説明する。
（工程（２−ａ））
工程（２−ａ）では、スルーホール１２を有するセラミックス焼結体基板１０を準備する。セラミックス焼結体基板１０としては、公知のセラミックスからなる基板が特に制限なく使用可能である。
セラミックス焼結体基板１０の構成材料であるセラミックスとしては、例えば（１）酸化アルミニウム系セラミックス、酸化ケイ素系セラミックス、酸化カルシウム系セラミックス、酸化マグネシウム系セラミックスなどの酸化物系セラミックス；（２）窒化アルミニウム系セラミックス、窒化ケイ素系セラミックス、窒化ホウ素系セラミックスなどの窒化物系セラミックス；（３）酸化ベリリウム、炭化ケイ素、ムライト、ホウケイ酸ガラス等を使用することができる。中でも、（２）窒化物系セラミックスが好ましく、特に窒化アルミニウム系セラミックスが、熱伝導性が高いため好ましく使用することができる。
本発明の製造方法で使用するセラミックス焼結体基板１０としては、入手の容易さや所望の形状のものを容易に得ることができるといった理由から、焼結体基板を構成するセラミックス粒子の平均粒子径が好ましくは０．５〜２０μｍ、より好ましくは１〜１５μｍのセラミックス焼結体基板を使用する。なお、このようなセラミックス焼結体基板は、平均粒子径が０．１〜１５μｍ、好適には０．５〜５μｍのセラミックス原料粉末からなるグリーンシートを焼成することにより得ることができる。
当該グリーンシートには焼結助剤、有機バインダー等が含まれていてもよい。焼結助剤としてはセラミックス原料粉末の種類に応じて常用される焼結助剤が特に制限なく使用できる。さらに、有機バインダーとしては、ポリビニルブチラール、エチルセルロース類やアクリル樹脂類が使用され、グリーンシートの成形性が良好になるという理由からポリｎ−ブチルメタクリレート、ポリビニルブチラールが特に好適に使用される。
得られる焼結体の熱伝導性の観点から、焼結助剤を含む窒化物セラミックス粉末をセラミックス原料粉末として使用して形成した窒化物セラミックス用グリーンシート、特に焼結助剤（例えばイットリウムや酸化カルシウム）を含む窒化アルミニウム粉末を原料粉末として用いた窒化アルミニウム用グリーンシートを使用するのが好適である。
本発明で使用するセラミックス焼結体基板１０の形状は、スルーホールを形成できる形状であれば特に限定されず、板状体或いは板状体の一部に切削加工を施したものでも使用することができる。セラミックス焼結体基板１０の大きさは特に限定されず、用途に応じて適宜決定すればよい。例えば、用途が電子部品を搭載するための基板である場合には、基板厚さは一般的には０．１〜２ｍｍ、好ましくは０．２〜１ｍｍ程度とすればよい。
上記で説明したセラミックス焼結体基板１０には、スルーホール１２が形成される。スルーホール１２の形成方法は特に限定されず、ドリルを使用した機械的穿孔により形成してもよいし、化学薬品を用いた方法によりセラミックスを溶解させて穿孔してもよく、レーザー加工や、ブラスト加工等の手段を採用することもできる。また、スルーホール１２の位置精度を厳しく要求されない用途においては、予めグリーンシートにパンチング加工によりスルーホールを形成したものを焼成し、スルーホール１２を有するセラミック焼結体基板１０を作製することもできる。スルーホール１２の直径は、通常φ０．０５ｍｍ〜０．５ｍｍとされる。
スルーホール１２は、基本的に基板１０を上下に貫通する貫通孔であるが、基板１０が内部配線を有する場合においては、一方の端部のみが開口している孔である場合もあり、このような孔も本発明のスルーホール１２に含めるものとする。
（工程（２−ｂ））
次に、金属（Ａ）よりも融点が高い金属（Ｂ）粉末と、活性金属粉末とを含んでなる第一金属ペースト２０を上記スルーホール１２に充填する。第一金属ペースト２０は、金属（Ｂ）の粉末、および、活性金属の粉末を含んでおり、その他、有機バインダー、有機溶媒、分散剤、可塑剤等を含んでいてもよい。
「金属（Ｂ）」は、金属（Ａ）よりも融点が高い金属である。よって、まず、「金属（Ａ）」について説明する。金属（Ａ）は、融点が６００℃以上１１００℃以下の金属であり、例えば、銅、銀、金、金ろう、銀ろう等のろう材が挙げられる。中でも、金属（Ａ）としては、コストの点から、金ろう、銀ろう、および、銅から選ばれる一種または二種以上を用いることが好ましく、これらの中でも銀−銅合金である銀ろうが特に好ましい。金属（Ａ）の融点が６００℃未満の場合は、焼成によりビア２３とセラミックス焼結体基板１０との間に後に説明する活性層を形成することが難しくなる。また、金属（Ａ）の融点が１１００℃超の場合は、焼成時に基板に熱がかかりすぎて、基板にビア形成時の応力が残存する可能性がある。
また、金属（Ａ）よりも融点が高いとは、融点が１１００℃超であることを意味するのではなく、実際に使用した金属（Ａ）の融点よりも金属（Ｂ）の融点が高いということを意味する。例えば、金属（Ａ）が、融点が７８０℃程度の銀ろうである場合、金属（Ｂ）としては、７８０℃よりも融点が高い金属が使用できるということになる。
金属（Ｂ）としては、例えば、銅（融点：１０８５℃）、銀（融点：９６２℃）、金（融点：１０６４℃）、タングステン（融点：３４１０℃）、モリブデン（融点：２６１７℃）等が挙げられ、金属（Ａ）の融点により選択される。中でも、金属（Ｂ）としては、導電性が高い点から、銀、銅および金から選ばれる一種または二種以上を使用することが好ましく、これらの中でも銅が特に好ましい。なお、金属（Ｂ）は、金属（Ａ）よりも融点が高いものであれば、２種類以上のものを混合して使用することもできる。
この金属（Ｂ）粉末の平均粒子径（Ｄ５０）は、他の金属粉末の大きさ、スルーホールの大きさとの兼ね合いもあるが、生産性を向上させ、優れた性能を発揮するメタライズドセラミックスビア基板を製造するためには、１〜５０μｍとすることが好ましい。特に金属（Ｂ）粉末の平均粒子径（Ｄ５０）を５０μｍ以下とすることにより、小径のビアに対しても充填の作業性を確保することが可能になる。また、この金属（Ｂ）粉末は、スルーホール１２への金属（Ｂ）粉末の充填密度を高める目的で、２種類以上の平均粒子径の異なる粉末を使用することもできる。なお、この平均粒子径（Ｄ５０）は、上述の通り日機装株式会社製マイクロトラックを用いてレーザー回折法により測定したメディアン径である。
金属（Ａ）と金属（Ｂ）との融点差は、好ましくは５０℃以上、より好ましくは１００℃以上、さらに好ましくは１５０℃以上である。融点差を５０℃以上とすることにより、焼成工程において、金属（Ｂ）が溶融することなくビアの形状を保持しながら金属（Ａ）を溶融させて、金属（Ｂ）が焼結した際に生じる空隙を埋めさせ、緻密なビアを形成することができる。融点差の上限は、特に制限されるものではないが、通常の製造を考慮すると３０００℃、さらに好ましくは１０００℃である。なお、２種類以上の金属（Ｂ）を使用する場合には、全種類の金属（Ｂ）と金属（Ａ）の融点差が上記範囲を満足することが好ましい。
「活性金属粉末」とは、セラミックス成分と反応する活性がある金属であって、セラミックス成分と反応することにより、セラミックス焼結体基板１０との界面において活性層を形成するような金属粉末である。このような活性金属粉末としては、例えば、チタン粉末や、水素化チタン粉が挙げられる。中でも、生産の安定性を考慮すると、水素化チタン粉を使用することが好ましい。セラミックス焼結体基板１０として窒化物セラミックス基板を用いた場合、水素化チタン粉を含む金属ペーストを用いることにより、焼成により形成された導電性ビア２３とセラミックス焼結体基板１０の壁面との間で、活性層である窒化チタン層が形成される。これにより、導電性ビア２３とセラミックス焼結体基板１０との密着性が向上する。よって、セラミックスとの密着性がでにくい金、銀、銅ペーストを金属（Ｂ）として用いた場合であってもビアの密着力を確保することができる。活性金属粉末の添加量は、第一金属ペースト２０中において、金属（Ｂ）粉末の量を１００質量部として、１質量部以上とすることが好ましく、１．５質量部以上とすることがより好ましく、その一方で１０質量部以下とすることが好ましく、６質量部以下とすることがより好ましい。活性金属粉末の添加量を上記下限値以上とすることにより、焼成時に活性層を適切に形成することができるので、ビアとセラミックス焼結体基板との密着性を高めることが可能になる。また、活性金属粉末の添加量を上記上限値以下とすることにより、表面導電層の導電性を高めることが可能となる。
また、この活性金属粉末の平均粒子径（Ｄ５０）は、他の金属粉末の大きさ、スルーホールの大きさとの兼ね合いもあるが、生産性を向上させ、優れた性能、特に導電性ビア２３の密着性を高め、優れた導電性を発揮するメタライズドセラミックスビア基板を製造するためには、０．５〜５０μｍとすることが好ましく、１〜５０μｍとすることがより好ましい。活性金属粉末の平均粒子径（Ｄ５０）を上記下限値以上とすることにより、活性金属粉末の表面酸化による失活を抑制することが可能になる。また、活性金属粉末の平均粒子径（Ｄ５０）を上記上限値以下とすることにより、小径のビアに対しても充填の作業性を確保することが可能となる。なお、この平均粒子径（Ｄ５０）は、上述の通り日機装株式会社製マイクロトラックを用いてレーザー回折法により測定したメディアン径である。
第一金属ペースト２０に含まれる有機バインダーとしては、公知のものが特に制限なく使用可能である。例えば、ポリアクリル酸エステル、ポリメタクリル酸エステル等のアクリル樹脂、メチルセルロース、ヒドロキシメチルセルロース、ニトロセルロース、セルロースアセテートブチレート等のセルロース系樹脂、ポリビニルブチラール、ポリビニルアルコール、ポリ塩化ビニル等のビニル基含有樹脂、ポリオレフィン等の炭化水素樹脂、ポリエチレンオキサイド等の含酸素樹脂などを一種または二種以上混合して使用することができる。
第一金属ペースト２０に含まれる有機溶媒としては、公知のものが特に制限なく使用可能である。例えば、トルエン、酢酸エチル、ターピネオール、ブチルカルビトールアセテート、テキサノールなどを使用することができる。第一金属ペースト２０に含まれる分散剤としては、公知のものが特に制限なく使用可能である。例えば、リン酸エステル系、ポリカルボン酸系などの分散剤を使用することができる。第一金属ペースト２０に含まれる可塑剤としては、公知のものが特に限定なく使用可能である。例えば、フタル酸ジオクチル、フタル酸ジブチル、フタル酸ジイソノニル、フタル酸ジイソデシル、アジピン酸ジオクチルなどを使用することができる。
スルーホール１２中への第一金属ペースト２０の充填方法は、特に限定されず、一般的なスクリーン印刷装置やペースト圧入充填装置等により充填される。スルーホール１２が均一に埋まるように、第一金属ペースト２０が充填される。なお、第一金属ペースト２０中の金属（Ｂ）が乾燥する際や焼結する際に収縮することを考慮して、スルーホール１２の上下に凸状に盛るよう第一金属ペースト２０を充填してもよい。
なお、上記金属粉末（Ｂ）と上記活性金属粉末とを含んでなる第一金属ペースト２０は、メタライズドセラミックスビア基板の生産性を考慮すると、有機溶媒と有機バインダーとを含んだ状態での粘度を２５℃において、５０〜３０００Ｐａ・ｓの範囲に調整することが好ましい。スクリーン印刷法等により、スルーホール１２内へ第一金属ペースト２０を充填する際に、スルーホール１２周囲のセラミックス焼結体基板１０表面に第一金属ペーストがはみ出す場合があるが、この場合には、ペーストを乾燥させた後にバフ研磨等の処理により、基板表面にはみ出した第一金属ペーストを除去することが好ましい。
（工程（２−ｃ））
上記工程（２−ｂ）でスルーホールに充填した第一金属ペースト２０に接触するように、セラミックス焼結体基板１０の両面のうち少なくとも一方の表面に第二金属ペーストを塗布することにより、第二金属ペースト層２４が形成される。
第二金属ペーストは、上記金属（Ａ）よりも融点が高い金属（Ｂ’）粉末と、活性金属粉末とを含んでいる。金属（Ｂ’）は上記第一金属ペーストの金属（Ｂ）と同様に選択することができ、活性金属は上記第一金属ペーストの活性金属と同様に選択することができる。また第二金属ペーストは上記した第一金属ペーストと同様であってもよい。しかし、本発明のメタライズドセラミックスビア基板の製造方法においては第三金属ペースト中の金属（Ａ）粉末が溶融し、該溶融した金属（Ａ）成分が第二金属ペースト層２４を通過してスルーホール１２中の第一金属ペースト２０の金属（Ｂ）粉末の間隙に流入する。当該溶融した金属（Ａ）成分の一部は第二金属ペースト層２４にも吸収されて第二金属ペースト層２４の組成を局所的に変動させ得るため、製造されるメタライズドセラミックスビア基板上に形成される電子回路の特性を安定化させる等の観点からは、このような摂動要因に対して表面導電層３０の組成を安定化させることが望まれる。
よって第二金属ペーストは、金属（Ａ）を構成する金属元素のうち単体としては当該金属（Ａ）より高い融点を有する金属元素がある場合には、当該金属元素の単体の金属粉末を金属（Ｂ’）粉末として含むことが好ましい。なお、それ以外の金属粉末を金属（Ｂ’）粉末として含んでいてもよい。
例えば金属（Ａ）が銀−銅合金ろう材を含む場合には、構成金属元素である銅及び銀のいずれもが金属（Ａ）より高い融点を有するので、金属（Ｂ’）粉末として銅粉末及び銀粉末を共に含むことが好ましい。金属（Ｂ’）をこのように選択することにより、溶融した金属（Ａ）の一部が第二金属ペースト層２４に吸収された場合であっても、表面導電層３０の組成変動を抑制することが可能になる。
なお、上記例のように金属（Ａ）が銀−銅合金ろう材を含み、金属（Ｂ’）粉末として銅粉末と銀粉末とを含む場合には、特に銀粉末の存在により焼成時により緻密な表面導電層３０を形成することが可能になるため、金属（Ｂ’）粉末として銅粉末のみを使用する場合に比べて膜厚を低減することが可能になる。またその結果として第二金属ペースト層２４中に含まれる活性金属粉末の総量を低減することが可能になるため、焼成によって形成される活性層２９が薄くなり、後述する活性層２９のエッチングに要する時間を短縮することも可能になる。
具体的には、この第二金属ペーストに含まれる金属（Ｂ’）粉末の平均粒子径（Ｄ５０）は、０．１〜２０μｍであることが好ましく、より緻密な表面導電層３０を形成する観点から０．１〜２μｍであることが特に好ましい。また、この金属（Ｂ’）粉末は、より緻密な表面導電層３０を形成するために、２種類以上の平均粒子径の異なる粉末を使用することもできる。また、金属（Ｂ’）粉末は、第三金属ペースト中の金属（Ａ）よりも融点が高いものであれば、上記例の銅及び銀のように２種類以上のものを混合して使用することもできる。上記例のように金属（Ｂ’）粉末が銅粉末と銀粉末とを含む場合には、表面導電層３０及び活性層２９の緻密性向上及びエッチング時の残渣抑制等の観点から、銅１００質量部に対して例えば銀１０〜３０質量部となる混合比を好ましく採用することができる。
一方、第二金属ペーストに含まれる活性金属粉末の平均粒子径（Ｄ５０）は０．１μｍ以上であることが好ましく、活性金属粉末の表面酸化による失活に起因するボイド生成をより抑制できる観点から０．５μｍ以上であることが特に好ましい。その一方で、２０μｍ以下であることが好ましく、表面がより平滑な表面導電層３０を形成する観点から５μｍ以下であることがより好ましい。また表面平滑性の観点からは、レーザー回折法で測定した体積分布において球相当径が５μｍを超える粗大粒子の割合が５％以下であることがさらに好ましく、当該粗大粒子を含まないことが特に好ましい。このように活性金属粉末の粗大粒子を制限ないし排除する観点から、活性金属粉末（例えば水素化チタン粉末。）は粉砕及び／又は分級したものを用いることが好ましい。当該粉砕は、第二金属ペーストを調製する前に予め行っていてもよいし、第二金属ペーストの調製時に行ってもよい。例えば、第二金属ペーストの各成分を秤量し、撹拌・脱泡装置（例えば、遊星式撹拌・脱泡装置（マゼルスター、倉敷紡績社製））を用いて混合後、三本ロールミル等により混練、解砕する（このとき同時に水素化チタン粉の粗大粒子が解砕される。）ことにより好適に調整することができる。
また、第二金属ペーストに含まれる活性金属粉末の添加量は、形成される表面導電層３０の密着性、緻密性、導電性等を考慮すると、第二金属ペースト中の金属（Ｂ’）を１００質量部として、５質量部以上とすることが好ましく、７．５質量部以上とすることがより好ましく、その一方で５０質量部以下とすることが好ましく、２７．５質量部以下とすることがより好ましい。活性金属粉末の含有量を上記下限値以上とすることにより、表面導電層３０の密着性を高めつつ、層中ボイド発生を抑制して表面導電層３０の導電性を高めることが可能になる。また焼成時に溶融によって生じる液相を一定以上確保できるので、表面導電層３０の平滑性を高めることが可能になる。また活性金属粉末の含有量を上記上限値以下とすることにより、電気抵抗を低減することが可能になり、また後述する活性層２９のエッチングが容易になる。
第二金属ペーストは、第一金属ペーストと同様に、その他、有機バインダー、有機溶媒、分散剤、可塑剤等を含んでいてもよく、メタライズドセラミックスビア基板の生産性を考慮すると、有機溶媒と有機バインダーとを含んだ状態での２５℃における粘度が、１０〜６００Ｐａ・ｓの範囲にあることが好ましく、２０〜３００Ｐａ・ｓの範囲にあることがより好ましい。
第二金属ペーストの特に好ましい形態の一例として、２５℃での粘度が１００Ｐａ・ｓ以上の高粘性溶媒を含有する形態を挙げることができる。高粘性溶媒の配合量は、金属（Ｂ’）粉末１００質量部に対して７．５質量部以上であることが好ましく、１５質量部以上であることがより好ましく、その一方で４５．５質量部以下であることが好ましく、３６．５質量部以下であることがより好ましい。高粘性溶媒の配合量を上記範囲内とすることにより、下記に詳述するが、バインダー成分の配合量を低減することができ、金属ペースト組成物の粘度を確保しつつ、緻密な薄膜の金属層を形成することができる。この理由を本発明者らは次のように推定している。焼成する際に、高粘性溶媒は蒸発して除去されるため、熱分解により除去されるバインダー成分と比較してその除去が容易である。その結果、薄膜であっても緻密な金属層が形成できるものと考えられる。高粘性溶媒の２５℃における粘度の上限は、焼成時に蒸発して除去できるものである限り特に限定されるものではないが、通常、１０００Ｐａ・ｓである。
第二金属ペーストに配合可能な上記高粘性溶媒の好ましい具体例としては、イソボルニルシクロヘキサノール（ＭＴＰＨ）等が挙げられる。イソボルニルシクロヘキサノールは、粘度の温度依存性が高いため好適に使用できる。
また、第二金属ペーストに上記高粘性溶媒を含有させる場合の第二金属ペースト組成物の粘度は、印刷性および焼結体基板への付着性の観点から、２５℃において１０Ｐａ・ｓ以上１００Ｐａ・ｓ以下であることが特に好ましい。
なお、形成される金属ペースト組成物が上記の粘度範囲となるのであれば、金属ペースト組成物には、通常の溶媒を組み合わせて加えてもよく、通常の溶媒としては、例えば、トルエン、酢酸エチル、ターピネオール、ブチルカルビトールアセテート、テキサノール等を使用できる。また、印刷適性や保存安定性を向上する目的で、公知の界面活性剤、可塑剤等を添加することができる。好適に使用できる分散剤としては、リン酸エステル系分散剤、ポリカルボン酸系分散剤などを例示することができる。
また、上記高粘性溶媒を含有させる場合の第二金属ペースト組成物は、さらに、バインダー成分を含んでいないか、または、含んでいたとしてもその含有量を金属（Ｂ’）粉末１００質量部に対して４．７質量部未満とすることが好ましく、２．５質量以下とすることがより好ましく、１．５質量部以下とすることがさらに好ましい。第二金属ペースト組成物中に含まれるバインダー成分を上記範囲内とすることにより、焼成時に金属層を確実に緻密化させることが容易になる。この場合も、金属ペースト組成物の粘度は、２５℃の粘度が１０Ｐａ・ｓ以上１００Ｐａ・ｓ以下とすることが特に好ましい。
上記した高粘性溶媒を含有させる形態の第二金属ペースト組成物では、バインダー成分を含有しないか、その含有量が低く設定されており、固形分濃度が低いため、金属ペースト組成物のレベリング性が向上し（スクリーン印刷時のメッシュ痕が低減する。）、また、印刷膜厚を低減させることができる。
第二金属ペースト層２４は、上記した第二金属ペーストを、セラミックス焼結体基板１０におけるメタライズドパターンを形成する側の面に、第一金属ペースト２０に接触するように塗布することにより形成される。通常はメタライズドパターンを形成する側の面の全面に第二金属ペーストを塗布して第二金属ペースト層２４を形成するが、必ずしも全面である必要はない。通常、セラミックス焼結体基板１０の片側の全面に金属ペースト組成物が塗布され、該片側に表面導電層３０（及び活性層２９）が形成されるが、セラミックス焼結体基板１０の両側の全面に金属ペースト組成物を塗布し、該両側に表面導電層３０（及び活性層２９）を形成してもよい。
なお、第二金属ペースト層２４の厚さは、エッチングを容易にする観点から、焼成後に厚さが０．５〜１５μｍとなる厚さとすることが好ましい。
（工程（２−ｄ））
工程（２−ｄ）は、金属（Ａ）粉末を含んでなる第三金属ペーストを第二金属ペースト層２４の表面に塗布して、第三金属ペースト層２７を形成する工程である。図２は図１中の工程（２−ｄ）後の基板の平面視（Ａ−Ａ矢視）透視図であり、Ａ−Ａ矢視において直接視認できない部分は破線で示されている。
第三金属ペーストは、上記した金属（Ａ）粉末を含み、第一金属ペーストと同様、他の成分を含んでいてもよい。該第三金属ペーストを、第二金属ペースト層２４の表面に積層して、第三金属ペースト層２７を形成する。このとき、図２中のスルーホール１２、１２について示すように、セラミックス焼結体基板１０の平面視透視において、第三金属ペースト層２７が形成される領域Ｐと、スルーホール１２の両端部１２ａ、１２ｂのうち、当該形成される第三金属ペースト層２７に接する第二金属ペースト層２４に接する開口端部１２ａが占める領域Ｑとが重複部分Ｒを有することを要する。第三金属ペーストをこのような位置に形成することにより、焼成工程において溶融した金属（Ａ）をスルーホール１２に充填した金属（Ｂ）粉末間の空隙に流れ込ませることができる。開口端部１２ａが占める領域Ｑは必ずしも領域Ｐに含まれる必要はなく、例えば図２紙面右側のスルーホール１２におけるように開口端部１２ａが占める領域Ｑのうち領域Ｐに含まれない部分が存在してもよい。ただし、溶融した金属（Ａ）がスルーホール１２中に流れ込み易くなる観点からは、図２紙面左側のスルーホールにおけるように開口端部１２ａが占める領域Ｑは領域Ｐに含まれることが好ましい。なお、領域Ｐと領域Ｑとは平面視の透視で重複を有していればよいのであって、その他の位置関係は特に制限されない。例えば鉛直方向において領域Ｐが領域Ｑの鉛直上側に存在しても、その逆でもよい。
第三金属ペーストが含有する金属（Ａ）粉末は、工程（２−ｂ）に関する上記説明の中で述べた種類のものが使用される。なお、第三金属ペーストは、導電性成分としては金属（Ａ）粉末のみを含んでもよいが、金属（Ｂ）粉末を含んでいてもよい。
第三金属ペーストに含まれる金属（Ａ）粉末の平均粒子径（Ｄ５０）は、１〜５０μｍであることが好ましい。また、第三金属ペーストに金属（Ｂ）粉末を添加する場合には、その金属（Ｂ）粉末の平均粒子径（Ｄ５０）は、０．１〜１０μｍであることが好ましい。
また、第三金属ペーストは、第一金属ペーストと同様に、その他、有機バインダー、有機溶媒、分散剤、可塑剤等を含んでいてもよく、メタライズドセラミックスビア基板１００ａの生産性を考慮すると、前記有機溶媒と有機バインダーとを含んだ状態での粘度を２５℃において、２０〜６００Ｐａ・ｓの範囲に調整することが好ましい。
第三金属ペースト層２７は、たとえば、第三金属ペーストをスクリーン印刷やカレンダー印刷、パッド印刷する等の公知の手法により形成することができる。
焼成時において、第三金属ペースト層２７は、形成する導電性ビア２３（スルーホール１２中の第一金属ペースト２０中の金属（Ｂ）粉末粒子間の空隙）だけでなく、表面導電層３０（第二金属ペースト層２４中の金属（Ｂ’）粉末粒子間の空隙）中にも流れこむので、その量を確保するように形成される必要がある。よって、スルーホール１２中の第一金属ペースト２０中の金属（Ｂ）および第二金属ペースト層２４中の金属（Ｂ’）の合計を１００質量部として、第三金属ペースト層２７中の金属（Ａ）は、好ましくは２０質量部以上、より好ましくは４０質量部以上であって、好ましくは１５０質量部以下、より好ましくは１００質量部以下である。
ただし、表面導電層３０の組成を安定化させる目的で、第二金属ペースト層２４中に、第三金属ペースト層中の金属（Ａ）を構成する金属元素のうち単体としては当該金属（Ａ）より高い融点を有する金属元素の粉末を金属（Ｂ’）粉末として添加した場合には、焼成時に第三金属ペースト層２７が表面導電層３０中に流れ込む量を最小限とすることが好ましい。したがって、この場合には第一金属ペースト中の金属（Ｂ）のみを考慮すればよく、スルーホール１２中の第一金属ペースト２０の金属（Ｂ）を１００質量部として、第三金属ペースト層２７中の金属（Ａ）は、好ましくは２０質量部以上、より好ましくは４０質量部以上であって、好ましくは１５０質量部以下、より好ましくは１００質量部以下である。
なお、第三金属ペースト層２７に金属（Ｂ）を添加する場合には、スルーホール１２中の第一金属ペースト２０、第二金属ペースト層２４および第三金属ペースト層２７中の金属（Ｂ）及び金属（Ｂ’）の合計を１００質量部として、第三金属ペースト層２７中の金属（Ａ）が好ましくは２０質量部以上、より好ましくは４０質量部以上であって、好ましくは１５０質量部以下、より好ましくは１００質量部以下である。
また、第三金属ペースト層２７が金属（Ｂ）を含む場合には、その配合割合は、第二金属ペースト層２４中の金属（Ｂ’）の合計を１００質量部として、５質量部以上１００質量部以下であることが好ましく、さらに、１０質量部以上８０質量部以下であることが好ましい。
第三金属ペースト層２７は、多層構造とすることもできる。例えば、第二金属ペースト層２４上に、金属（Ａ）粉末を含む第三金属ペースト層２７Ｘを積層し、さらに、その上に、金属（Ａ）粉末を含む第三金属ペースト層２７Ｙを積層することもできる。この際、第三金属ペースト層２７Ｘ、および第三金属ペースト層２７Ｙとの合計において、金属（Ａ）粉末が上記配合量を満足することが好ましい。さらに、金属（Ｂ）粉末を使用する場合も、同様である。
第三金属ペースト層を多層構造とし、例えば、図５（Ａ）に示すように第三金属ペースト層２７Ｘを第二金属ペースト層２４全体を覆うように積層し、その上に、図５（Ａ）及びそのＢ−Ｂ矢視の透視図である図５（Ｂ）に示すように第三金属ペースト層２７Ｙを例えば略円柱状に積層することにより、焼成時に第三金属ペースト層２７Ｘが第二金属ペースト層２４内へ、第三金属ペースト層２７Ｙがスルーホール１２中の第一金属ペースト２０及び第二金属ペースト層２４内へ、それぞれ効率よく流れ込むことができる。この場合においても、基板の平面視透視（すなわち図５（Ａ）Ｂ−Ｂ矢視透視である図５（Ｂ））において、第三金属ペースト層２７Ｙが形成される領域Ｐ’と、スルーホール１２の両端部１２ａ、１２ｂのうち、当該形成される第三金属ペースト層２７Ｙに接する第三ペースト層２７Ｘに接する第二金属ペースト層２４に接する開口端部１２ａが占める領域Ｑとが重複部分Ｒ’を有することが好ましく、領域Ｐ’が領域Ｑを含むことがより好ましい。
第三金属ペースト層２７の体積の、スルーホール１２中の第一金属ペースト２０の体積に対する比（第三金属ペースト層の体積／スルーホール１２中の第一金属ペーストの体積）は、ビア中のボイドを抑制して緻密な導電性ビア２３を形成する観点から０．３以上とすることが好ましく、０．５以上とすることがより好ましく、その一方で表面導電層３０の組成の変動を低減する観点及び表面導電層３０のエッチング性の観点から１．５以下とすることが好ましく、１以下とすることがより好ましい。
（工程（２−ｅ））
工程（２−ｅ）は、上記で得られた基板を焼成する焼成工程である。本工程を経ることにより、スルーホール１２内に導電性ビア２３が形成され、セラミックス焼結体基板１０の表面に表面導電層３０が形成され、かつ、該表面導電層３０とセラミックス焼結体基板１０との界面に活性層２９が形成される。また、図中には簡単のために示していないが、導電性ビア２３とセラミックス焼結体基板１０（スルーホール１２壁面）との界面にも活性層が形成される。
焼成は、使用した金属ペーストの種類（より具体的には、金属ペースト中の金属粉末の種類）に応じて、金属（Ａ）の融点以上且つ金属（Ｂ）、（Ｂ’）の融点未満の温度で実施すればよく、その他の条件は、通常採用される条件が適宜採用される。
例えば、金属（Ａ）として、融点７８０℃のＡｇ−Ｃｕ合金（銀ろう）粉末を用い、金属（Ｂ）粉末として銅粉末を用い、金属（Ｂ’）粉末として銅粉末及び銀粉末を用いた場合には、７８０〜１０５０℃、好ましくは８００〜９５０℃の温度で、数十秒〜１時間、好ましくは５分〜３０分焼成すればよい。
また、本発明によれば、金属（Ｂ）として、タングステンまたはモリブデン等の高融点金属を用いた場合であっても、これら高融点金属を焼成する場合に通常用いられる焼成温度よりも低い温度でメタライズドセラミックスビア基板を製造できる。例えば、高融点金属を用いた場合には、該高融点金属を焼結させるため、通常、１６００〜２０００℃の温度で焼成することが必要となる。ただし、本発明においては、金属（Ａ）粉末を含む第三金属ペースト層２７を使用するため、該高融点金属が完全に焼結しない温度以下でも、金属（Ａ）の融点以上の温度で焼成すれば、金属（Ａ）が溶融して該高融点金属粉末間に浸透し、良好な導電性ビア２３を形成できる。
また、第一金属ペースト２０には、セラミックス焼結体基板１０との密着性を出すため、活性金属粉末（例えば、水素化チタン粉末）が含まれているので、焼成は、非酸化性雰囲気下、耐熱性容器内で行うことが好ましい。
非酸化性雰囲気としては、真空下、あるいはアルゴンガス、ヘリウムガス等の不活性ガス、または水素ガス雰囲気が挙げられる。また、不活性ガス、および水素ガスの混合雰囲気であってもよい。これら非酸化性雰囲気の中でも、好ましくは真空下、または不活性ガスと水素ガスの混合ガス雰囲気を採用することが好ましい。真空下で焼成を行う場合、真空度は、雰囲気中の酸素や窒素等の反応性ガスがチタンと反応するのを防ぐ目的からできるだけ高い方がよく、好ましくは、１．３３×１０−１Ｐａ以下、より好ましくは１．３３×１０−２Ｐａ以下である。なお、真空度の上限は、特に制限されるものではないが、工業的な生産を考慮すると１．３３×１０−４Ｐａ以上である。
この耐熱性容器は、焼成する際の温度に十分耐え得る材質で形成されるものであればよく、焼成時の高温下においても、ガスを透過せず、容器自体からガス発生が無く、且つ気密性の高いものであることが好ましい。この耐熱性容器に好適に使用できる材質を具体的に例示すれば、窒化アルミニウム、窒化ホウ素、窒化ケイ素等の窒化物焼結体、アルミナ、マグネシア、ジルコニア等の酸化物焼結体、インコロイ、ハステロイ等の耐熱合金類、又は石英ガラス等を例示できる。このうち、焼成時の容器内の均熱性を確保するという点で、熱伝導性に優れる窒化物焼結体が好ましい。
この耐熱性容器は、焼成工程において、基板近傍の雰囲気を他の焼成炉内の雰囲気から遮断し、ペースト中のバインダーが分解・飛散して炉壁等に再付着した分解物やその他の汚染源が、焼成炉内の温度上昇に伴い再飛散して金属ペースト層中の活性金属成分（例えばチタン成分）と反応するのを抑制する役割を果しているものと考えられる。そのため、この耐熱性容器は、焼成工程における基板近傍の雰囲気を他の焼成炉内の雰囲気から遮断できるように蓋ができる構造のものを使用することが好ましい。また、耐熱性容器は、完全な密閉状態にできるものでもよいが、金属ペースト中のバインダーが熱分解して発生するガスを容器外へ放出できる程度の隙間を有するものであってもよい。
また、耐熱性容器の形状は、焼成炉内において、耐熱性容器内の温度分布がないような大きさのものが好ましい。このことからも、耐熱性容器は、熱伝導性に優れる窒化物焼結体からなる容器であることが好ましい。
上記した特殊な焼成条件を採用することで、活性金属成分がビア２３の露出面に移動することがより効果的に防がれる。これにより、上記特定の焼成条件を採用した場合には、導電性ビア２３とセラミックス焼結体１０との界面に活性層２９が十分に形成され、密着性が良好なものとなる。また、表面導電層３０表面の活性金属（例えばチタン）濃度が低くなるので、表面導電層３０表面のメッキ性が良好となる。
本発明のメタライズドセラミックスビア基板の製造方法においては、焼成工程において、第三金属ペースト層２７中の金属（Ａ）粉末が溶融して、その下の表面導電層３０（第二金属ペースト層２４中の金属（Ｂ’）粉末粒子間の空隙）、およびビア２３（スルーホール１２中の金属（Ｂ）粉末粒子間の空隙）にしみ込み、緻密で導電性の良好なビア２３および表面導電層３０が形成される。また、第二金属ペースト層２４中の活性金属とセラミックス焼結体基板１０のセラミックス成分とが反応して、表面導電層３０とセラミックス焼結体基板１０との間に活性層２９が形成されることで、表面導電層３０の密着性が良好になる。
なお、ビア２３として形成される導電性の金属層は、焼成前の金属（Ｂ）の粒子形状がある程度保持されることにより、金属（Ｂ）が島となり、金属（Ａ）が海となる海島構造を形成していてもよい。また、金属（Ｂ）に金属（Ａ）が混じったり、金属（Ａ）に金属（Ｂ）が混じったりした構造となってもよい。表面導電層３０における金属（Ｂ’）及び金属（Ａ）についても同様である。
また、焼成後のビア２３を構成する金属は、焼成温度、金属（Ａ）と金属（Ｂ）の種類、配合量によっては、金属（Ａ）を主成分とする島、金属（Ｂ）を主成分とする海が形成される場合もあるし、金属（Ａ）と金属（Ｂ）とが完全に固溶している場合もある。例えば、金属（Ａ）として銅−銀合金（銀ろう）を使用し、金属（Ｂ）として銅を使用した場合、焼成時には銅（一部銀及び活性金属が固溶）からなる固相と、銀ろう（銀−銅）に更に銅（及び活性金属）が溶解した液相が存在し、焼成後の冷却・固化時には銅を主成分とする相と銀を主成分とする相に分相するため、最終的には銅を主成分とする相が海となり銀を主成分とする相が島となったような組織構造が得られる。よって、当初金属ペーストとして配合した金属（Ａ）および金属（Ｂ）の融点と、焼成後のビア中の金属において島を構成する金属の融点および海を構成する金属の融点とでは、差が生じることがある。表面導電層３０における金属（Ｂ’）及び金属（Ａ）についても同様である。
上記の焼成工程により形成した表面導電層３０の表面には、凹凸が存在する場合がある。よって、次の工程（２−ｆ）の前に、表面導電層３０の表面を研磨して平滑にする工程を付加してもよい。表面研磨の方法は特に限定されず、砥粒を用いた機械的研磨、酸・アルカリを用いた化学的研磨など、を採用できる。
（工程（２−ｆ））
工程（２−ｆ）は、表面導電層３０の表面にメッキ層４０を形成する工程である。メッキの形成方法は、特に限定されず、電解メッキ、無電解メッキのいずれも採用でき、これらを組み合わせてもよい。メッキ層の材質としては、ニッケル、金、銀、銅等が挙げられるが、銅であることが好ましい。銅メッキを行う場合、電解銅メッキ液としては、公知の硫酸銅メッキ液、ピロリン酸銅メッキ液、シアン化銅メッキ液などを使用でき、液が安価であり液の毒性が低いという点で硫酸銅メッキ液が好ましい。また、メッキ膜の外観を向上させる目的で、最初に薄い銅ストライクメッキ層（例えば、膜厚０．０５μｍ〜１μｍ）を形成した後に所望の膜厚の銅メッキ層を形成することもできる。メッキ層４０の厚みは、導電性を良好にする観点から下限が好ましくは２μｍ以上、より好ましくは５μｍ以上であり、上限は特に限定されないが、メッキ層４０が厚すぎると、導電性を向上させる効果が飽和すると共に、精密配線とすることが難しくなる虞があることから、好ましくは２００μｍ以下、より好ましくは１００μｍ以下である。
表面導電層３０とメッキ層４０との厚み比は、好ましくは１／５０以上２／３０以下であり、表面導電層３０に比べてメッキ層４０は厚く設定することが好ましい。
（工程（２−ｇ））
工程（２−ｇ）は、上記形成したメッキ層４０のうち配線パターンとして残す部分の表面に、好ましくはフォトリソグラフィー法によりレジストパターン５０を形成する工程である。レジストは、後のエッチングにおいて、所定位置のメッキ層４０等を保護することができるものであれば、特に限定されず、ポジ型、ネガ型の種類を問わず使用することができる。例えば、ポジ型のフォトレジストをメッキ層４０上の全面に塗布し、配線パターンとして残したい箇所以外の箇所を露光し、露光部分を現像液により除去することにより、レジストパターン５０が形成される。該現像液は特に限定されず、ＴＭＡＨ等の通常の現像液が使用できる。レジストパターン５０の厚さは特に限定されないが、通常１μｍ以上３０μｍ以下とされる。
（工程（２−ｈ））
工程（２−ｈ）は、メッキ層４０および表面導電層３０のうち、レジストパターン５０に被覆されていない部分をエッチングにより除去する工程である。エッチング液としては、金属層をエッチングする一般的なエッチング液（金属腐食性のある薬品）、例えば塩化第二鉄水溶液、塩化第二銅水溶液、テトラアンミン銅（ＩＩ）錯イオン（Ｃｕ（ＮＨ３）４ ２＋）を含有するアンモニア系銅エッチング液、硫酸−過酸化水素系エッチング液等を使用可能である。この中でも、エッチングファクターが高い配線パターンが得られることから、塩化第二鉄水溶液及び塩化第二銅水溶液が好ましい。ただし、銅メッキ層４０および表面導電層３０の膜厚が小さい（例えば２μｍ以下）場合には、塩化第二鉄水溶液及や塩化第二銅水溶液では、エッチングレートが速く、エッチング時間を制御することが困難となるため、エッチングレートを遅くすることができる硫酸−過酸化水素系エッチング液が好ましい。なお、エッチング液の塗布は、基板をエッチング液に浸漬する方法でもよいし、基板上にエッチング液をスプレーする方法でもよいが、高いエッチングファクターが得られることから、スプレーによる方法が好ましい。
（工程（２−ｉ））
工程（２−ｉ）は、レジストパターン５０を除去する工程である。レジストパターン５０を除去するための除去液としては、アルカリ金属の水酸化物水溶液を用いることができる。基板を該除去液に浸漬してもよいし、基板上に除去液をスプレーしてもよい。例えば、３質量％の液温５０℃のＮａＯＨ水溶液に基板を１分程度浸漬することにより、レジストパターン５０を除去することができる。
（工程（２−ｊ））
工程（２−ｊ）は、活性層２９の露出した部分をエッチングする工程である。活性層２９をエッチングするためのエッチング液としては、例えば、過酸化水素系のエッチング液を用いることができる。ただし、先の工程（２−ｈ）で除去しきれなかった残渣を確実に取り除くことが可能である点で、アンモニアと過酸化水素とを含むアンモニア−過酸化水素系エッチング液を用いることが特に好ましい。エッチング液の液性は、エッチング能力を高める観点からｐＨ７以上が好ましく、メッキ層４０までもがエッチングされる事態を抑制する観点からｐＨ９以下が好ましい。なお、エッチング液の塗布は、基板をエッチング液に浸漬する方法でもよいし、基板上にエッチング液をスプレーする方法でもよい。なお、エッチング速度の向上、エッチング液の長寿命化を目的とするため、ＥＤＴＡ、クエン酸等のキレート剤を含有することもできる。
以上の各工程により、メタライズドセラミックスビア基板１００ａが製造される。用途など所望により、まず銅メッキ層を形成し、その表面にさらに他の金属のメッキ層（例えば、Ｎｉ／Ａｕメッキ層）を形成してもよい。
＜２．メタライズドセラミックスビア基板の製造方法（第３の本発明）＞
以下、図３及び４を参照しつつ、第３の本発明のメタライズドセラミックスビア基板の製造方法について説明する。なお、図３は、酸化防止層５２を形成しない場合の工程図であり、図４は、酸化防止層５２を形成する場合の工程図である。
第３の本発明のメタライズドセラミックスビア基板の製造方法は、以下の工程を順に有する。
（３−ａ）スルーホール１２を有するセラミックス焼結体基板１０を準備する工程、
（３−ｂ）融点が６００℃以上１１００℃以下の金属（Ａ）よりも融点が高い金属（Ｂ）粉末と、活性金属粉末とを含んでなる第一金属ペースト２０をスルーホール１２に充填する充填工程、
（３−ｃ）金属（Ａ）よりも融点が高い金属（Ｂ’）粉末と活性金属粉末とを含んでなる第二金属ペーストを、該第二金属ペーストが第一金属ペースト２０に接触するように、セラミックス焼結体基板の両面のうち少なくとも一方の表面に塗布して、第二金属ペースト層２４を形成する工程、
（３−ｄ）金属（Ａ）粉末を含んでなる第三金属ペーストを第二金属ペースト層２４の表面に塗布して、第三金属ペースト層２７を形成する工程、
（３−ｅ）上記で得られた基板を焼成することにより、スルーホール１２内に導電性ビア２３を形成し、セラミックス焼結体基板１０の表面に表面導電層３０を形成し、かつ、該表面導電層３０とセラミックス焼結体基板１０との界面及び導電性ビア２３とセラミックス焼結体基板１０との界面に活性層２９を形成する焼成工程、
必要に応じて（３−ｆ）表面導電層３０表面に酸化防止層５２を形成する工程、
（３−ｇ）表面導電層３０表面の配線パターンを形成しない位置に、レジストパターン５０を形成する工程、または、上記工程（３−ｆ）を実施した場合には、酸化防止層５２表面の配線パターンを形成しない位置に、レジストパターン５０を形成する工程、
（３−ｈ）表面導電層３０表面の、レジストパターン５０に被覆されていない位置、または、上記工程（３−ｆ）を実施した場合には、酸化防止層５２表面のレジストパターン５０に被覆されていない位置に、メッキ層４０を形成する工程、
（３−ｉ）レジストパターン５０を除去する工程、
（３−ｊ）露出した表面導電層３０、または、上記工程（３−ｆ）を実施した場合には、露出した酸化防止層５２及び表面導電層３０をエッチングする工程、
（３−ｋ）活性層２９の露出した部分をエッチングする工程。
工程（３−ａ）から工程（３−ｅ）までについては、上記した工程（２−ａ）から工程（２−ｅ）までと同様である。（３−ｅ）の後に表面導電層３０の表面を研磨してもよい点についても同様である。よって以下、工程（３−ｅ）より後の各工程について説明する。
（工程（３−ｆ））
工程（３−ｅ）で表面導電層３０を形成した後は、そのまま工程（４−ｇ）に記すように、表面導電層３０上の配線パターンを形成したくない所定の位置に、レジストパターン５０を形成する工程を実施することもできる（図３参照）。ただし、活性金属（例えばチタン等）を含む表面導電層３０の表面が酸化され、その除去が困難とならないように、表面導電層３０表面に酸化防止層５２を形成することもできる（工程（３−ｆ）：図４参照）。この工程（３−ｆ）では、表面導電層３０表面に酸化防止層５２を形成する。第３の本発明の方法においては、レジストパターン５０を、配線パターンを形成したくない箇所に形成し、該レジストパターン５０を形成していない箇所にメッキ層４０を形成する。よって、メッキ層４０を形成するまでの間、配線パターンとなる表面導電層３０の表面が露出してしまい、該表面が酸化してしまう虞がある。表面導電層３０は活性金属成分（例えばチタン成分等）を含むため、いったん表面導電層３０表面に形成した酸化皮膜は通常の酸処理では完全には除去できない虞がある。このことを防止するため、工程（３−ｇ）に先立って本工程（３−ｆ）を行い、表面導電層３０の表面に酸化防止層５２を形成することが好ましい。
酸化防止層５２は、表面導電層３０表面の酸化を防止でき、後の工程（３−ｊ）において容易にエッチングされるような金属層であれば特に限定されるものではない。中でも、短時間で薄くて密着性の良い金属層を形成できる観点から、例えば、銅メッキ層（銅ストライクメッキ）とすることが好ましい。銅ストライクメッキは、無電解メッキ法あるいは電解メッキ法により形成することができる。酸化防止層５２の層厚は特に限定されないが、例えば、０．０５μｍ以上１μｍ以下とすることができる。上記のような酸化防止層５２を形成することにより、表面が酸化した場合でも通常の酸処理で容易に酸化膜を除去することが可能となる。
（工程（３−ｇ））
工程（３−ｇ）では、工程（３−ｅ）で形成した表面導電層３０、あるいは必要に応じて実施した工程（３−ｆ）で形成した酸化防止層５２上の配線パターンを形成したくない所定の位置に、好適にはフォトリソグラフィー法によりレジストパターン５０を形成する。レジストパターンの形成方法は、上記した工程（２−ｇ）と同様であるが、本工程では配線パターンを形成したくない所定の位置にレジストパターンを形成する点で、工程（２−ｇ）とはレジストパターンの形成箇所が逆である。本工程でのレジストパターン５０は、後に形成するメッキ層４０の層厚よりも、厚く形成する必要がある。通常２μｍ以上、５０μｍ以下の範囲で、形成するメッキ層４０の厚さよりも０．２μｍ以上厚くなるように形成すればよい。
（工程（３−ｈ））
工程（３−ｈ）では、レジストパターン５０が形成されていない表面導電層３０表面に、メッキ層４０を形成する。また、工程（３−ｆ）を実施した場合には、酸化防止層５２表面に、メッキ層４０を形成する。メッキ層４０の形成方法は、電解メッキ、無電解メッキのいずれでもよいが、酸化防止層５２として銅ストライクメッキを形成した場合は、該銅ストライクメッキが電解メッキの種となるため、電解メッキを採用することが効率的であり好ましい。メッキ層の厚さについては、上記した工程（２−ｆ）の場合と同様である。
メッキ層の材質としては、ニッケル、金、銀、銅等が挙げられるが、銅であることが好ましい。銅メッキを行う場合、電解銅メッキ液としては、工程（２−ｆ）で例示したものを使用することができる。また、最初に銅メッキ層を形成し、その上にさらなるメッキ層（例えば、Ｎｉ／Ａｕメッキ等。）を形成してもよい。
（工程（３−ｉ））
工程（３−ｉ）では、レジストパターン５０を除去する。レジストパターン５０の除去方法は、上記した工程（２−ｉ）と同様である。
（工程（３−ｊ））
工程（３−ｊ）では、表面導電層３０をエッチングする。工程（３−ｆ）を実施した場合には、酸化防止層５２、および表面導電層３０をエッチングする。
本工程においては、メッキ層４０も一部エッチングされるが、表面導電層３０は電解メッキにより形成したメッキ層４０よりもエッチングレートが速い。そのため、メッキ層４０がエッチングされる前に、表面導電層３０を優先的にエッチングすることが可能となる。
また、酸化防止層５２を形成する場合には、酸化防止層５２の膜厚をメッキ層４０に比べて十分に薄くする（例えばメッキ層４０の膜厚の２０分の１以下とするなど。）ことにより、レジストパターンが形成されていた表面導電層３０の部分を優先的にエッチングすることができる。また、メッキ層４０を電解メッキにて形成し、酸化防止層５２を無電解メッキにて形成する組み合わせによれば、該酸化防止層５２のエッチングレートがメッキ層４０に比べて速くなるため好ましい。
一方、最初に銅メッキ層を形成し、その上に他の金属のメッキ層（例えば、Ｎｉ／Ａｕメッキ等。）を形成した場合には、該メッキ層の下部に存在する、銅メッキ層および表面導電層３０、あるいは、銅メッキ層、酸化防止層５２および表面導電層３０は、当該他の金属のメッキ層に保護され、上側表面からはエッチングされず、選択的にレジストパターンが形成されていた表面導電層３０または酸化防止層５２の部分をエッチングすることができる。
使用するエッチング液、エッチング方法は、上記した工程（２−ｈ）におけるものと同様のものが使用できるが、エッチングレートを遅くでき、メッキ層４０のサイドエッチング量を小さくできるという観点から、テトラアンミン銅（ＩＩ）錯イオン（Ｃｕ（ＮＨ３）４ ２＋）を含有する、アンモニア系銅エッチング液及び硫酸／過酸化水素系のエッチング液が好ましい。
（工程（３−ｋ））
工程（３−ｋ）では、活性層２９をエッチングする。使用するエッチング液、エッチング方法は、上記した工程（２−ｊ）におけるものと同様である。
以上の工程を経ることにより、メタライズド基板１００ｂ（工程（３−ｆ）を行わなかった場合）又は１００ｃ（工程（３−ｆ）を行った場合）が製造される。
＜３．メタライズドセラミックスビア基板１００（１００ａ、１００ｂ、１００ｃ）＞
上記した方法により製造される第１の本発明のメタライズドセラミックスビア基板１００（１００ａ、１００ｂ、１００ｃ）は、セラミックス焼結体基板１０、導電性ビア２３、活性層２９、表面導電層３０、およびメッキ層４０を備えている。場合によっては、最初に銅メッキ層を形成し、その上に他の金属のメッキ層（例えば、Ｎｉ／Ａｕメッキ等。）を備えていてもよい。また、第３の本発明の製法により製造される場合は、表面導電層３０とメッキ層４０との間に酸化防止層５２を備えていることが好ましい。
導電性ビア２３はボイドの発生が抑制されて緻密になっているため、ビア２３の導電性は良好である。また、ビア２３及び表面導電層３０とセラミックス焼結体基板１０との界面に活性層２９が形成されているので、ビア２３及びメタライズドパターンとセラミックス焼結体基板１０との密着性が良好である。加えて、表面導電層３０上には導電性の良好なメッキ層４０が形成され、該メッキ層４０が導電性を高めている。
上記方法で製造されたメタライズドセラミックスビア基板１００（１００ａ、１００ｂ、１００ｃ）において、ビア２３とセラミックス焼結体基板１０との界面に形成される活性層の厚みは、０．１〜２μｍである。また、上記方法で製造されたメタライズドセラミックスビア基板１００ａ、１００ｂ、および１００ｃにおいて、表面金属層３０とセラミックス焼結体基板１０との界面に形成される活性層の厚みは、０．１〜２μｍである。
第１の本発明のメタライズドセラミックスビア基板１００ａおよびメタライズドセラミックスビア基板１００ｂ、１００ｃにおける、ビア２３の四端子法にて測定した抵抗率は、好ましくは１．５×１０−７Ω・ｍ以下、より好ましくは１．０×１０−７Ω・ｍ以下とすることができる。
第１の本発明のメタライズドセラミックスビア基板１００ａ、１００ｂ、および１００ｃは、融点が６００℃以上１１００℃以下の金属（Ａ）、該金属（Ａ）よりも融点が高い金属（Ｂ）、および、活性金属を含む導電性の金属がスルーホールに密充填されてなる導電性ビア２３を有する。この密充填されてなる導電性ビアとは、ビアの断面を走査型電子顕微鏡により１０００倍の倍率で観察し、ビアの断面の全面積を１００％としたときのボイドが占める面積の割合が、５％未満であるものを指す。本発明においては、ボイドが占める面積の割合が１％未満の導電性ビアを形成することも可能である。なお、当然のことながら、最もよい態様としては、ボイドが占める面積の割合が０％（ボイドが観察されない）のものである。
セラミックス焼結体基板１０上に形成されている金属層（「活性層２９／表面導電層３０／メッキ層４０」、または、「活性層２９／表面導電層３０／酸化防止層５２／メッキ層４０」）は、好適にはフォトリソグラフィー法によりパターニングされている。金属ペーストの焼成による導電性ビアの形成と配線パターン形成とを組み合わせたことにより、金属ペーストを印刷して配線パターンを形成する方法に比べて精密配線とすることができる。また、スルーホールへの金属の充填をメッキによって行う従来法に比べてメッキ層（及び、第３の本発明の製法にあってはレジストパターン）を薄くできるので、該従来法に比べても配線の集積度を高めることができる。第１の本発明のメタライズドセラミックスビア基板においては、配線パターンのラインアンドスペースを、好ましくは５０／５０μｍ以下、より好ましくは４０／４０μｍ以下、さらに好ましくは３０／３０μｍ以下とすることができる。
以下、実施例及び比較例に基づき本発明についてさらに詳述するが、本発明はこれら実施例に限定されるものではない。
＜実施例１（第１の本発明、第２の本発明）＞
（第一金属ペーストの作製）
金属（Ｂ）粉末として平均粒子径（Ｄ５０）が４．５μｍである銅粉末及び平均粒子径（Ｄ５０）が２８μｍである銅粉末の混合物（混合質量比１：１）９７質量部、並びに活性金属粉末として平均粒子径（Ｄ５０）が５μｍである水素化チタン粉末３質量部と、ポリアルキルメタクリレート２質量部をターピネオール４質量部に溶解させたビヒクルとを乳鉢を用いて予備混合した後、３本ロールミルを用いて分散処理することにより、第一金属ペーストを作製した。
（第二金属ペーストの作製）
金属（Ｂ’）粉末として平均粒子径（Ｄ５０）が０．３μｍである銅粉末４７質量部、平均粒子径（Ｄ５０）が１μｍである銅粉末２４質量部、及び、平均粒子径（Ｄ５０）が０．６μｍである銀粉末１４質量部を使用した。この金属（Ｂ’）粉末に対して、活性金属粉末として平均粒子径（Ｄ５０）が２μｍである水素化チタン粉末の粉砕品１５質量部と、ポリアルキルメタクリレート０．５質量部をターピネオール１１質量部及びＭＴＰＨ３０質量部の混合溶媒に溶解させたビヒクルとを乳鉢を用いて予備混合した後、３本ロールミルを用いて分散処理することにより、第二金属ペーストを作製した。
（第三金属ペーストの作製）
金属（Ａ）粉末として平均粒子径（Ｄ５０）が６μｍであるＡｇ−Ｃｕ合金ロウ材粉末（ＢＡｇ−８：融点７８０℃、組成：銀７２質量％−銅２８質量％）と、ポリアルキルメタクリレート４質量部及びリン酸エステル系分散剤０．２質量部をターピネオール１３質量部及びジエチレングリコールモノブチルエーテルアセテート（ＢＣＡ）６質量部の混合溶媒に溶解させたビヒクルとを乳鉢を用いて予備混合した後、３本ロールミルを用いて分散処理することにより、第三金属ペーストを作製した。
（メタライズドセラミックスビア基板の製造）
（工程（２−ａ）、工程（２−ｂ））
上記第一金属ペーストを、直径０．２ｍｍのスルーホール１２を有する厚さ０．６４ｍｍの窒化アルミニウム焼結体基板（セラミックス焼結体基板１０）（トクヤマ社製、商品名ＳＨ−３０）のスルーホール１２内へ、メタルマスクを使用しスクリーン印刷法にて充填し、１００℃で１０分間乾燥させた。次に、基板の両面をバフ研磨し基板表面にはみ出した第一金属ペーストを完全に除去し、水洗後１００℃で１０分間乾燥させた。
（工程（２−ｃ））
上記基板の一方の面の全体に、上記第二金属ペーストをスクリーン印刷法にて印刷し、１５０℃で１０分間乾燥させ第二金属ペースト層２４を形成した。但し、基板の周縁から５ｍｍの領域は、第二金属層ペースト層を形成しない領域を設けた。基板の裏面にも同様にして第二金属ペースト層２４を形成した。
（工程（２−ｄ））
次いで、上記第三金属ペーストを、直径０．４ｍｍのスルーホールを有するメタルマスクを使用しスクリーン印刷法にて第二金属ペースト層２４上に印刷し、１００℃で１０分間乾燥させ第三金属ペースト層２７を形成した。この際、第三金属ペースト層２７は、基板表面と垂直方向から見たときの円形の印刷パターンの中心が、基板の各スルーホールの中心とほぼ重なる位置に配置されるように、略円柱状に形成した。また、スルーホール１２に充填された第一金属ペースト２０中の金属（Ｂ）粉末の量を１００質量部としたときの、第三金属ペースト層２４に含まれる金属（Ａ）粉末の量（Ａ３／Ｂ１×１００、但し、Ａ３は、第三金属ペースト層２４に含まれる金属（Ａ）粉末量であり、Ｂ１は、スルーホール１２中の第一金属ペースト２０に含まれる金属（Ｂ）粉末の量である。）が８０質量部となるように、第三金属ペーストの塗布量を調整した。
（工程（２−ｅ））
次いで、真空中、９００℃にて３０分間焼成することにより、スルーホール１２内に導電性ビア２３を形成させ、基板１０の両面に表面導電層３０を形成させた。この際、窒化アルミニウム製のセッター内（密閉容器内）に基板を収容した状態にて基板の焼成をおこなった。基板をセッター内に収容する際には、第二金属ペースト層２４がセッターと接触しないように、基板周縁部の第二金属ペースト層２４を形成していない領域のみをセッターに接触させ基板を載置した。このとき表面導電層３０の厚みが２μｍとなるように金属ペースト組成物の印刷膜厚を調整した。次に、表面導電層３０の厚みが１．５μｍとなるまで表面導電層３０の表面をバフ研磨し、平滑化をおこなった。同じ条件で形成した基板の断面を電子顕微鏡で確認したところ、窒化チタン層（活性層）２９の厚みは、０．５μｍであった。
（工程（２−ｆ））
その後、硫酸銅メッキ浴を用いて３．０Ａ／ｄｍ２の電流密度で電解メッキをおこない、表面導電層３０上に厚さ３μｍの銅メッキ層４０を基板両面に形成した。
（工程（２−ｇ））
次に、厚さ１９μｍのドライフィルムレジストを基板両面の銅メッキ層４０上に貼付し、配線パターンを形成したフォトマスクを介して超高圧水銀ランプで露光し、次いで炭酸ナトリウム水溶液で現像し、銅メッキ層４０上にレジストパターンを形成した。この際、フォトマスクには、パターン描画性評価用としてピッチ６０μｍ（ライン／スペース＝３０／３０μｍ）のストライプパターン、及び、接合強度評価用として２ｍｍ角のパターンが形成されたものを使用した。なお、２ｍｍ角のパターンのうち、一部のパターンは、導電性ビア２３を介して基板両面のパターンが電気的に導通するよう、基板表面と垂直方向から見たときに導電性ビア２３が基板両面の角パターン内に含まれるようにパターン形成をおこなった。
（工程（２−ｈ））
次に、塩化第二鉄液（ボーメ度４５°Ｂｅ）を用い、液温２０℃、スプレー圧０．１５ＭＰａにて、スプレーエッチングをおこなった。尚、ドライフィルムレジストの無い表面が露出した銅メッキ層４０および表面導電層３０が全てエッチングされた時間をジャストエッチング時間とし、ジャストエッチング時間＋５秒をエッチング時間とした。エッチング後の基板を水中で超音波洗浄をおこない、エッチング後に基板上に一部堆積した黒色の残渣を除去した。エッチング後の基板は、レジストに被覆されていない領域の銅メッキ４０および表面導電層３０が除去され、黄金色の窒化チタン層２９が露出していた。
（工程（２−ｉ））
次に、基板を３％水酸化ナトリウム溶液中に浸漬し、レジストを除去した。
（工程（２−ｊ））
次いで、３０％過酸化水素水４８０ｇにエチレンジアミン四酢酸（ＥＤＴＡ）８ｇを加え、更に２５％アンモニア水を加えてＥＤＴＡを中和・溶解させ、窒化チタンエッチング液（ｐＨ７．５）を調製した。窒化チタンエッチング液に基板を浸漬し、基板表面に露出した窒化チタン層２９および一部残留した表面導電層３０の残渣をエッチングにより除去することによりメタライズド基板１００ａを得た。得られたメタライズド基板１００ａについて評価を行った。結果を表１に示す。
＜実施例２（第１の本発明、第３の本発明）＞
実施例１と同様にして直径０．２ｍｍのスルーホール１２を有する厚さ０．６４ｍｍの窒化アルミニウム基板１０に金属ペーストを充填、印刷、乾燥をおこない（工程（２−ａ）〜工程（２−ｄ）と同様の方法で実施した（工程（３−ａ）〜工程（３−ｄ））。）、実施例１と同様にして焼成およびバフ研磨することにより、表面導電層３０を形成した（工程（２−ｅ）と同様の方法で実施した（工程（３−ｅ））。）。
（工程（３−ｆ））
次いで、ホルマリンを還元剤とする無電解銅メッキ浴を用い、厚さ０．１μｍの無電解メッキ層からなる酸化防止層５２を形成した。
（工程（３−ｇ））
次に、厚さ１９μｍのドライフィルムレジストを、配線パターンを形成したフォトマスクを介して所定の位置に貼付し、超高圧水銀ランプで露光し、次いで炭酸ナトリウム水溶液で現像し、酸化防止層５２上にレジストパターンを形成した。この際、フォトマスクには、パターン描画性評価用としてピッチ６０μｍ（ライン／スペース＝３０／３０μｍ）のストライプパターン、及び、接合強度評価用として２ｍｍ角のパターンが形成されたものを使用した。なお、２ｍｍ角のパターンのうち、一部のパターンは、導電性ビア２３を介して基板両面のパターンが電気的に導通するよう、基板表面と垂直方向から見たときに導電性ビア２３が基板両面の角パターン内に含まれるようにパターン形成をおこなった。
（工程（３−ｈ））
次に、硫酸銅メッキ浴を用いて３Ａ／ｄｍ２の電流密度で電解メッキをおこない、レジスト層が形成されていない酸化防止層５２上に厚さ１０μｍの銅メッキ層を形成した。更に、銅メッキ層上に電解メッキにより厚さ３μｍのニッケル層および厚さ０．２μｍの金メッキ層を形成することにより、銅メッキ層、ニッケルメッキ層及び金メッキ層を有するメッキ層４０を形成した。
（工程（３−ｉ））
その後、基板を３％水酸化ナトリウム溶液中に浸漬し、レジストを剥離した。
（工程（３−ｊ））
次に、テトラアンミン銅（ＩＩ）錯イオン（Ｃｕ（ＮＨ３）４ ２＋）を含有する、アンモニア系銅エッチング液に基板を浸漬し、表面が露出した酸化防止層５２および表面導電層３０を溶解・除去した後、水中で超音波洗浄をおこない、エッチング後に基板上に一部堆積した黒色の残渣を除去した。エッチング後の基板は、銅メッキ層に被覆されていない領域の酸化防止層５２および表面導電層３０が除去され、黄金色の窒化チタン層２９が露出していた。
（工程（３−ｋ））
次いで、実施例１の工程（２−ｊ）と同様にして、基板表面に露出した窒化チタン層２９および一部残留した表面導電層３０の残渣をエッチングにより除去することによりメタライズド基板１００ｃを得た。得られたメタライズド基板１００ｃは、実施例１と同様の方法で評価した。但し、接合強度の評価の際には、メタライズドパターン上に無電解ニッケルメッキ及び無電解金メッキを形成せずに、接合強度の評価をおこなった。その結果を表１に示す。
＜実施例３（第１の本発明、第３の本発明）＞
実施例２において、工程（３−ｆ）をおこなわなかった（すなわち酸化防止層５２を形成しなかった）以外は、実施例２と同様にしておこない、メタライズド基板１００ｂを得た。得られたメタライズド基板１００ｂは、実施例１と同様の方法で評価した。但し、接合強度の評価の際、メタライズドパターン上に無電解ニッケルメッキ及び無電解金メッキを形成せずに、接合強度の評価をおこなった。その結果を表１に示す。
＜実施例４，５（第１の本発明、第２の本発明）＞
実施例１の工程（２−ｄ）において、用いるメタルマスクの厚さを調整することによって、スルーホール１２に充填された第一金属ペースト２０中の金属（Ｂ）粉末の量を１００質量部としたときの、第三金属ペースト層２７に含まれる金属（Ａ）粉末の量（Ａ３／Ｂ１×１００質量部）が表１に示した値となるように、第三金属ペースト層２７の塗布量を調整した以外は、実施例１と同様にしてメタライズド基板を作製し、実施例１と同様の方法で評価した。結果を表１に示す。
＜比較例１＞
直径０．２ｍｍのスルーホール１２を有する厚さ０．６４ｍｍの窒化アルミニウム焼結体基板（セラミックス焼結体基板１０）（トクヤマ社製、商品名ＳＨ−３０）の両面に、アルゴンプラズマスパッタリング装置を用い、厚さ０．３μｍのチタンからなるシード層と、厚さ０．４μｍの銅層（銅スパッタ層）を順に形成した。
次いで、ホルマリンを還元剤とする無電解銅メッキ浴を用い、銅スパッタ層上およびスルーホール内部に、厚さ０．４μｍの無電解メッキ層を形成した。
その後、硫酸銅めっき浴を用いて３．０Ａ／ｄｍ２の電流密度で電解めっきをおこない、無電解メッキ層上に銅メッキ層を形成した。スルーホール内部が銅メッキ層で充填され導電性ビアが形成されるまで、電解めっき処理をおこなったところ、表面導電層上の銅メッキ層の膜厚は、１２０μｍであった。
以降、実施例１と同様にして、工程（２−ｇ）〜工程（２−ｊ）をおこない、メタライズド基板を得た。得られたメタライズド基板は、実施例１と同様の方法で評価した。但し、銅メッキ層のエッチングの際に、ピッチ６０μｍで形成したレジストパターンが脱落した為、銅メッキ層のストライプパターンが形成できず、パターン描画性の評価がおこなえなかった。また、導電性ビアの緻密性の評価において、導電性ビア内部に大きなボイドが観察された。結果を表１に示す。
＜評価方法＞
上記の実施例及び比較例で得られたメタライズドセラミックスビア基板は、以下の方法によりその性能を評価した。
（導電性ビアの緻密性の評価）
上記の実施例および比較例で得られた、メタライズドセラミックスビア基板をエポキシ樹脂に包埋して湿式バフ研磨により鏡面研磨し、メタライズドセラミックスビア基板断面の観察試料を作製した。得られた観察試料を走査型電子顕微鏡（日立ハイテクノロジーズ社製Ｓ−３４００Ｎ）にて観察し（加速電圧１５ｋＶ、二次電子検出モード、観察倍率１０００倍）、導電性ビア中のボイドの量を評価した。導電性ビア断面の全面積のうち、ボイドの占める面積の割合が１％未満である場合を「◎」、１％以上５％未満を「○」、５％以上を「×」とした。結果を表１に示す。
（パターン描画性の評価）
上記の実施例および比較例で得られたメタライズドセラミックスビア基板について、ピッチ６０μｍ（ライン／スペース＝３０／３０μｍ）であるストライプ形状のフォトマスクパターンにおける再現性を評価した。レーザー顕微鏡でメタラズドセラミックスビア基板表面に形成されたストライプ形状のメタライズドパターンを観察し、メタライズ上部の線幅を測定した。また、ラインの断線の有無を確認した。結果を表１に示す。
（活性層：窒化チタン層の有無の確認）
上記で得られたメタライズドセラミックスビア基板断面の観察試料を上記走査型電子顕微鏡（加速電圧１５ｋＶ、反射電子検出モード、観察倍率２０００倍）にて観察し、セラミックス焼結体基板と導電性ビア及びメタライズド層との界面における窒化チタン層（ＴｉＮ層）の厚みを判断した。結果を表１に示す。
（接合強度の評価）
上記の実施例および比較例で得られた評価用メタライズドセラミックスビア基板のメタライズドパターン上に無電解ニッケルメッキを約２．５μｍ、次いで無電解金メッキを約０．４μｍ施した後、以下の手順で接合強度の評価を行った。メッキを施した２ｍｍ角のメタライズドパターン上に先端部の径がφ１．１ｍｍで、且つ先端部表面にニッケルメッキを施した４２アロイ製ネイルヘッドピンを基板と垂直となるようにＰｂ−Ｓｎ半田にて半田付けし、ピンを１０ｍｍ／分の速度で垂直に引張り、基板から破断した際の荷重を記録した。同様の試験を５回実施して荷重の平均値を算出した。結果を表１に示す。
＜評価結果＞
比較例１では、銅メッキ層形成時にめっき法により導電性ビアを形成した為、スルーホールが銅で充填されるまで電解めっきをおこなう必要があった結果、銅メッキ層の膜厚が大きくなった。その結果、銅メッキ層をエッチングする際のサイドエッチング量が大きくなったためにエッチング処理中にレジストが剥離し、ピッチ６０μｍのストライプパターンが形成できなかった。また、導電性ビア内部に大きなボイドも形成された。
他方、実施例１では、銅メッキ層形成時には、既に導電性ビアが形成されており、めっき法によるスルーホールの充填をする必要がないために、銅メッキ層の膜厚を小さくすることが可能であった。この結果、ピッチ６０μｍのストライプパターンの形成が可能であった。実施例２〜５においても同様であった。
以上、現時点において、もっとも、実践的であり、かつ、好ましいと思われる実施形態に関連して本発明を説明したが、本発明は、本願明細書中に開示された実施形態に限定されるものではなく、特許請求の範囲および明細書全体から読み取れる発明の要旨或いは思想に反しない範囲で適宜変更可能であり、そのような変更を伴うメタライズドセラミックスビア基板、および、メタライズドセラミックスビア基板の製造方法もまた本発明の技術的範囲に包含されるものとして理解されなければならない。
本発明のメタライズドセラミックスビア基板はＬＥＤ等の電子素子を搭載するのに使用することができる。特に、焼結体基板をＡｌＮにより構成した場合は、高出力ＬＥＤ等の大きな熱を放出する電子素子を搭載する基板として好適である。本発明のメタライズドセラミックスビア基板は、本発明の製造方法によって製造することができる。
１０ セラミックス焼結体基板
１２ スルーホール
２０ 第一金属ペースト
２３ 導電性ビア
２４ 第二金属ペースト層
２７、２７Ｘ、２７Ｙ 第三金属ペースト層
２９ 活性層
３０ 表面導電層
４０ メッキ層
５０ レジストパターン
５２ 酸化防止層
１００ａ、１００ｂ、１００ｃ メタライズドセラミックスビア基板

Claims (15)

  1. セラミックス焼結体基板に導電性ビアが形成されているメタライズドセラミックスビア基板であって、
    融点が６００℃以上１１００℃以下の金属（Ａ）と、該金属（Ａ）よりも融点が高い金属（Ｂ）と、活性金属とを含む導電性の金属が、前記セラミックス焼結体基板のスルーホールに密充填されてなる前記導電性ビアを有し、
    前記セラミックス焼結体基板の両面のうち少なくとも一方の面に、前記金属（Ａ）と、前記金属（Ｂ）と、活性金属とを含む導電性の金属からなる表面導電層を有する配線パターンを有し、
    前記配線パターンが、前記表面導電層の表面にメッキ層を有し、
    前記導電性ビアと前記セラミックス焼結体基板との界面および前記表面導電層と前記セラミックス焼結体基板との界面に活性層が形成されている、メタライズドセラミックスビア基板。
  2. 前記融点が６００℃以上１１００℃以下の金属（Ａ）が、金ろう、銀ろう、および、銅から選ばれる一種または二種以上である、
    請求項１に記載のメタライズドセラミックスビア基板。
  3. 前記金属（Ａ）よりも融点が高い金属（Ｂ）が、銀、銅および金から選ばれる一種または二種以上である、
    請求項１または２に記載のメタライズドセラミックスビア基板。
  4. 前記活性層が、前記活性金属と、前記セラミックス焼結体基板のセラミックス成分とが反応して形成された反応層である、
    請求項１〜３のいずれか一項に記載のメタライズドセラミックスビア基板。
  5. 前記活性金属がチタンであり、該チタンと反応する前記セラミックス成分が窒素であり、
    前記反応層が窒化チタン層である、
    請求項４に記載のメタライズドセラミックスビア基板。
  6. 前記セラミックス焼結体基板が窒化アルミニウム焼結体基板である、
    請求項１〜５のいずれか一項に記載のメタライズドセラミックスビア基板。
  7. 前記メッキ層が銅メッキ層を含む、
    請求項１〜６のいずれか一項に記載のメタライズドセラミックスビア基板。
  8. 前記配線パターンが、フォトリソグラフィー法によって形成されたメタライズドパターンである、
    請求項１〜７のいずれか一項に記載のメタライズドセラミックスビア基板。
  9. 前記配線パターンのラインアンドスペースが、５０μｍ／５０μｍ以下である、
    請求項１〜８のいずれか一項に記載のメタライズドセラミックスビア基板。
  10. スルーホールを有するセラミックス焼結体基板を準備する工程、
    融点が６００℃以上１１００℃以下の金属（Ａ）よりも融点が高い金属（Ｂ）粉末と、活性金属粉末とを含んでなる第一金属ペーストを前記スルーホールに充填する充填工程、
    前記金属（Ａ）よりも融点が高い金属（Ｂ’）粉末と活性金属粉末とを含んでなる第二金属ペーストを、該第二金属ペーストが前記第一金属ペーストに接触するように、前記セラミックス焼結体基板の両面のうち少なくとも一方の表面に塗布して、第二金属ペースト層を形成する工程、
    前記金属（Ａ）粉末を含んでなる第三金属ペーストを前記第二金属ペースト層の表面に塗布して、第三金属ペースト層を形成する工程、
    上記で得られた基板を焼成することにより、前記スルーホール内に導電性ビアを形成し、前記セラミックス焼結体基板の表面に表面導電層を形成し、かつ、該導電性ビアと前記セラミックス焼結体基板との界面および該表面導電層と前記セラミックス焼結体基板との界面に活性層を形成する焼成工程、
    前記表面導電層の表面にメッキ層を形成する工程、
    該メッキ層のうち配線パターンとして残す部分の表面に、レジストパターンを形成する工程、
    前記メッキ層および前記表面導電層のうち、前記レジストパターンに被覆されていない部分をエッチングにより除去する工程、
    前記レジストパターンを除去する工程、および、
    前記活性層の露出した部分をエッチングする工程
    を含み、
    前記第三金属ペースト層を形成する工程においては、前記セラミックス焼結体基板の平面視透視において、前記第三金属ペースト層が形成される領域と、該形成される第三金属ペースト層に接する前記第二金属ペースト層に接する、前記スルーホールの開口端部、が占める領域とが重複部分を有する、
    請求項１〜９のいずれか一項に記載のメタライズドセラミックスビア基板の製造方法。
  11. スルーホールを有するセラミックス焼結体基板を準備する工程、
    融点が６００℃以上１１００℃以下の金属（Ａ）よりも融点が高い金属（Ｂ）粉末と、活性金属粉末とを含んでなる第一金属ペーストを前記スルーホールに充填する充填工程、
    前記金属（Ａ）よりも融点が高い金属（Ｂ’）粉末と活性金属粉末とを含んでなる第二金属ペーストを、該第二金属ペーストが前記第一金属ペーストに接触するように、前記セラミックス焼結体基板の両面のうち少なくとも一方の表面に塗布して、第二金属ペースト層を形成する工程、
    前記金属（Ａ）粉末を含んでなる第三金属ペーストを前記第二金属ペースト層の表面に塗布して、第三金属ペースト層を形成する工程、
    上記で得られた基板を焼成することにより、前記スルーホール内に導電性ビアを形成し、前記セラミックス焼結体基板の表面に表面導電層を形成し、かつ、該導電性ビアと前記セラミックス焼結体基板との界面および該表面導電層と前記セラミックス焼結体基板との界面に活性層を形成する焼成工程、
    前記表面導電層上の、配線パターンを形成しない位置に、レジストパターンを形成する工程、
    前記表面導電層上の、前記レジストパターンに被覆されていない位置に、メッキ層を形成する工程、
    前記レジストパターンを除去する工程、
    前記表面導電層の露出した部分をエッチングする工程、および、
    前記活性層の露出した部分をエッチングする工程
    を含み、
    前記第三金属ペースト層を形成する工程においては、前記セラミックス焼結体基板の平面視透視において、前記第三金属ペースト層が形成される領域と、該形成される第三金属ペースト層に接する前記第二金属ペースト層に接する、前記スルーホールの開口端部、が占める領域とが重複部分を有する、
    請求項１〜９のいずれか一項に記載のメタライズドセラミックスビア基板の製造方法。
  12. 前記焼成工程の後に、前記表面導電層表面に銅ストライクメッキによる酸化防止層を形成する工程を有する、
    請求項１１に記載のメタライズドセラミックスビア基板の製造方法。
  13. 前記焼成工程の後に、前記表面導電層の表面を研磨する研磨工程をさらに有する、
    請求項１０〜１２のいずれか一項に記載のメタライズドセラミックスビア基板の製造方法。
  14. 前記金属（Ｂ’）粉末が、前記金属（Ａ）粉末を構成する金属元素のうち該金属（Ａ）粉末より高い融点を有する金属元素の単体金属粉末を含む、
    請求項１０〜１３のいずれか一項に記載のメタライズドセラミックスビア基板の製造方法。
  15. 前記金属（Ａ）粉末が銀−銅合金ろう材粉末を含み、
    前記金属（Ｂ）粉末が銅粉末を含み、
    前記金属（Ｂ’）粉末が銅粉末と銀粉末とを含み、
    前記活性金属粉末が、チタン粉末及び水素化チタン粉末から選ばれる一種以上である、
    請求項１４に記載のメタライズドセラミックスビア基板の製造方法。
JP2012013008A 2012-01-25 2012-01-25 メタライズドセラミックスビア基板及びその製造方法 Pending JP2013153051A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2012013008A JP2013153051A (ja) 2012-01-25 2012-01-25 メタライズドセラミックスビア基板及びその製造方法
US13/710,805 US9307637B2 (en) 2012-01-25 2012-12-11 Metallized via-holed ceramic substrate, and method for manufacture thereof
TW101146869A TWI598006B (zh) 2012-01-25 2012-12-12 瓷金貫孔基板及其之製造方法
CN201310022616.4A CN103228102B (zh) 2012-01-25 2013-01-22 金属化陶瓷通孔基板及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012013008A JP2013153051A (ja) 2012-01-25 2012-01-25 メタライズドセラミックスビア基板及びその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2015182132A Division JP5989879B2 (ja) 2015-09-15 2015-09-15 メタライズドセラミックスビア基板及びその製造方法

Publications (1)

Publication Number Publication Date
JP2013153051A true JP2013153051A (ja) 2013-08-08

Family

ID=48796317

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012013008A Pending JP2013153051A (ja) 2012-01-25 2012-01-25 メタライズドセラミックスビア基板及びその製造方法

Country Status (4)

Country Link
US (1) US9307637B2 (ja)
JP (1) JP2013153051A (ja)
CN (1) CN103228102B (ja)
TW (1) TWI598006B (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015056501A (ja) * 2013-09-11 2015-03-23 セイコーエプソン株式会社 回路基板、回路基板の製造方法、電子デバイス、電子機器および移動体
JP2017183715A (ja) * 2016-03-28 2017-10-05 三ツ星ベルト株式会社 貫通電極を有する両面配線基板及びその製造方法
WO2020160545A1 (en) * 2019-02-01 2020-08-06 Averatek Corporation Coating of nano-scaled cavities
JPWO2021245912A1 (ja) * 2020-06-05 2021-12-09
KR102402471B1 (ko) * 2020-12-22 2022-05-26 주식회사 셀코스 표면 코팅의 균일도 향상을 위한 코팅 방법

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5693940B2 (ja) * 2010-12-13 2015-04-01 株式会社トクヤマ セラミックスビア基板、メタライズドセラミックスビア基板、これらの製造方法
US9282638B2 (en) * 2012-01-13 2016-03-08 Zycube Co., Ltd. Electrode, electrode material, and electrode formation method
CN105246861A (zh) * 2013-06-05 2016-01-13 陶瓷技术有限责任公司 在陶瓷基材上的金属层
CN105432154B (zh) * 2013-07-29 2018-08-07 费罗公司 导电迹线和形成导电迹线的方法
CN104039079B (zh) * 2013-12-01 2017-03-29 东莞市震泰电子科技有限公司 集成线路板
CN107113969B (zh) * 2015-01-13 2019-06-25 日本特殊陶业株式会社 陶瓷基板
US10593562B2 (en) 2015-04-02 2020-03-17 Samtec, Inc. Method for creating through-connected vias and conductors on a substrate
WO2016161434A1 (en) 2015-04-02 2016-10-06 Nanopac Technologies, Inc. Method for creating through-connected vias and conductors on a substrate
WO2017154422A1 (ja) * 2016-03-11 2017-09-14 日本碍子株式会社 接続基板
TWI595820B (zh) * 2016-03-17 2017-08-11 頎邦科技股份有限公司 線路基板圖案化製程及線路基板
JP2018037527A (ja) * 2016-08-31 2018-03-08 日本特殊陶業株式会社 配線基板及びその製造方法
CN107958835A (zh) * 2016-10-14 2018-04-24 上海新昇半导体科技有限公司 一种半导体晶圆的抛光方法
CN108885918B (zh) * 2016-12-27 2020-05-01 三之星机带株式会社 导电性糊以及电子基板及其制造方法
WO2018131095A1 (ja) * 2017-01-11 2018-07-19 日立化成株式会社 無加圧接合用銅ペースト、接合体、及び半導体装置
DE102017114891A1 (de) * 2017-07-04 2019-01-10 Rogers Germany Gmbh Verfahren zur Herstellung einer Durchkontaktierung in einer aus einer Keramik gefertigten Trägerschicht und Trägerschicht mit Durchkontaktierung
CN108323003A (zh) * 2018-01-24 2018-07-24 深圳市牧泰莱电路技术有限公司 一种带金属化通孔的陶瓷线路板及其制造方法
JP6446155B1 (ja) * 2018-07-17 2018-12-26 株式会社日立パワーソリューションズ 両面回路非酸化物系セラミックス基板およびその製造方法
CN109511218A (zh) * 2018-12-16 2019-03-22 天津荣事顺发电子有限公司 一种多层陶瓷电路板制备方法
CN114303447A (zh) * 2019-08-19 2022-04-08 德国艾托特克有限两合公司 制备含以铜填充的微通孔的高密度互连印刷电路板的方法
CN110769615B (zh) * 2019-09-17 2022-07-15 昆山市柳鑫电子有限公司 一种陶瓷覆铜板导电微孔及其制备方法
DE102019126954A1 (de) * 2019-10-08 2021-04-08 Rogers Germany Gmbh Verfahren zur Herstellung eines Metall-Keramik-Substrats, Lötsystem und Metall-Keramik-Substrat, hergestellt mit einem solchen Verfahren
CN112018030A (zh) * 2020-08-11 2020-12-01 安徽蓝讯通信技术有限公司 一种基板通孔的填充方法
CN116477963B (zh) * 2023-04-18 2023-12-26 福建华清电子材料科技有限公司 带孔陶瓷生产带引脚陶瓷覆铜基板的方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11340600A (ja) * 1998-05-22 1999-12-10 Toshiba Corp セラミックス回路基板

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4463940B2 (ja) * 2000-05-02 2010-05-19 富士通株式会社 薄膜多層回路基板
JP2002043740A (ja) * 2000-07-24 2002-02-08 Matsushita Electric Works Ltd セラミック基板のスルーホールへの金属充填方法
US6800211B2 (en) 2002-08-26 2004-10-05 Tong Hsing Electric Industries Ltd. Method for removing voids in a ceramic substrate
CN1759492B (zh) * 2003-03-10 2010-04-28 丰田合成株式会社 固体元件装置的制造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11340600A (ja) * 1998-05-22 1999-12-10 Toshiba Corp セラミックス回路基板

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015056501A (ja) * 2013-09-11 2015-03-23 セイコーエプソン株式会社 回路基板、回路基板の製造方法、電子デバイス、電子機器および移動体
JP2017183715A (ja) * 2016-03-28 2017-10-05 三ツ星ベルト株式会社 貫通電極を有する両面配線基板及びその製造方法
WO2020160545A1 (en) * 2019-02-01 2020-08-06 Averatek Corporation Coating of nano-scaled cavities
JPWO2021245912A1 (ja) * 2020-06-05 2021-12-09
JP7152501B2 (ja) 2020-06-05 2022-10-12 三ツ星ベルト株式会社 ビア充填基板の製造方法および導電ペーストのキット
KR102402471B1 (ko) * 2020-12-22 2022-05-26 주식회사 셀코스 표면 코팅의 균일도 향상을 위한 코팅 방법

Also Published As

Publication number Publication date
CN103228102A (zh) 2013-07-31
US20130186675A1 (en) 2013-07-25
TW201332406A (zh) 2013-08-01
CN103228102B (zh) 2017-04-19
TWI598006B (zh) 2017-09-01
US9307637B2 (en) 2016-04-05

Similar Documents

Publication Publication Date Title
JP2013153051A (ja) メタライズドセラミックスビア基板及びその製造方法
JP5693940B2 (ja) セラミックスビア基板、メタライズドセラミックスビア基板、これらの製造方法
JP5431598B2 (ja) メタライズド基板、金属ペースト組成物、および、メタライズド基板の製造方法
KR101336902B1 (ko) 메탈라이즈드 기판을 제조하는 방법, 메탈라이즈드 기판
JP5731476B2 (ja) メタライズド基板の製造方法
US9017563B2 (en) Plating method of circuit substrate, production method of plated circuit substrate, and silver etching liquid
JP4980439B2 (ja) メタライズドセラミック基板の製造方法
JP5922739B2 (ja) セラミックスビア基板、メタライズドセラミックスビア基板、これらの製造方法
JP5989879B2 (ja) メタライズドセラミックスビア基板及びその製造方法
JP6774898B2 (ja) 貫通電極を有する両面配線基板及びその製造方法
JP2008204980A (ja) 多層セラミック基板とその製造方法
JP5265256B2 (ja) セラミック配線基板
CN114080868A (zh) 通孔填充基板的制造方法以及导电糊的套装
JP4949945B2 (ja) セラミック配線基板及びセラミック配線基板の製造方法
JPH11103169A (ja) ガラスセラミック配線基板
JP2011154807A (ja) 銅メタライズ組成物およびそれを用いたガラスセラミック配線基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141003

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150710

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150721

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20151208