JPH11340600A - セラミックス回路基板 - Google Patents

セラミックス回路基板

Info

Publication number
JPH11340600A
JPH11340600A JP14178198A JP14178198A JPH11340600A JP H11340600 A JPH11340600 A JP H11340600A JP 14178198 A JP14178198 A JP 14178198A JP 14178198 A JP14178198 A JP 14178198A JP H11340600 A JPH11340600 A JP H11340600A
Authority
JP
Japan
Prior art keywords
metal
ceramic
circuit board
layer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP14178198A
Other languages
English (en)
Inventor
Takayuki Naba
隆之 那波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP14178198A priority Critical patent/JPH11340600A/ja
Publication of JPH11340600A publication Critical patent/JPH11340600A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Parts Printed On Printed Circuit Boards (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

(57)【要約】 【課題】セラミックス基板の両面に回路層を形成し半導
体モジュール等を小型に形成することが可能なセラミッ
クス回路基板を提供する。 【解決手段】表面側から裏面側に貫通する貫通孔5を有
するセラミックス基板2と、上記貫通孔5内に充填され
た導電体6と、上記セラミックス基板2の表面側および
裏面側にそれぞれ形成された金属回路層3,4とを備
え、上記表面側および裏面側に形成された金属回路層
3,4が上記導電体6を介して導通していることを特徴
とするセラミックス回路基板1である。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明はセラミックス回路基
板に係り、特にセラミックス基板の両面に回路層を形成
し半導体モジュールを小型に形成することができるセラ
ミックス回路基板に関する。
【0002】
【従来の技術】近年、パワートランジスタモジュールや
スイッチング電源モジュール等の半導体モジュールを構
成する回路基板として、セラミックス基板上に銅板等の
金属板を接合したセラミックス回路基板が広く使用され
ている。また、上記セラミックス基板としては、電気絶
縁性を有すると共に、熱伝導性に優れた窒化アルミニウ
ム基板や窒化けい素基板等が一般的に使用されている。
【0003】上述したような銅板で回路を構成したセラ
ミックス回路基板11は、例えば図7〜図9に示すよう
にセラミックス基板12の一方の表面に金属回路板13
としての銅板を接合する一方、他方の表面に裏金属板1
4としての銅板を接合して形成される。なお、上記裏金
属板14はセラミックス基板12の表面側に接合される
金属回路板13とほぼ等しい重量割合で接合され、セラ
ミックス基板12の両面における金属量を等しくするこ
とによりセラミックス基板と金属との熱膨張差によるセ
ラミックス回路基板11の反りを防止するために接合さ
れるものであり、回路層としては使用されていない。
【0004】上記セラミックス基板12表面に各種金属
板などの回路層を形成する手法としては、下記のような
直接接合法,高融点金属メタライズ法,活性金属法など
が使用されている。直接接合法は、例えばセラミックス
基板12上に銅板を、Cu−Cu2 O等の共晶液相を利
用して直接接合する、いわゆる銅直接接合法(DBC
法:Direct Bonding Copper 法)であり、高融点金属メ
タライズ法はMoやWなどの高融点金属をセラミックス
基板表面に焼き付けて金属回路層を形成する方法であ
る。また、活性金属法は、4A族元素や5A族元素のよ
うな活性金属を含むろう材層を介してセラミックス基板
12上に金属板を一体に接合する方法である。
【0005】また、具体的な回路の形成方法としては、
予めプレス加工やエッチング加工によりパターニングし
た銅板を用いたり、接合後にエッチング等の手法により
パターニングする等の方法が知られている。また、メタ
ライズ法によってセラミックス基板表面に一体に形成し
たメタライズ層をエッチング処理して所定の回路パター
ンを形成する方法も採用されている。これらDBC法や
活性金属ろう付け法およびメタライズ法により得られる
セラミックス回路基板は、いずれも単純構造で熱抵抗が
小さく、大電流型や高集積型の半導体チップに対応でき
る等の利点を有している。
【0006】
【発明が解決しようとする課題】近年、セラミックス回
路基板を使用した半導体装置の高出力化、半導体素子の
高集積化が急速に進行する一方、半導体モジュールの小
型化に伴い、セラミックス回路基板への高密度実装化も
要求されている。
【0007】しかしながら、従来のセラミックス回路基
板においては、単なる平板状のセラミックス基板の表面
側にのみ回路パターンを形成する一方、裏面側にはセラ
ミックス回路基板の反りを防止するための裏金属板を接
合した構造を有するため、高集積化した半導体素子(S
iチップ)を表面側に搭載した場合には、半導体素子の
各端子を表面側にのみに形成した回路パターン(配線
層)にそれぞれ接合する必要があった。そのため、高集
積化した半導体素子の各端子を各回路パターンに接続す
るためには、大型のセラミックス基板を使用することが
必須であり、半導体装置のダウンサイジングの技術的要
請に対応することが困難であるという問題点があった。
【0008】本発明は上記の問題点を解決するためにな
されたものであり、セラミックス基板の両面に回路層を
形成し半導体モジュール等を小型に形成することが可能
なセラミックス回路基板を提供することを目的とする。
【0009】
【課題を解決するための手段】上記目的を達成するた
め、本願発明者は、特にセラミックス回路基板において
回路層(回路パターン)を形成する面積を増加させるこ
とが可能となる構造を種々検討した。その結果、特にセ
ラミックス基板の表面側のみだけではなく裏面側にも回
路パターンを形成し、表面側の回路パターンと裏面側の
回路パターンとを確実に導通させることにより、裏面側
の回路パターンも、表面側に搭載される半導体素子の配
線層として利用でき、実質的に配線層の形成密度を2倍
に高めることができ、ひいてはセラミックス回路基板を
小型に形成できるという知見を得た。
【0010】本発明は上記知見に基づいて完成されたも
のである。すなわち、本発明に係るセラミックス回路基
板は、表面側から裏面側に貫通する貫通孔を有するセラ
ミックス基板と、上記貫通孔内に充填された導電体と、
上記セラミックス基板の表面側および裏面側にそれぞれ
形成された金属回路層とを備え、上記表面側および裏面
側に形成された金属回路層が上記導電体を介して導通し
ていることを特徴とする。
【0011】また、セラミックス基板の表面側および裏
面側に形成された金属回路層が金属板から成ることを特
徴とする。さらにセラミックス基板の表面側および裏面
側に形成された金属回路層がメタライズ層から成ること
を特徴とする。
【0012】また、導電体と金属回路層とを一体に形成
することもできる。さらに、導電体は貫通孔に注入され
た溶融金属の凝固体から形成してもよい。また、導電体
は貫通孔に充填された金属ステムから構成してもよい。
【0013】さらに、金属回路層が、Ti,Zr,H
f,Nbから選択される少なくとも1種の活性金属を含
有するように構成してもよい。また、金属回路層が金属
板から成り、この金属板が、Ti,Zr,Hf,Nbか
ら選択される少なくとも1種の活性金属を含有するろう
材層を介してセラミックス基板に接合されていることを
特徴とする。さらに、セラミックス基板の一方の表面に
形成される金属回路層が金属板から成り、この金属板の
セラミックス基板との接合面側に金属ステムから成る導
電体を予め接合したことを特徴とする。
【0014】また、セラミックス基板の一方の表面に金
属回路層としての金属板が直接接合されている一方、セ
ラミックス基板の他方の表面に、Ti,Zr,Hf,N
bから選択される少なくとも1種の活性金属を含有する
ろう材層を介して他の金属回路層としての金属板が接合
されていることを特徴とする。
【0015】本発明に係るセラミックス回路基板に使用
されるセラミックス基板としては、特に限定されるもの
ではなく、酸化アルミニウム(アルミナ:Al2 3
等の酸化物系セラミックス基板の他に、窒化アルミニウ
ム(AlN),窒化けい素(Si3 4 ),窒化チタン
(TiN)等の窒化物、炭化けい素(SiC),炭化チ
タン(TiC)等の炭化物、またはほう化ランタン等の
ほう化物等の非酸化物系セラミックス基板でもよい。こ
れらのセラミックス基板には酸化イットリウムなどの焼
結助剤等が含有されていてもよい。
【0016】また、セラミックス基板の厚さ方向に貫通
して形成される貫通孔は、この内部に充填した導電体を
介してセラミックス基板の表面側および裏面側に形成し
た金属回路層を相互に導通するために、セラミックス基
板が成形体である段階において打抜きまたはドリリング
等により穿設される。上記貫通孔の形状、大きさは特に
限定されるものではないが、導電体ペーストを充填する
際の流動性および容易性を考慮して内径が0.5〜1.
5mm程度の円柱状の貫通孔が望ましい。
【0017】上記貫通孔に充填する導電体としては電気
伝導性を有するものであれば、特に限定されないが、貫
通孔に注入された溶融金属の凝固体から構成してもよい
し、または、貫通孔の内径よりやや小さい外径を有する
金属ステムで構成してもよい。また、上記導電体は、後
述する金属回路層の少なくとも一方と一体に形成しても
よい。
【0018】また上記金属回路層および導電体を構成す
る金属としては、銅,アルミニウム,鉄,ニッケル,ク
ロム,銀,モリブデン,タングステン,コバルトの単体
またはその合金など、基板成分との共晶化合物を生成し
たり、直接接合法や活性金属法またはメタライズ法を適
用できる金属であれば特に限定されないが、特に導電性
および価格の観点から銅,アルミニウムまたはその合金
が好ましい。
【0019】上記金属回路層は、上記のような金属を含
有するペースト、例えばMo−TiN系導体ペースト,
Ag−Cu−Ti−In系ペースト,Ag−Cu−Ti
系ペーストをセラミックス基板の両面に印刷塗布した後
に、窒素ガス(N2 )などの非酸化性雰囲気中で温度1
600〜1800℃程度で焼成して形成されるメタライ
ズ層で構成してもよい。
【0020】なお、上記金属回路層としてのメタライズ
層がTi,Zr,Hf,Nbから選択される少なくとも
1種の活性金属を含有することにより、接合過程で活性
金属がセラミックス基板側に拡散・吸着し反応生成物を
生じ、活性金属の偏析層が形成され、この偏析層により
金属回路層とセラミックス基板との接合強度を大幅に高
めることができる。
【0021】また、上記金属回路層は、金属板をセラミ
ックス基板両面に直接接合法によって接合したり、T
i,Zr,Hf,Nbから選択される少なくとも1種の
活性金属を含有するろう材層を介してセラミックス基板
に接合したりして形成することもできる。
【0022】金属板の厚さは、通電容量等を勘案して決
定されるが、セラミックス基板の厚さを0.25〜1.
2mmの範囲とする一方、金属板の厚さを0.1〜0.5
mmの範囲に設定して両者を組み合せると熱膨張差による
変形などの影響を受けにくくなる。
【0023】特に金属回路層として銅回路板を使用し直
接接合法によって接合する場合には、酸素を100〜1
000ppm含有するタフピッチ電解銅から成る銅回路
板を使用し、さらに銅回路板表面に所定厚さの酸化銅層
を予め形成することにより、直接接合時に、発生するC
u−O共晶の量を増加させ、基板と銅回路板との接合強
度を、より向上させることができる。
【0024】上記酸化銅層などの酸化物層は、例えば金
属板を大気中において温度150〜360℃の範囲にて
20〜120秒間加熱する表面酸化処理を実施すること
によって形成される。ここで、酸化銅層の厚さが1μm
未満の場合は、Cu−O共晶の発生量が少なくなるた
め、基板と銅回路板との未接合部分が多く、接合強度を
向上させる効果は少ない。一方、酸化銅層の厚さが10
μmを超えるように過大にしても、接合強度の改善効果
が少なく、却って銅回路板の導電特性を阻害することに
なる。したがって、銅回路板表面に形成する酸化銅層の
厚さは1〜10μmの範囲が好ましい。そして同様の理
由により2〜5μmの範囲がより望ましい。
【0025】なお、直接接合法はAl2 3 などの酸化
物系セラミックス基板のみについては直ちに適用可能で
あり、一方、窒化アルミニウムや窒化けい素などの非酸
化物系セラミックス基板にそのまま適用しても基板に対
する濡れ性が低いため、金属板の充分な接合強度が得ら
れない。
【0026】そこでセラミックス基板として非酸化物系
セラミックスを使用する場合には、その非酸化物系セラ
ミックス基板の表面に予め酸化物層を形成し、基板に対
する濡れ性を高める必要がある。この酸化物層は上記非
酸化物系セラミックス基板を、空気中などの酸化雰囲気
中で温度1000〜1400℃程度で2〜15時間加熱
して形成される。この酸化物層の厚さが0.5μm未満
の場合には、上記濡れ性の改善効果が少ない一方、10
μmを超えるように厚く形成しても改善効果が飽和する
ため、酸化物層の厚さは0.5〜10μmの範囲が必要
であり、より好ましくは1〜5μmの範囲が望ましい。
【0027】本発明に係るセラミックス回路基板におい
て、活性金属法によって金属回路板を接合する際に形成
されるろう材層は、Ti,Zr,Hf,Nbから選択さ
れる少なくとも1種の活性金属を含有し適切な組成比を
有するAg−Cu系ろう材等で構成され、このろう材組
成物を有機溶媒中に分散して調製した接合用組成物ペー
ストをセラミックス基板表面にスクリーン印刷する等の
方法で形成される。
【0028】上記接合用組成物ペーストの具体例として
は、下記のようなものがある。すなわち重量%でCuを
15〜35%、Ti,Zr,Hf,Nbから選択される
少くとも1種の活性金属を1〜10%、残部が実質的に
Agから成る組成物を有機溶媒中に分散して調製した接
合用組成物ペーストを使用するとよい。
【0029】上記活性金属はセラミックス基板に対する
ろう材の濡れ性を改善するための成分であり、特に窒化
アルミニウム(AlN)基板に対して有効である。上記
の活性金属の配合量は、接合用組成物全体に対して1〜
10重量%が適量である。
【0030】また本発明に係るセラミックス回路基板を
製造する際に、セラミックス基板の一方の表面に形成さ
れる金属回路層を金属板で形成し、この金属板のセラミ
ックス基板との接合面側に金属ステムから成る導電体を
予め接合しておくことにより、セラミックス基板の貫通
孔に嵌入する導電体によってセラミックス基板に対する
金属板の位置決めが容易になり、位置決め精度が高いセ
ラミックス回路基板が得られる。
【0031】また、セラミックス基板の一方の表面に金
属回路層としての金属板を直接接合する一方、セラミッ
クス基板の他方の表面に、Ti,Zr,Hf,Nbから
選択される少なくとも1種の活性金属を含有するろう材
層を介して他の金属回路層としての金属板を接合するこ
とにより、各接合方法に応じた接合強度を有する各金属
回路層を組み合せたセラミックス回路基板が得られる。
【0032】なお、上記のようにセラミックス基板の表
面側と裏面側とにおいて接合方法を変える場合、例えば
銅板を使用した直接接合法においては、接合温度が10
65℃と高温度になる一方、活性金属法では接合温度は
600〜850℃程度となる。ここで活性金属法によっ
て一方の金属板を接合した後に、より高い接合温度で他
方の金属板を直接接合法によって接合した場合には、活
性金属法で接合した接合部が劣化してしまうため、必ず
直接接合法により、一方の金属板を接合した後に、活性
金属法で他方の金属板を接合する必要がある。
【0033】そして、上記のようにセラミックス基板の
表面側および裏面側に一体に接合した金属板、メタライ
ズ層を必要に応じてエッチング加工することにより、所
定の回路パターン(配線層)を有するセラミックス回路
基板が形成される。なお、上記のように形成した回路パ
ターンの表面に厚さ2〜5μm程度のNi,Auめっき
層を形成することにより、半導体素子などの電子部品と
の接合強度をより高めることが可能になる。
【0034】上記構成に係るセラミックス回路基板によ
れば、セラミックス基板の表面側のみだけではなく、裏
面側にも金属回路層が形成され、表面側の金属回路層と
裏面側の金属回路層とが導電体を介して導通するように
形成されているため、裏面側の金属回路層も配線層とし
て利用でき、配線層の密度を倍増でき、所要配線層を従
来と同一とすればセラミックス回路基板を小形に形成す
ることができる。
【0035】
【発明の実施の形態】次に本発明の実施形態について添
付図面を参照し、以下の実施例に基づいて、より具体的
に説明する。
【0036】実施例1 図1および図2に示すように縦25mm×横50mm×厚さ
0.635mmのセラミックス基板2としての窒化アルミ
ニウム(AlN)基板を用意した。このAlN基板には
厚さ方向に貫通する内径0.8mmの貫通孔5が穿設され
ている。
【0037】次に上記AlN基板2の両面にAg−Cu
−Ti−In系ろう材ペーストを所定形状にスクリーン
印刷してろう材層を形成するとともに、各貫通孔5にろ
う材ペーストを十分に充填した。さらに、厚さ0.2mm
の無酸素銅から成る金属回路板3,4をそれぞれAlN
基板2の表面側および裏面側の所定位置に押圧配置した
状態で加熱炉に入れ、1.3×10-8MPa以下の高真
空中で温度800℃に加熱することにより、上記ろう材
層を介して各金属回路板3,4をAlN基板2に一体に
接合すると同時に、上記表面側の金属回路板3と裏面側
の金属回路板4とを電気的に接続する導電体6を形成し
た。
【0038】さらに各金属回路板3,4をエッチング処
理することにより、図1に示すような所定の金属回路パ
ターンを有する金属回路層とするとともに、この金属回
路層の表面に厚さ5μmのNiめっき層を形成すること
により、図1〜図3に示すような実施例1に係るセラミ
ックス回路基板1を製造した。
【0039】上記実施例のセラミックス回路基板によれ
ば、セラミックス基板の表面側のみならず裏面側にも金
属回路層が形成されているため、配線層の密度を倍増す
ることができ、高い集積度を有する半導体素子も搭載す
ることができる。また、従来と比較してセラミックス回
路基板を比較的に安価に、かつ小型に形成することがで
きる。
【0040】実施例2 実施例1において使用した、貫通孔を穿設した窒化アル
ミニウム(AlN)基板を溶融した銅中に浸漬し、各貫
通孔に溶融銅を注入した後に引き上げて、注入した銅を
凝固せしめて導電体を形成した。
【0041】以下、実施例1と同様にしてセラミックス
基板の両面にAg−Cu−Ti−In系ろう材ペースト
を所定形状にスクリーン印刷してろう材層を形成した。
さらに、厚さ0.2mmの無酸素銅から成る金属回路板を
AlN基板の表面側および裏面側の所定位置に押圧配置
した状態で加熱炉に入れ、1.3×10-8MPa以下の
真空中で温度800℃に加熱することにより、上記ろう
材層を介して各金属回路板をAlN基板に一体に接合し
た。さらに、実施例1と同様にエッチング処理した後
に、Niめっき層を形成することにより、実施例2に係
るセラミックス回路基板を製造した。
【0042】上記実施例2に係るセラミックス回路基板
においても、実施例1と同様に、セラミックス基板の両
面に形成された金属回路層が導電体を介して確実に導通
されており、電気抵抗および熱抵抗をともに小さく保っ
た状態で小型で高密度実装が可能なセラミックス回路基
板が得られた。
【0043】実施例3 直径0.7mm×高さ0.6mmの銅製の円柱状の金属ステ
ムを調製し、この金属ステムを、実施例1において使用
したAlN基板2の各貫通孔5に埋設して導電体6とし
た点以外は、実施例2と同様な条件でろう材ペーストの
印刷塗布,金属回路板3,4の加熱接合,エッチング処
理およびNiめっき層の形成を行って実施例3に係るセ
ラミックス回路基板を調製した。
【0044】上記実施例3に係るセラミックス回路基板
においても、実施例1と同様に、セラミックス基板2の
両面に形成された金属回路層3,4が導電体6を介して
確実に導通されており、電気抵抗および熱抵抗をともに
小さく保った状態で小型で高密度実装が可能なセラミッ
クス回路基板が得られた。
【0045】実施例4 実施例1において使用した、貫通孔を有するAlN基板
の両面に、Ag−Ciu−Ti−In系ろう材ペースト
を所定形状にスクリーン印刷することにより、図1に示
すような所定形状の回路パターンを形成するとともに、
各貫通孔にろう材ペーストを十分に充填した。この状態
で加熱炉に入れ、1.3×10-8MPa以下の真空中で
温度800℃に加熱することによりメタライズ層をそれ
ぞれ形成し、さらに各メタライズ層表面に厚さ5μmの
Niめっき層を形成することにより、実施例4に係るセ
ラミックス回路基板を調製した。
【0046】上記実施例4に係るセラミックス回路基板
においても、実施例1と同様に、セラミックス基板の両
面に形成された金属回路層が導電体を介して確実に導通
されており、比較的安価に小型で高密度実装が可能なセ
ラミックス回路基板が得られた。
【0047】実施例5 実施例1において使用した、貫通孔を有するAlN基板
の両面に、Mo−TiN系ペーストを所定形状にスクリ
ーン印刷することにより、図1に示すような所定形状の
回路パターンを形成するとともに、各貫通孔にペースト
を十分に充填した。この状態で加熱炉に入れ、0.2M
Paの窒素ガス(N2 )雰囲気中で温度1750℃にて
加熱することによりメタライズ層をそれぞれ形成し、さ
らに各メタライズ層表面に厚さ5μmのNiめっき層を
形成することにより、実施例5に係るセラミックス回路
基板を調製した。
【0048】上記実施例5に係るセラミックス回路基板
においても、実施例1と同様に、セラミックス基板の両
面に形成された金属回路層が導電体を介して確実に導通
されており、小型で高密度実装が可能なセラミックス回
路基板が得られた。特にメタライズ層の接合界面にTi
Nの偏析層が形成されるため、メタライズ層の接合強度
が実施例4と比較して約20%増加していた。
【0049】実施例6 実施例1において使用した、貫通孔を穿設した窒化アル
ミニウム(AlN)基板を溶融した銅中に浸漬し、各貫
通孔に溶融銅を注入した後に引き上げて、注入した銅を
凝固せしめて導電体を形成した。
【0050】次に、セラミックス基板の両面にAg−C
u−Ti−In系ろう材ペーストを所定形状にスクリー
ン印刷して配線層を形成した。さらに、この状態で加熱
炉に入れ、1.3×10-8MPa以下の真空中で温度8
00℃に加熱することにより、メタライズ層をそれぞれ
形成し、さらに各メタライズ層表面に厚さ5μmのNi
めっき層を形成することにより、実施例6に係るセラミ
ックス回路基板を製造した。
【0051】上記実施例6に係るセラミックス回路基板
においても、実施例1と同様に、セラミックス基板の両
面に形成された金属回路層が導電体を介して確実に導通
されており、小型で高密度実装が可能なセラミックス回
路基板が得られた。
【0052】実施例7 直径0.7mm×高さ0.6mmの銅製の円柱状の金属ステ
ムを調製し、この金属ステムを、実施例1において使用
したAlN基板2の各貫通孔5に埋設して導電体6とし
た点以外は、実施例6と同様な条件でろう材ペーストの
印刷塗布,メタライズ層の形成およびNiめっき層の形
成を行って実施例7に係るセラミックス回路基板を調製
した。
【0053】上記実施例7に係るセラミックス回路基板
においても、実施例1と同様に、セラミックス基板2の
両面に形成されたメタライズ層が導電体6を介して確実
に導通されており、小型で高密度実装が可能なセラミッ
クス回路基板が得られた。
【0054】実施例8 図4に示すように、実施例1において使用した、貫通孔
5を穿設したAlN基板2の裏面側にAg−Cu−Ti
−In系ろう材ペーストを金属回路パターン状にスクリ
ーン印刷して、ろう材層7を形成した。一方、上記Al
N基板2の各貫通孔5に対応する位置に、直径0.7mm
×高さ0.6mmの導電体6としての突起をそれぞれ有す
るタフピッチ電解銅製の厚さ0.2mmの金属板8をソフ
トエッチング法により作成した。
【0055】次に上記のように作成した金属板8の突起
(導電体6)をAlN基板2の貫通孔5に挿入して金属
板8の位置決めを行った。また、AlN基板2の表面側
にAg−Cu−Ti−In系ろう材ペーストを金属回路
パターン状にスクリーン印刷した後に、この状態で加熱
炉に入れ、1.3×10-8MPa以下の高真空中で温度
800℃にて熱処理することにより、図5に示すよう
に、AlN基板2の表面側にメタライズ層9を一体に形
成するとともに、AlN基板2の裏面側にろう材層7を
介して金属板8を一体に接合した実施例8に係るセラミ
ックス回路基板1aを調製した。
【0056】このセラミックス回路基板1aにおいて
も、AlN基板2の表面側に形成されたメタライズ層9
と裏面側に接合された金属板8とが導電体6を介して導
通されており、このメタライズ層9および金属板8が共
に配線層として利用できるため、小型で高密度実装が可
能なセラミックス回路基板が得られた。特に、予め導電
体6としての突起を金属板8に形成しており、この突起
を貫通孔5に挿入してAAlN基板2に対する金属板8
の位置決めがなされるため、位置ずれがなく、接合操作
が容易なセラミックス回路基板が得られた。
【0057】実施例9 実施例1において用意した、貫通孔を穿設したAlN基
板を、空気雰囲気の加熱炉中で1300℃で12時間加
熱することにより、AlN基板の全表面を酸化し、厚さ
2μmの酸化物層(Al2 3 皮膜)を形成した。
【0058】一方、酸素を407ppm含有し、厚さ
0.2mmのタフピッチ電解銅から成る金属板を用意し、
この金属板をAlN基板の表面側に接触配置した状態で
窒素ガス雰囲気の連続炉で1075℃にて1分間加熱す
ることにより、AlN基板の表面側に銅製の金属板を直
接接合した。
【0059】次にAlN基板の裏面側にAg−Cu−T
i−In系ろう材ペーストを金属回路パターン状にスク
リーン印刷してろう材層を形成するとともに、AlN基
板の各貫通孔に上記ろう材ペーストを十分に充填した。
【0060】一方、無酸素銅から成る厚さ0.2mmの金
属板を用意し、この金属板を、AlN基板の裏面側のろ
う材層表面に押圧配置した状態で、加熱炉に挿入し、
1.3×10-8MPa以下の高真空中で温度800℃に
加熱することにより、金属板を一体に接合するととも
に、貫通孔に充填したろう材ペーストを固化せしめ導電
体とした。さらに上記のようにAlN基板の両面に接合
した各金属板をエッチング処理して所定の金属回路層と
し、この金属回路層の表面に厚さ5μmのNiめっき層
をそれぞれ形成することにより、実施例9に係るセラミ
ックス回路基板を調製した。
【0061】上記実施例9に係るセラミックス回路基板
においても、実施例1と同様に、セラミックス基板の両
面に形成された金属回路層が導電体を介して確実に導通
されており、小型で高密度実装が可能なセラミックス回
路基板が得られた。また、AlN基板を酸化して形成し
た酸化物層(Al2 3 皮膜)を介して金属板を接合し
ているため、高接合強度および高耐熱サイクル性をも有
している。
【0062】実施例10 実施例1において用意した、貫通孔を穿設したAlN基
板を、空気雰囲気の加熱炉中で1300℃で12時間加
熱することにより、AlN基板全表面を酸化し、厚さ2
μmの酸化物層(Al2 3 皮膜)を形成した。
【0063】一方、酸素を407ppm含有し、厚さ
0.2mmのタフピッチ電解銅から成る金属板と、直径
0.7mm×高さ0.6mmのタフピッチ電解銅から成る金
属ステムとを用意し、この金属板をAlN基板の表面側
に接触配置する一方、タフピッチ銅製金属ステムを、A
lN基板の各貫通孔に埋設した状態で窒素ガス雰囲気の
連続炉で1075℃にて1分間加熱することにより、A
lN基板の表面側に銅製の金属板を直接接合すると同時
に金属板と各金属ステムとを直接接合した。
【0064】次にAlN基板の裏面側にAg−Cu−T
i−In系ろう材ペーストを金属回路パターン状にスク
リーン印刷してろう材層を形成した。
【0065】一方、無酸素銅から成る厚さ0.2mmの金
属板を用意し、この金属板を、AlN基板の裏面側のろ
う材層表面に押圧配置した状態で、加熱炉に挿入し、
1.3×10-8MPa以下の高真空中で温度800℃に
加熱することにより、金属板を一体に接合した。さらに
上記のようにAlN基板の両面に接合した各金属板をエ
ッチング処理して所定の金属回路層とし、この金属回路
層の表面に厚さ5μmのNiめっき層をそれぞれ形成す
ることにより、実施例10に係るセラミックス回路基板
1bを調製した。
【0066】この実施例10のセラミックス回路基板1
bは、図6に示すように、酸化物層を形成したAlN基
板2の表面側にろう材層7を介して金属回路層3,3が
一体に接合される一方、AlN基板2の裏面側には金属
回路層4が直接接合されており、AlN基板2の表面側
の金属回路層3,3と裏面側の金属回路層4とは、導電
体6としての金属ステム(Cuステム)およびろう材層
7を介して導通している。
【0067】上記実施例10に係るセラミックス回路基
板1bにおいても、AlN基板2の両面に形成した金属
回路層3,4が確実に導通されており、表面側に搭載さ
れる半導体素子の配線層として使用することができ、小
型で高密度実装が可能なセラミックス回路基板が得られ
た。また、AlN基板を酸化して形成した酸化物層(A
2 3 皮膜)を介して金属板を接合しているため、高
接合強度および高耐熱サイクル性をも有している。
【0068】
【発明の効果】以上説明の通り、本発明に係るセラミッ
クス回路基板によれば、セラミックス基板の表面側のみ
だけではなく、裏面側にも金属回路層が形成され、表面
側の金属回路層と裏面側の金属回路層とが導電体を介し
て導通するように形成されているため、裏面側の金属回
路層も配線層として利用でき、配線層の密度を倍増で
き、所要配線層を従来と同一とすればセラミックス回路
基板を小形に形成することができる。
【図面の簡単な説明】
【図1】本発明に係るセラミックス回路基板の構成例を
示す平面図。
【図2】図1に示すセラミックス回路基板の断面図。
【図3】図1に示すセラミックス回路基板の底面図。
【図4】他の実施例に係るセラミックス回路基板のセラ
ミックス基板と金属板との接合構造を示す分解斜視図。
【図5】本発明に係るセラミックス回路基板の他の実施
例を示す断面図。
【図6】本発明に係るセラミックス回路基板のその他の
実施例を示す断面図。
【図7】従来のセラミックス回路基板の構造例を示す平
面図。
【図8】図7に示すセラミックス回路基板の断面図。
【図9】図7に示すセラミックス回路基板の底面図。
【符号の説明】
1,1a,1b,11 セラミックス回路基板 2,12 セラミックス基板(AlN基板) 3,4,13 金属回路板(金属回路層) 5 貫通孔 6 導電体 7 ろう材層 8 金属板(銅板) 9 メタライズ層 14 裏金属板

Claims (10)

    【特許請求の範囲】
  1. 【請求項1】 表面側から裏面側に貫通する貫通孔を有
    するセラミックス基板と、上記貫通孔内に充填された導
    電体と、上記セラミックス基板の表面側および裏面側に
    それぞれ形成された金属回路層とを備え、上記表面側お
    よび裏面側に形成された金属回路層が上記導電体を介し
    て導通していることを特徴とするセラミックス回路基
    板。
  2. 【請求項2】 セラミックス基板の表面側および裏面側
    に形成された金属回路層が金属板から成ることを特徴と
    する請求項1記載のセラミックス回路基板。
  3. 【請求項3】 セラミックス基板の表面側および裏面側
    に形成された金属回路層がメタライズ層から成ることを
    特徴とする請求項1記載のセラミックス回路基板。
  4. 【請求項4】 導電体と金属回路層とが一体に形成され
    ていることを特徴とする請求項1記載のセラミックス回
    路基板。
  5. 【請求項5】 導電体は貫通孔に注入された溶融金属の
    凝固体から成ることを特徴とする請求項1記載のセラミ
    ックス回路基板。
  6. 【請求項6】 導電体は貫通孔に充填された金属ステム
    から成ることを特徴とする請求項1記載のセラミックス
    回路基板。
  7. 【請求項7】 金属回路層が、Ti,Zr,Hf,Nb
    から選択される少なくとも1種の活性金属を含有するこ
    とを特徴とする請求項1記載のセラミックス回路基板。
  8. 【請求項8】 金属回路層が金属板から成り、この金属
    板が、Ti,Zr,Hf,Nbから選択される少なくと
    も1種の活性金属を含有するろう材層を介してセラミッ
    クス基板に接合されていることを特徴とする請求項1記
    載のセラミックス回路基板。
  9. 【請求項9】 セラミックス基板の一方の表面に形成さ
    れる金属回路層が金属板から成り、この金属板のセラミ
    ックス基板との接合面側に金属ステムから成る導電体を
    予め接合したことを特徴とする請求項6記載のセラミッ
    クス回路基板。
  10. 【請求項10】 セラミックス基板の一方の表面に金属
    回路層としての金属板が直接接合されている一方、セラ
    ミックス基板の他方の表面に、Ti,Zr,Hf,Nb
    から選択される少なくとも1種の活性金属を含有するろ
    う材層を介して他の金属回路層としての金属板が接合さ
    れていることを特徴とする請求項1記載のセラミックス
    回路基板。
JP14178198A 1998-05-22 1998-05-22 セラミックス回路基板 Pending JPH11340600A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14178198A JPH11340600A (ja) 1998-05-22 1998-05-22 セラミックス回路基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14178198A JPH11340600A (ja) 1998-05-22 1998-05-22 セラミックス回路基板

Publications (1)

Publication Number Publication Date
JPH11340600A true JPH11340600A (ja) 1999-12-10

Family

ID=15300028

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14178198A Pending JPH11340600A (ja) 1998-05-22 1998-05-22 セラミックス回路基板

Country Status (1)

Country Link
JP (1) JPH11340600A (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002246717A (ja) * 2001-02-21 2002-08-30 Kyocera Corp セラミック回路基板
JP2002261439A (ja) * 2001-02-28 2002-09-13 Kyocera Corp 絶縁シートおよびその製造方法、配線基板およびその製造方法
US6730856B2 (en) 2001-09-27 2004-05-04 Kyocera Corporation Ceramic circuit board and method for manufacturing the same
US6787706B2 (en) 2001-02-21 2004-09-07 Kyocera Corporation Ceramic circuit board
JP2011091111A (ja) * 2009-10-20 2011-05-06 Freesia Makurosu Kk 電子部品搭載用基板の製造方法及び電子部品搭載用基板
JP2013058618A (ja) * 2011-09-08 2013-03-28 Kyocera Corp セラミック回路基板および電子装置
JP2013153051A (ja) * 2012-01-25 2013-08-08 Tokuyama Corp メタライズドセラミックスビア基板及びその製造方法
JP2015222841A (ja) * 2015-09-15 2015-12-10 株式会社トクヤマ メタライズドセラミックスビア基板及びその製造方法
EP2892074A4 (en) * 2012-08-31 2016-04-13 Mitsubishi Materials Corp POWER MODULE SUBSTRATE AND POWER MODULE
US10297521B2 (en) 2015-04-27 2019-05-21 Kyocera Corporation Circuit substrate, and electronic device including same

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002246717A (ja) * 2001-02-21 2002-08-30 Kyocera Corp セラミック回路基板
US6787706B2 (en) 2001-02-21 2004-09-07 Kyocera Corporation Ceramic circuit board
JP4646417B2 (ja) * 2001-02-21 2011-03-09 京セラ株式会社 セラミック回路基板
JP2002261439A (ja) * 2001-02-28 2002-09-13 Kyocera Corp 絶縁シートおよびその製造方法、配線基板およびその製造方法
JP4582938B2 (ja) * 2001-02-28 2010-11-17 京セラ株式会社 絶縁シートの製造方法および配線基板の製造方法
US6730856B2 (en) 2001-09-27 2004-05-04 Kyocera Corporation Ceramic circuit board and method for manufacturing the same
US7143929B2 (en) 2001-09-27 2006-12-05 Kyocera Corporation Ceramic circuit board and method for manufacturing the same
US7285730B2 (en) 2001-09-27 2007-10-23 Kyocera Corporation Ceramic circuit board and method for manufacturing the same
JP2011091111A (ja) * 2009-10-20 2011-05-06 Freesia Makurosu Kk 電子部品搭載用基板の製造方法及び電子部品搭載用基板
JP2013058618A (ja) * 2011-09-08 2013-03-28 Kyocera Corp セラミック回路基板および電子装置
JP2013153051A (ja) * 2012-01-25 2013-08-08 Tokuyama Corp メタライズドセラミックスビア基板及びその製造方法
US9307637B2 (en) 2012-01-25 2016-04-05 Tokuyama Corporation Metallized via-holed ceramic substrate, and method for manufacture thereof
CN103228102B (zh) * 2012-01-25 2017-04-19 株式会社德山 金属化陶瓷通孔基板及其制造方法
EP2892074A4 (en) * 2012-08-31 2016-04-13 Mitsubishi Materials Corp POWER MODULE SUBSTRATE AND POWER MODULE
US9615442B2 (en) 2012-08-31 2017-04-04 Mitsubishi Materials Corporation Power module substrate and power module
US10297521B2 (en) 2015-04-27 2019-05-21 Kyocera Corporation Circuit substrate, and electronic device including same
JP2015222841A (ja) * 2015-09-15 2015-12-10 株式会社トクヤマ メタライズドセラミックスビア基板及びその製造方法

Similar Documents

Publication Publication Date Title
US7143929B2 (en) Ceramic circuit board and method for manufacturing the same
KR0147881B1 (ko) 세라믹스 회로기판
JP4334054B2 (ja) セラミックス回路基板
JPH11340600A (ja) セラミックス回路基板
US6787706B2 (en) Ceramic circuit board
JPH0613726A (ja) セラミックス回路基板
JPH11340598A (ja) セラミックス回路基板
JP4331830B2 (ja) セラミック回路基板
JP4646417B2 (ja) セラミック回路基板
JP4471470B2 (ja) 半導体装置
JP2003133662A (ja) セラミック回路基板
JP4721533B2 (ja) セラミック回路基板
JP2005101415A (ja) セラミックス回路基板およびその製造方法
JP3194791B2 (ja) セラミックス回路基板
JP2006066752A (ja) セラミック回路基板
JP2001210948A (ja) セラミック回路基板
JP2003100983A (ja) セラミック回路基板
JP4721534B2 (ja) セラミック回路基板
JP4191860B2 (ja) セラミック回路基板
JP2004134493A (ja) セラミックス回路基板
JP2001094223A (ja) セラミック回路基板
JP2002353374A (ja) セラミック回路基板
JP2002057420A (ja) セラミック回路基板
WO2013103066A1 (ja) 回路基板およびそれを用いた電子装置
JP2000340913A (ja) セラミック回路基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20050520

Free format text: JAPANESE INTERMEDIATE CODE: A621

A977 Report on retrieval

Effective date: 20070628

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070703

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20070808

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070903

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20071016