CN105432154B - 导电迹线和形成导电迹线的方法 - Google Patents

导电迹线和形成导电迹线的方法 Download PDF

Info

Publication number
CN105432154B
CN105432154B CN201480042587.0A CN201480042587A CN105432154B CN 105432154 B CN105432154 B CN 105432154B CN 201480042587 A CN201480042587 A CN 201480042587A CN 105432154 B CN105432154 B CN 105432154B
Authority
CN
China
Prior art keywords
layer
conductive
boundary
conductive trace
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201480042587.0A
Other languages
English (en)
Other versions
CN105432154A (zh
Inventor
乔治·E·萨科斯克
菲尔·毛特兰德
迪特里希·史皮尔
弗兰克·沃尔特
罗伯特·P·布隆斯基
斯里尼瓦桑·斯里达兰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Vibrantz Corp
Original Assignee
Ferro Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ferro Corp filed Critical Ferro Corp
Publication of CN105432154A publication Critical patent/CN105432154A/zh
Application granted granted Critical
Publication of CN105432154B publication Critical patent/CN105432154B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1283After-treatment of the printed patterns, e.g. sintering or curing methods
    • H05K3/1291Firing or sintering at relative high temperatures for patterns on inorganic boards, e.g. co-firing of circuits on green ceramic sheets
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0296Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0306Inorganic insulating substrates, e.g. ceramic, glass
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092Dispersed materials, e.g. conductive pastes or inks
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/388Improvement of the adhesion between the insulating substrate and the metal by the use of a metallic or inorganic thin film adhesion layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0338Layered conductor, e.g. layered metal substrate, layered finish layer, layered thin film adhesion layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1126Firing, i.e. heating a powder or paste above the melting temperature of at least one of its constituents
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/28Applying non-metallic protective coatings
    • H05K3/282Applying non-metallic protective coatings for inhibiting the corrosion of the circuit, e.g. for preserving the solderability
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/389Improvement of the adhesion between the insulating substrate and the metal by the use of a coupling agent, e.g. silane

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Dispersion Chemistry (AREA)
  • Laminated Bodies (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Surface Treatment Of Glass (AREA)
  • Other Surface Treatments For Metallic Materials (AREA)

Abstract

本主题提供多层导电迹线。所述迹线可以通过数字印刷各个层和烧制来形成。各个层各自给所述导电迹线赋予功能特征并且每层都有组件,所述组件可以进行调节以影响该特定层的性能特征而不有害地影响其余层的性能特征。

Description

导电迹线和形成导电迹线的方法
领域
本主题涉及导电迹线和形成导电迹线的方法。
背景
导电迹线是本领域熟知的,并通常使用非常小的、薄的铜通路作为导电材料来生产。与铜迹线相关的一个问题是,铜受到各种来源的腐蚀。铜形成具有氧化态+1(亚铜)和+2(铜)的化合物。虽然铜不与水发生反应,但它与大气中的氧发生反应形成一层棕黑色的氧化铜。铜的表面氧化形成一层绿色的铜绿(碳酸铜),保护铜体免受进一步的腐蚀。然而,在导电迹线中,如果铜是由具有非常窄的宽度和薄的厚度的层形成,则“表面”腐蚀可潜在地破坏导电通路或降低导电迹线的性能。铜也与硫化物(如硫化氢)发生反应,以在铜的表面上形成各种硫化铜。在与硫化物反应中,铜发生腐蚀,如当铜暴露于含有硫化合物的空气中所观察到。含氧的氨溶液也与铜发生反应产生水溶性络合物,同样氧和盐酸发生反应形成氯化铜并与酸化的过氧化氢发生反应形成铜(II)盐。氯化铜(II)和铜发生反应形成氯化亚铜(I)。因此,有必要保护铜迹线免受腐蚀。
导电迹线通常由减成法或加成法形成。通常,在减成法中,将铜涂覆在衬底上并除去不需要的部分以留下薄的铜迹线。常规的减成法存在的一个问题是它们产生不需要的废弃物。减成生产技术通常开始于将铜施加到衬底的一侧或两侧。迹线是通过从衬底蚀刻掉不需要的铜,在衬底上留下薄的导电铜迹线而形成。蚀刻工艺通常利用过硫酸铵或氯化铁。这些化学物质和除去的不需要的铜具有腐蚀性和毒性,并产生环境问题和过量废弃物。此外,蚀刻时间相对较长。而且,随着蚀刻剂被重复使用,铜浸透化学蚀刻剂使其逐渐在随后除去铜中不太有效。
通常,在形成迹线的加成法中,铜仅形成于衬底上的形成迹线的区域中。与通过常规的加成法形成导电迹线相关的一个问题是,该方法需要涉及各种设备和机器的多个步骤。在典型的加成法中,用光敏膜使衬底成像以产生曝光的图案。将曝光的图案进行化学浴,使图案能够与金属离子粘合。然后使致敏区域镀铜以形成迹线。然后将掩模从衬底剥离,只留下铜迹线。
与加成和减成常规生产技术均相关的问题是一旦形成铜迹线就需要保护其免受腐蚀和由于凝结使得迹线短路。迹线形成后用保护性涂层处理以保护其免受腐蚀。此过程需要涉及额外时间、金钱和设备的额外步骤。常规生产技术存在的另一个问题是在衬底上形成的铜迹线仅显示一种颜色。也就是说,如果将迹线施加到玻璃或透明塑料,则来自衬底的一侧或两侧的铜迹线的颜色在视觉上明显。与常规技术相关的另一个问题是,衬底必须进行处理以使铜适当地粘合到表面。这再次需要必须投入时间和金钱的额外步骤。
常规电镀技术中一个另外的缺点是,薄的铜迹线受到损耗和磨损并且导电通路容易损坏。当磨损到了导电性损坏的程度,导电迹线变得不能用于预期用途。
概述
在本发明的导电迹线和形成导电迹线的方法中,与先前已知的导电迹线和生产策略有关的困难和缺点被克服。
本主题涉及在各种衬底上形成的层状导电迹线。
在一个方面,本主题提供一种包括粘合到衬底的界面层和界面层上的导电层的导电迹线。
在另一个方面,本主题提供一种包括粘合到衬底的界面层、界面层上的导电层、覆盖导电层的暴露部分的氧化还原控制层、氧化还原控制层上的贵金属层、和氧化还原控制层上的介电层的导电迹线。
在又一个方面,本主题提供一种在衬底上形成导电迹线的方法,其包括将界面层粘合到衬底的表面,在界面层上形成导电层,在导电层上层接氧化还原控制材料,其中氧化还原控制层覆盖导电层的暴露部分。
本主题允许调整多层导电迹线的特定层以改变迹线的性质和特征,而不会不利地影响迹线的性能并解决用于特定用途、制造过程和状况的特殊需要。
如将认识到,本文中描述的主题可以有其它且不同的实施方案,并且其若干细节能够在各个方面进行修改,所有这些都不脱离所要求保护的主题。例如,每层可以包括该层各部分内组成或有效固体载荷的逐渐变化。这被称为一个梯度层,并将在本文更详细的讨论。因此,附图和描述将被视为说明性的而不是限制性的。
附图简述
这些以及本主题的其它特征、方面和优势,将通过参照本主题的示例性实施方案的以下更详细描述并结合附图被更全面地理解和认识。
图1是根据本主题的导电迹线在衬底上烧制前的示意性剖面图。
图2是根据本主题的另一个导电迹线在衬底上烧制前的示意性剖面图。
图3是根据本主题的另一个导电迹线在衬底上烧制前的示意性剖面图。
图4是根据本主题的另一个导电迹线在衬底上烧制前的示意性剖面图。
图5是根据本主题的另一个导电迹线在衬底上烧制前的示意性剖面图。
图6是根据本主题的导电迹线在衬底上形成时的示意性剖面图。
实施方案详述
本文描述的主题提供导电迹线和在衬底上形成导电迹线的方法。取决于有关衬底的目的,导电迹线可以用作电路中的信号、功率或接地。同样,导电迹线可以扇入、扇出或两者兼而有之。导电迹线可用于许多电子产品以发射电脉冲,而同时更耐用且比现有技术更容易生产。本主题的导电迹线包括相对便宜和容易生产、耐用并表现出良好的导电性的多层构造。
迹线可以应用到多种衬底上,从而能够并入各种电路中。迹线是多层的,其中每层出于特定益处包括在内并赋予该迹线以单层迹线所不具有的特殊特征。因为典型的导电迹线是单层,所以对该组成的任何影响特定性能特性的调节必然影响整个迹线及其性能。在一些情况下,影响一个性能特征的调节也可能不利地影响已知单层导电迹线的其它性能特征。与此相反,本主题提供多个单独的层,建立形成多层导电迹线。单独的层可以单独改变,以影响特定性能特征而不必改变其它层的性能。导电迹线适用于各种预期用途和需求,并提供一种经济的传统生产技术的替代方案。
衬底
本主题的导电迹线可以应用到玻璃、陶瓷、金属和聚合物衬底及其组合,等等。所选的衬底类型将部分地决定如本文所讨论的导电迹线的层的组成和组装。
如应用于玻璃衬底的导电迹线的典型用途包括汽车、建筑、器具、容器、发光二极管(LED)、和显示/装饰应用。如应用于陶瓷衬底的导电迹线的典型用途包括电子封装材料,如:用于电信、太阳能、汽车、医学、用户以及军事应用中的混合集成电路(HIC)厚膜材料;用于医学电子、用户A/V、计算机、无线手持设备、汽车部件、数据/电信基础设施设备、以及国防/航空航天的模块的低温共烧陶瓷(LTCC)系统;高频陶瓷电感器;前端模块;蓝牙模块;天线转换模块;以及共模滤波器;MEMS;传感器;LED;和其它电子设备。如应用于金属衬底的导电迹线的典型用途包括器具和LED应用。如应用于聚合物衬底的导电迹线的典型用途包括计算机电路板应用。
导电迹线
本主题的导电迹线是适于发射电脉冲用于各种用途的多层迹线。在相关的附图中描绘若干实施方案,其中相同编号的物件表示每个实施方案上的相似特征。参考图1-5,在烧制操作前描绘导电迹线1。迹线1沉积在衬底2的表面10上。烧制前,迹线1包括界面层3、导电层4、氧化还原控制层5、和贵金属层6。虽然在图1-5中描绘,但应当理解的是,氧化还原控制层5用作牺牲层。即,氧化还原控制层可用于在烧制期间保护导电层4免受氧化,并且因此可以在烧制过程期间被完全除去或基本上被完全除去。在如图2所示的另一个实施方案中,导电迹线1还可以在贵金属层6上包括介电层/防磨层7。在如图3所示的又一个实施方案中,贵金属层6可以通过一个或多个氧化还原控制层5中的开口或孔洞20与导电层4接触。这些开口或孔洞20可以在氧化还原控制层的初始印刷中形成或者作为烧制过程的结果而形成,其中氧化还原控制层在烧制成牺牲层期间被基本上或完全烧掉。这方面示于图6中,示出了在烧制过程后导电迹线1粘合到衬底2的表面10。在图6中,未描绘氧化还原控制层,因为它已在烧制期间被基本上完全烧掉。取而代之的是,界面层3粘合到衬底2的表面10。导电层4位于界面层上。因为氧化还原控制层已在烧制期间被基本上除去,所以导电层与贵金属层6接触,其上具有介电层/抗磨层7。
虽然导电迹线的特定层示于图1-4中以完全覆盖下层,但本主题不要求这样做并且实施方案并不限于此。这方面描绘于图5中,其中贵金属层6仅部分覆盖下面的氧化还原控制层5。另外,本主题的导电迹线不局限于如本文所描绘和所描述的组成或排列,并且可以包含更多的或更少的层或可以根据需要不同地排列。
通常,在烧制前本主题的导电迹线包括0至约10%(体积)的界面层、约40至约90%(体积)的导电层,0至约20%(体积)的氧化还原控制层、0至约15%(体积)的贵金属层、和0至约15%(体积)的介电层。其他任选的层(不限于本文描述的那些)也可以根据需要并入导电迹线。
界面层
界面层是多层导电迹线的最底层。界面层形成于衬底的表面上并位于衬底和导电迹线的其它层之间。更具体地,界面层位于导电层和衬底之间。并入导电迹线的其它层(即氧化还原控制层、贵金属层、介电层等)不一定借助界面层与衬底分离。这示于图4,其中仅导电层4借助界面层3与衬底2分离。氧化还原控制层5和贵金属层6在位置20处与衬底2接触。
界面层提供改进的与衬底的粘附,因为可以调整界面层以与特定的衬底材料强力粘合,而同时不影响迹线的整体性能。这是因为界面层不负责传导电脉冲,因此调整其组成将不会影响其导电性。
界面层的组成影响粘附性并且在很大程度上取决于导电迹线所粘合的衬底的组成。通常,在陶瓷和玻璃衬底的情况下,界面层包含类似于陶瓷或玻璃衬底的材料以促进适当的粘合,而且还可以含有添加剂(如金属粉末或其它膨胀改性剂)以帮助减少衬底和导电迹线(整体且特别是导电层)之间的潜在热膨胀差异。膨胀改性剂是具有导电层与衬底之间的热膨胀系数的材料。当界面层可以桥接导电层和衬底的膨胀系数之间的间隙时,提供导电迹线对周围环境中的温度变化有弹性的更好和更牢固的粘合。通常,膨胀改性剂将是一种金属,但并不限于此。合适的膨胀改性剂的实例包括石英、氧化锆、尖晶石及其混合物。其它实例包括硅酸锌、硅酸镁、硅酸钡、硅酸锶、硅酸铝钡或硅酸铝锶、硅酸铝锂、硅酸锆、硅酸镁钡、硅酸钛钡、堇青石、氧化锆、氧化铝、二氧化硅、二氧化钛和它们的混合物。典型的膨胀改性剂还可以包括SiO2、Al2O3、CaZrO3、CaSiO3、Mg2SiO4、CaTiO3、BaZrO3和SrZrO3、SiO2、Mg2SiO4和CaSiO3。在一个实施方案中,膨胀改性剂包括堇青石、β-锂霞石、氧化锆及其组合。
具体而言,在陶瓷和玻璃衬底的情况下,界面层包括硅酸硼玻璃熔块、氧化锆、氧化铝、堇青石、混合的金属氧化物颜料、金属粉末(如铜、铝、银和锡)。在硅太阳能电池的情况下,界面层包括玻璃熔块,该熔块包括选自由硅、铅、铋、铝、锌、钛、钽、磷、碱金属和碱土金属组成的组中的至少一种金属的氧化物。在金属衬底的情况下,界面层含有硅酸硼玻璃熔块、氧化锆、氧化铝、和其它介电材料,以提供电绝缘界面层。在聚合物衬底的情况下,界面层包含基于硅烷的粘附促进剂。
在另外的方面中,界面层还包括能够控制衬底与导电迹线之间的不希望的相互作用的材料。例如,当导电迹线应用于玻璃衬底时,界面层包括降低玻璃和导电迹线之间的离子交换的材料。离子交换发生在以下情况下:玻璃中的碱金属(如Na+)交换成了导电迹线中较大的K+或小的Li+离子,并在玻璃衬底中形成张力或压缩力的表面应力,从而在衬底的该区域显示出结构弱化。由于界面层控制离子交换,因此在衬底-迹线界面不形成这种应力。结果形成更强的衬底和更持久的与导电迹线的粘合。在这方面,碱金属离子(如钠和钾)可包括在界面层中以控制离子交换。
在一个实施方案中,界面层还包含帮助防止银、铜或其它金属离子从导电层迁移到衬底本体或跨过衬底表面的材料。特别是对于玻璃衬底,含有玻璃熔块的迁移控制添加剂(如硅、铁或锌金属以及还有硫)被用于此目的。用于这一种或另一种衬底的其它添加剂可以包括钯、铜、金、锡、碳、聚合物和低介电材料。在一个方面,在汽车和汽车玻璃应力测试仪(black obscuration bands)的情况下,银或铜离子迁移通过黑色陶瓷釉是非常不期望的并且难以停止。因此,导电迹线界面层沉积到未烧制的玻璃陶瓷釉上,其中玻璃陶瓷釉印刷在玻璃上。
在另一个实施方案中,界面层包括颜料。在迹线将通过透明衬底观察到的情况下,无机颜料(如CuCr、CuCrMn、FeCrCo、TiO2等)被添加到界面层。这些颜料给导电迹线赋予色调,如通过透明或半透明的衬底所观察到。并非通过衬底观察裸露的常规铜迹线,而是加入颜料影响迹线的穿透颜色使其更加具有美学吸引力。其它合适的颜料是具有或不具有改性剂的NiCrFe、FeCo、FeMn及其组合。可以使用其它着色剂,包括有机颜料和染料。用于加强此类无机颜料颜色的合适的改性剂包括(例如)以下元素中的任何一个或组合:铬、锂、镁、硅、锶、锡、钛和锌。可以包括其它改性剂以影响分散性、热稳定性、光固性、耐气候性、不透明性,和避免来自层的颜料迁移。
在金属或其它电学上的导电衬底的一个实施方案中,介电材料被包括作为界面层,或与其它材料形成界面层。介电材料是电绝缘体,可以通过施加电场来极化。电荷不流过材料,但仅稍微转移引起介电极化的分子。固体介电材料是本领域熟知的,并包括瓷器、玻璃和大多数聚合物。液态和气态介电材料也是已知的。介电材料防止可以在导电层和导电衬底之间发生的电接触或迹线短路。在一个方面,应用介电材料作为界面层。在另一个方面,应用介电层与其它材料以形成界面层。在此方面,介电材料可用于整个界面层或针对特定目的根据需要仅用于界面层的选定区域,以允许在迹线和导电衬底之间的选定位置处进行电接触。使用硼硅酸盐玻璃熔块、二氧化硅、氧化锆、氧化铝和二氧化钛基化合物(如钛酸钡)形成典型的介电材料。
界面层提供可调节的与衬底的相互作用,并且有利之处在于其组成可针对特定目的而改变,而不会降低导电迹线整体的电导率。
导电层
本主题的导电层提供能够传导电脉冲的多层导电迹线的一个低成本的碱金属核。导电层位于界面层上,其中界面层位于衬底和导电层之间。
在一个实施方案中,导电层包括导电金属和/或金属粉末。合适的金属和金属粉末是铜、铝、镍、锡、钨、锌、铁、银、各种钢等,它们可以单独或组合使用。这些金属是良好的导体并且相对便宜,但它们可能会受到来自环境暴露的腐蚀。本主题的多层导电迹线提供这些低成本金属的防腐蚀保护。提供导电迹线的各种其它层以保护导电层免受氧化或以其它方式被环境暴露降解。这种保护允许该层使用低成本的导电金属,而不是使用高成本的贵金属(如不受腐蚀的银)。
在一个方面,导电层还包括烧结助剂,包括玻璃熔块。烧结助剂有助于将各种金属粉末形成表现出低电阻的连续的导电通路。烧结助剂允许金属粉末在烧结过程中粘合并减小将负面影响导电迹线的导电性质的金属导电通路中的孔洞、间隙或其它不一致的可能性。
尽管导电层包括如前面提到的低成本金属粉末,但在一个方面还预期将一种或多种贵金属单独地或与低成本金属粉末组合并入导电层。导电层也可以数字化地应用于组成梯度中,以便使衬底和导电层的最接近部分之间的热膨胀差异最小化。在此实施方案中,导电层内的金属粉末的梯度(即浓度增加)是经由垂直地改变通过该层的金属粉末的浓度来进行调节。即,最接近界面层的导电层的部分与最远离界面层的导电层的部分具有不同比率的金属粉末,该比率在两个部分之间连续地增加或减小。如果在接近衬底的部分中导电层中的金属粉末的比例更高,则梯度指向衬底。如果在最远离衬底的部分中导电层中的金属粉末的比例更高,则梯度指向远离衬底的方向。同样,金属粉末浓度可以水平地通过导电层而变化。还预期水平地和垂直地改变金属粉末的量的组合。
还原-氧化控制层
在一个实施方案中,将还原-氧化(下文中称为“氧化还原”)控制层并入本主题的多层导电迹线。将该层包括到导电迹线中依赖于用于其余面漆层中的材料。氧化还原控制层提供针对导电层的氧化保护。因此,氧化还原控制层层接于导电层之上。在烧制前界面层和氧化还原控制层包封导电层。即,在导电层沉积到界面层上之后,氧化还原控制层覆盖导电层的暴露部分。在另一个实施方案中,氧化还原控制层(或者单独的第二氧化还原控制层)可以沉积到贵金属层的顶部(在下文讨论),贵金属层是位于导电层的顶部,从而视情况而定使氧化还原控制层(或第二氧化还原控制层)作为朝向贵金属层外侧的层存在,并在烧制和烧结过程中能够起到抑制氧扩散到导电迹线的作用。
在一个方面,氧化还原控制层包括碳颗粒、吸氧剂材料或其组合。碳颗粒可以包括平均直径在10至50纳米范围内的碳纳米颗粒。提及“吸氧剂”意指与氧发生反应并消耗氧或吸收氧的组合物或材料–从而使得导电迹线内的任何游离氧基本上不可与导电层发生反应和腐蚀导电层。任选地包括在氧化还原控制层内的是硅、钛、氮化物、碳化物、高分子量聚合物或其组合作为导电迹线的吸氧剂。
在一个方面,氧化还原控制层将牺牲性地在烧制过程中氧化。在这方面,氧化还原控制层可以完全从导电迹线除去,或基本从导电迹线除去,从而产生导电层与贵金属层之间的导电性连接。在另一个方面,氧化还原控制层将不会完全烧掉,例如在使用吸氧剂的情况下,在这种情况下吸氧剂本身可形成在烧制后仍然存在的氧化物。虽然在图中描绘,但应该理解的是,氧化还原控制层可以在烧制后存在或不存在。在氧化还原控制层的附图中的描绘是为了方便和理解而包括在内,且不限制本主题在最终烧制的迹线中具有氧化还原控制层。氧化还原控制层也可以包括防止氧从周围环境迁移到导电层的阻隔材料。在这方面,氧化还原控制层可能在烧制过程中不能基本上除去而是保留以提供对氧的阻隔。碳颗粒、阻隔材料和吸氧剂材料可以各自单独地或组合用于氧化还原控制层。
贵金属层
在一个实施方案中,导电迹线包括贵金属层。贵金属层提供使导电层免受氧化的附加保护。贵金属层也包括在内用于改善连接端或其它电气连接的焊接粘附,并用于在高温操作期间保护导电层免受氧化。
将贵金属层包括在内依赖于导电迹线的层的烧制周期以及氧化还原控制层的有效性。随着形成导电迹线的烧制周期的持续时间和温度增加,导电层氧化的可能性也增加。同样,当所形成的导电迹线将在高温和含氧环境中使用时,更可能的是导电层将氧化。为了解决这些问题,将贵金属层包括在内以使导电层氧化的可能性最小。同样,如果迹线需要焊料接触,则将贵金属层包括在内,因为与用导电层中使用的低成本金属形成的焊料连接相比,通常贵金属(如银)形成更强的焊料连接。
在一个实施方案中,在烧制前将贵金属层并入氧化还原控制层上。通常,贵金属层完全覆盖氧化还原控制层,或基本上覆盖氧化还原控制层。在另一个方面,贵金属层覆盖氧化还原控制层的仅仅一部分。可替代地,可通过将贵金属颗粒/材料提供于用于氧化还原控制层的材料中,引入贵金属层作为氧化还原控制层的一部分,或反之亦然,基本上结合两层的处理和最终功能。在烧制用于两层的材料并烧结其中的金属颗粒后,氧化还原控制材料应进行牺牲性氧化并基本上除去,以便允许导电层和烧结的贵金属材料之间的良好电接触。在这些实施方案中,烧结的贵金属材料物理上通过氧化还原控制层的孔洞与导电层连接,这些孔洞有意印刷在氧化还原控制材料中,所以它不是一个连续的层,或者随后在烧制期间在氧化还原控制材料中形成。这种连接可以提供贵金属层与导电层之间的电连通。然后贵金属层可以与导电层一起用于传导电脉冲。
在另一个实施方案中,导电层和贵金属层可以彼此进行电隔离。例如,介电材料可以被引入到导电层和贵金属层之间的氧化还原控制层。在这个实例中,贵金属层和导电层可以在同一时间在同一导电迹线上以相同或相反方向发射单独的电脉冲。
贵金属层是由银、金、铂、钛、铑、钯、锇、铱、铼、钌、锗、铍、镓、铟、碲、汞、铋颗粒、或其组合和合金组成。此外,贵金属层可还包括不容易腐蚀和/或能够形成强的焊料连接的任何金属或合金的颗粒。
介电层
在一个实施方案中,将与用于金属衬底的界面层的介电材料分离并与其不同的介电层并入本主题的多层导电迹线中。此附加层还可以与界面层类似的方式包括无机颜料,当导电迹线对用户可见时给迹线提供具有视觉吸引力的美学外观。该层的介电性质为迹线提供电绝缘,防止迹线所并入的电路短路。此层还可以为迹线提供硬涂层面漆,为了抑制由损害导电迹线的性能或打破导电通路而引起的磨损和划痕。
在一个方面,将介电层并入贵金属层上的导电迹线中。在另一个方面,介电层完全覆盖贵金属层,或基本上覆盖贵金属层。在又一个方面,介电层仅覆盖部分贵金属层。
在一个实施方案中,介电层/防划层由瓷器、玻璃、聚合物、或其组合组成。在一个方面,介电层还包括铝酸盐、锆酸盐、硅酸盐、粘土、滑石、耐火氧化物材料、耐火氮化物材料、耐火硼化物材料及其组合的颗粒。这些颗粒状组件与玻璃熔块材料相结合以烧结到贵金属层上。
在一个示例性方面,介电层还包含颜料。颜料选自由具有或不具有改性剂的CuCr、CuCrMn、FeCrCo、TiO2NiCrFe、FeCo、FeMn及其组合组成的组。可以使用其它着色剂,包括有机颜料和染料。可以包括改性剂以影响颜料颜色强度、分散性、热稳定性、光固性、耐气候性、不透明性,和避免来自层的颜料迁移。将颜料包括在此层中将为导电迹线提供美学外观,其中导电迹线从衬底表面是可见的。
其它任选层
本主题的多层导电迹线不限于本文前面提到的层,或不限于其中描绘各层的顺序,但可以包括本文提到的和/或以不同排列层接以提高导电迹线的功能的那些其它任选的层或多层。多层导电迹线的其它任选层可以包括热反射层、热传导层、发射率控制层、红外反射层、色彩校正层等。
方法
本主题涉及形成本文先前已经描述的导电迹线的方法。在一个实施方案中,该方法包括使界面层与衬底表面粘合。当粘合到玻璃或陶瓷衬底上,界面层由界面材料形成,该材料通常包括玻璃熔块、陶瓷和金属粉末。如本文先前所论述和并入,界面材料还可以包括膨胀改性剂、银迁移控制添加剂、和无机颜料、以及介电材料等。在一个方面,界面材料被数字印刷在衬底表面上,并在这方面,界面材料还包含溶剂和粘合剂。将界面材料数字印刷到衬底表面上后,将界面材料进行烧制以烧掉溶剂和粘合剂,烧结界面材料的其余组件,并形成界面层并将其粘合到衬底上。
该方法还包括在界面层上形成导电层。导电层由导电材料形成,导电材料包含选自由铜、铝、镍、锡、钨、锌、铁、银、钢及其组合组成的组的导电性金属粉末。在一个方面,导电材料可还包括烧结助剂。在另一个方面,导电材料被数字印刷在界面材料上,并且在这方面,导电材料还包含溶剂和粘合剂。将导电材料数字印刷到界面材料上后,将导电材料进行烧制以烧掉溶剂和粘合剂,烧结其中的金属粉末,并在界面层上形成导电层。
该方法还包括将氧化还原控制层层接到导电层上。氧化还原控制层由氧化还原控制材料形成,该材料包含选自由碳颗粒、吸氧剂材料及其组合组成的组的氧化还原控制剂。在一个方面,碳颗粒具有10至50纳米的平均直径。在一个实施方案中,吸氧剂材料选自由硅、钛、氮化物、碳化物、高分子量聚合物及其组合组成的组。在一个方面中,将氧化还原控制材料数字印刷在导电材料上,以便封装和保护导电材料免受氧化。在此数字印刷方法中,氧化还原控制材料还包含溶剂和粘合剂。将氧化还原控制材料数字印刷到导电材料上后,将氧化还原控制材料进行烧制以烧掉基本上所有的组件材料,即溶剂、粘合剂和牺牲性氧化材料。在此方面,氧化还原控制材料基本上从导电层除去。在另一个方面,在氧化还原控制材料包括阻氧材料的情况下,氧化还原控制材料在烧制期间将基本上不会被除去,而是会在烧制后仍将作为对氧的阻隔,和/或作为介电层。
该方法还包括在导电层上产生贵金属层。贵金属层由贵金属材料形成,该材料包含选自由银、金、铂、钛、铑、钯、锇、铱、铼、钌、锗、铍、镓、铟、碲、汞、铋及其组合组成的组的贵金属。在一个实施方案中,贵金属为粉末形式。在一个方面,将贵金属材料数字印刷到氧化还原控制材料上或作为氧化还原控制材料的一部分而并入。在此数字印刷方法中,贵金属材料还包含溶剂和粘合剂。将贵金属材料数字印刷到氧化还原控制材料上或与氧化还原控制材料一起进行数字印刷后,将贵金属材料进行烧制以烧掉溶剂和粘合剂,烧结贵金属粉末,并在导电层上形成贵金属层。在一个方面,贵金属层通过印刷的氧化还原控制材料中的开口或孔洞来接触导电层。这些孔洞是有意通过印刷(其中在烧制后氧化还原控制材料用作阻隔层);或作为烧制的产物(其中氧化还原控制材料基本上被烧掉)而形成。
该方法还包括在贵金属层上产生介电层。介电层由介电材料组成,该材料包括选自由瓷器、玻璃、聚合物及其组合组成的组的介电剂。介电材料可还包含选自由铝酸盐、锆酸盐、硅酸盐、粘土、滑石、耐火氧化物材料、耐火氮化物材料、耐火硼化物材料及其组合组成的组的颗粒。介电材料可还包含选自由具有或不具有改性剂的CuCr、CuCrMn、FeCrCo、TiO2、NiCrFe、FeCo、FeMn、及其组合组成的组的颜料。可以使用其它着色剂,包括有机颜料和染料。可以包括改性剂以影响颜料颜色强度、分散性、热稳定性、光固性、耐气候性、不透明性,和避免来自层的颜料迁移。在一个方面,将介电材料数字印刷到贵金属材料上。在此数字印刷方法中,介电材料还包含溶剂和粘合剂。将介电材料数字印刷到贵金属材料上后,将介电材料进行烧制以烧掉溶剂和粘合剂,烧结介电材料的其余组件,并在贵金属层上形成介电层。
在一个实施方案中,在针对所有各层的所有材料被印刷/沉积后,针对导电迹线的每层的材料烧制在一个单一的烧制步骤中进行。另外,单独的烧制步骤可用于印刷/烧制/印刷/烧制...等方法,其中每层都是分别形成。在这种交替方法中,每层的材料将沉积到下面的烧制层上,而不是在下面的预烧制材料上。尽管数字印刷用于沉积各种材料,但还预期本领域中已知的其它技术可用于沉积材料并形成导电迹线的各层。
当通过数字印刷应用每层时,前述每层的固体成分可以与有机媒介物组合以形成糊状物。在一个实施方案中,每层的糊状物一般含有约30-80重量%的固体和约20-70重量%的有机媒介物。针对待形成的特定层和待包括在内的固体来调节糊状物的粘度,从而可以将每层的糊状物以期望的方式和厚度数字印刷到所希望的衬底上。
糊状物的有机媒介物包含粘合剂和溶剂,其基于数字应用技术所需要的粘度、待印刷的衬底的材料组成、糊状物的固体部分的组成和物理特征、以及待印刷的各层的所需厚度来选择。在印刷期间媒介物使微粒(即,金属粉末、颜料、熔块、吸氧剂材料、聚合物、粘土等的固体部分)悬浮并在烧制后完全烧掉,或基本烧掉。特别是,可使用包括甲基纤维素、乙基纤维素、和羟丙基纤维素及其组合的粘合剂。合适的溶剂包括丙二醇、二甘醇丁醚;2,2,4-三甲基戊二醇单异丁酸酯(TexanolTM);α-萜品醇;β-萜品醇;γ-萜品醇;十三烷醇;二乙二醇乙醚(CarbitolTM)、二乙二醇丁醚(丁基CarbitolTM);松树油、植物油、矿物油、低分子量石油馏分、十三烷醇、水、和合成或天然树脂及其共混物。表面活性剂和/或其它成膜改性剂也可包括在内。溶剂和粘合剂可以以约50:1至约20:1的重量比存在。
在每种墨中,固体部分在印刷期间可以连续改变,以在各个层的不同部分之间形成具有连续调节的烧结材料含量的梯度层。在一般情况下,为了数字印刷的目的,在20℃下糊状物的粘度范围为1.0至2,000厘泊。
许多其它益处无疑将根据这一技术的未来应用和发展而变得显而易见。
如上所述,本主题解决了与先前策略、系统和/或装置相关的许多问题。然而,可以理解,为了解释本主题的性质而已在本文中描述和说明的对组件的细节、材料和排列的各种改变,可以由本领域的技术人员在不脱离所要求保护的主题的原则和范围下做出,如在所附权利要求书中所表示。

Claims (22)

1.一种烧制的导电迹线,其包括:
与衬底粘合的界面层,
在所述界面层上的导电层,和
覆盖所述导电层的氧化还原控制层;
其中所述界面层和所述氧化还原控制层防止所述导电层暴露于大气中,并且其中将氧化还原控制层用作牺牲层。
2.根据权利要求1所述的导电迹线,其中所述导电层包括选自由铜、铝、镍、锡、钨、锌、铁、银、钢及其组合组成的组的金属。
3.根据权利要求1所述的导电迹线,其中:
如果所述衬底包含玻璃或陶瓷,则所述界面层包含玻璃熔块,
如果所述衬底包含金属,则所述界面层包含介电材料,并且
如果所述衬底包含聚合物,则所述界面层包含硅烷基粘附促进剂。
4.根据权利要求3所述的导电迹线,其中所述衬底包含玻璃或陶瓷,且所述界面层包含硼硅酸盐玻璃熔块。
5.根据权利要求1所述的导电迹线,其中:
所述界面层包括具有所述导电层与所述衬底之间的热膨胀系数的一种或多种膨胀改性剂,并且
其中所述膨胀改性剂选自由堇青石、β-锂霞石、石英、氧化锆、氧化铝、尖晶石、金属、硅酸锌、硅酸镁、硅酸钡、硅酸锶、硅酸铝钡、硅酸铝锶、硅酸铝锂、硅酸锆、硅酸镁钡、硅酸钛钡、二氧化硅、二氧化钛及其组合组成的组。
6.根据权利要求1所述的导电迹线,其中所述界面层包括银迁移控制添加剂,所述银迁移控制添加剂选自由硅、铁、锌、含硫玻璃熔块及其组合组成的组。
7.根据权利要求1所述的导电迹线,其中所述界面层包括选自由硼硅酸盐玻璃熔块、二氧化硅、氧化锆、氧化铝、二氧化钛基化合物及其组合组成的组的介电材料。
8.根据权利要求1所述的导电迹线,其还在所述氧化还原控制层上包括贵金属层,其中所述贵金属层包括选自由银、金、铂、钛、铑、钯、锇、铱、铼、钌、锗、铍、镓、铟、碲、汞、铋及其组合组成的组中的一种。
9.根据权利要求8所述的导电迹线,其还在所述贵金属层上包括介电层,其中所述介电层包括选自由瓷器、玻璃、聚合物及其组合组成的组中的一种。
10.根据权利要求8所述的导电迹线,其中所述贵金属层通过所述氧化还原控制层的一个或多个孔洞与所述导电层电连通。
11.根据权利要求9所述的导电迹线,其中:
所述界面层以至多10体积%存在,
所述导电层以40至90体积%存在,
所述氧化还原控制层以至多20体积%存在,
所述贵金属层以至多15体积%存在,并且
所述介电层以至多15体积%存在。
12.根据权利要求10所述的导电迹线,其中界面层和介电层两者或其中之一包括选自由CuCr、CuCrMn、FeCrCo、TiO2、NiCrFe、FeCo、FeMn及其组合组成的组的无机颜料。
13.一种在衬底上形成导电迹线的方法,其包括:
使界面层粘合到衬底的表面,所述界面层由界面材料形成,
在所述界面层上由导电材料形成导电层,其中所述导电层具有暴露部分,
将氧化还原控制材料层接到所述导电层上,从而形成覆盖所述导电层的暴露部分的氧化还原控制层,
其中所述界面层和所述氧化还原控制层防止所述导电层暴露于存在于环境中的氧中,并且其中将氧化还原控制层用作牺牲层。
14.根据权利要求13所述的方法,其中:
所述衬底包含i)玻璃或陶瓷、ii)金属或iii)聚合物中的一种;并且
如果所述衬底包含i)玻璃或陶瓷,则所述界面材料包含硼硅酸盐玻璃熔块,如果所述衬底包含ii)金属,则所述界面材料包含介电剂,并且如果所述衬底包含iii)聚合物,则所述界面材料包含硅烷基粘附促进剂。
15.根据权利要求13所述的方法,其中所述界面材料还包括银迁移控制添加剂,所述银迁移控制添加剂选自由硅、铁、锌、含硫玻璃熔块及其组合组成的组。
16.根据权利要求13所述的方法,其中所述界面材料还包括选自由硼硅酸盐玻璃熔块、二氧化硅、氧化锆、氧化铝、二氧化钛基化合物及其组合组成的组的介电材料。
17.根据权利要求13所述的方法,其中所述导电层材料包含选自由铜、铝、镍、锡、钨、锌、铁、银、钢及其组合组成的组的导电性金属粉末。
18.根据权利要求13所述的方法,其中所述氧化还原控制材料包括选自由碳颗粒、吸氧剂材料及其组合组成的组的氧化还原控制剂。
19.根据权利要求13所述的方法,其还包括在所述导电层上产生贵金属层,其中所述贵金属层由贵金属材料形成,所述贵金属材料包含选自由银、金、铂、钛、铑、钯、锇、铱、铼、钌、锗、铍、镓、铟、碲、汞、铋及其组合组成的组中的一种。
20.根据权利要求19所述的方法,其还包括在所述贵金属层上生成介电层,其中所述介电层由介电材料形成,所述介电材料包括选自由硼硅酸盐玻璃熔块、二氧化硅、氧化锆、氧化铝、二氧化钛基化合物及其组合组成的组的介电剂。
21.根据权利要求20所述的方法,其中所述介电材料还包含选自由铝酸盐、锆酸盐、硅酸盐、粘土、滑石、耐火氧化物材料、耐火氮化物材料、耐火硼化物材料及其组合组成的组的颗粒。
22.根据权利要求21所述的方法,其中所述界面材料、所述导电材料、所述氧化还原控制材料、所述贵金属材料和所述介电材料各自还包含溶剂和粘合剂,各自在20℃下具有1-2000厘泊的粘度,并且各自通过数字印刷和烧制形成各层。
CN201480042587.0A 2013-07-29 2014-07-22 导电迹线和形成导电迹线的方法 Active CN105432154B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201361859323P 2013-07-29 2013-07-29
US61/859,323 2013-07-29
PCT/US2014/047512 WO2015017171A1 (en) 2013-07-29 2014-07-22 Method of forming conductive trace

Publications (2)

Publication Number Publication Date
CN105432154A CN105432154A (zh) 2016-03-23
CN105432154B true CN105432154B (zh) 2018-08-07

Family

ID=52432334

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480042587.0A Active CN105432154B (zh) 2013-07-29 2014-07-22 导电迹线和形成导电迹线的方法

Country Status (8)

Country Link
US (1) US9565772B2 (zh)
EP (1) EP3028549B1 (zh)
JP (1) JP6246925B2 (zh)
KR (1) KR101934312B1 (zh)
CN (1) CN105432154B (zh)
ES (1) ES2676769T3 (zh)
PL (1) PL3028549T3 (zh)
WO (1) WO2015017171A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2905626B1 (en) * 2014-02-05 2019-09-11 ams AG Integrated current sensor system and method for producing an integrated current sensor system
WO2015152994A1 (en) 2014-04-02 2015-10-08 Ferro Corporation Conductive paste with improved performance in glass strength
CN113443654B (zh) * 2021-07-16 2022-07-22 中国科学院兰州化学物理研究所 一种具有电磁波调控功能的稀土掺杂尖晶石材料及其制备

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4409261A (en) * 1980-02-07 1983-10-11 Cts Corporation Process for air firing oxidizable conductors
DE3107943A1 (de) * 1981-03-02 1982-09-16 Siemens AG, 1000 Berlin und 8000 München Verfahren zur herstellung von loetbaren und temperfaehigen edelmetallfreien duennschichtleiterbahnen
JPS611088A (ja) * 1984-06-14 1986-01-07 松下電器産業株式会社 導電回路の形成法
US4871108A (en) * 1985-01-17 1989-10-03 Stemcor Corporation Silicon carbide-to-metal joint and method of making same
JPH04350937A (ja) * 1991-05-29 1992-12-04 Sony Corp 銅配線の処理方法
JP3120471B2 (ja) * 1991-05-29 2000-12-25 ソニー株式会社 半導体装置の製造方法
JPH05206635A (ja) * 1992-01-28 1993-08-13 Matsushita Electric Ind Co Ltd セラミック回路基板の製造方法
JPH06237026A (ja) * 1993-02-09 1994-08-23 Murata Mfg Co Ltd 厚膜電極の形成方法
US6200897B1 (en) 1999-06-06 2001-03-13 United Semiconductor Corp. Method for manufacturing even dielectric layer
JP2001099497A (ja) * 1999-09-30 2001-04-13 Nisshin Steel Co Ltd 太陽熱集熱板
US6824857B2 (en) 2001-04-02 2004-11-30 Nashua Corporation Circuit elements having an embedded conductive trace and methods of manufacture
US7564658B2 (en) * 2004-09-23 2009-07-21 Headway Technologies, Inc. CoFe insertion for exchange bias and sensor improvement
US20060255102A1 (en) * 2005-05-11 2006-11-16 Snyder Rick B Technique for defining a wettable solder joint area for an electronic assembly substrate
JP4705448B2 (ja) * 2005-09-29 2011-06-22 日本シイエムケイ株式会社 プリント配線板の製造方法
RU2338341C2 (ru) * 2006-12-28 2008-11-10 Федеральное государственное унитарное предприятие "Ордена Трудового Красного Знамени федеральный научно-производственный центр по радиоэлектронным системам и информационным технологиям имени В.И. Шимко" (ФГУП "Федеральный НПЦ "Радиоэлектроника" им. В.И. Шимко") Способ изготовления полосковой платы на диэлектрической подложке
US20110083874A1 (en) * 2009-10-09 2011-04-14 E. I. Du Pont De Nemours And Company Electrode and method for manufacturing the same
JP2013516771A (ja) * 2009-12-31 2013-05-13 イー・アイ・デュポン・ドウ・ヌムール・アンド・カンパニー 低温同時焼成セラミックの回路およびデバイスで使用するための混合金属システム導体
JP2012104613A (ja) * 2010-11-09 2012-05-31 Sony Corp 回路基板及び回路基板の製造方法
CN103238380B (zh) * 2010-12-28 2016-08-10 株式会社德山 金属化基板、金属糊剂组合物、以及金属化基板的制造方法
JP2013153051A (ja) * 2012-01-25 2013-08-08 Tokuyama Corp メタライズドセラミックスビア基板及びその製造方法

Also Published As

Publication number Publication date
KR20160085243A (ko) 2016-07-15
US9565772B2 (en) 2017-02-07
EP3028549A1 (en) 2016-06-08
PL3028549T3 (pl) 2018-11-30
US20160174386A1 (en) 2016-06-16
CN105432154A (zh) 2016-03-23
ES2676769T3 (es) 2018-07-24
WO2015017171A1 (en) 2015-02-05
EP3028549A4 (en) 2017-03-29
EP3028549B1 (en) 2018-06-13
JP6246925B2 (ja) 2017-12-13
JP2016535924A (ja) 2016-11-17
KR101934312B1 (ko) 2019-01-02

Similar Documents

Publication Publication Date Title
CN101681705B (zh) 抗硫化芯片电阻器及其制造方法
CN105432154B (zh) 导电迹线和形成导电迹线的方法
MY144068A (en) Fretting and whisker resistant coating system and method
US8828503B1 (en) Making multi-layer micro-wire structure
WO2006131912A3 (en) Microelectrode, applications thereof and method of manufacturing
US10355186B2 (en) Flexible lighting device having unobtrusive conductive layers
CN102308366A (zh) 触摸屏及其制备方法
CN105723817A (zh) 柔性印刷电路基板及其制造方法
JP2010080418A (ja) 回路保護素子およびその製造方法
CN101010768B (zh) 芯片的熔断保险装置
TWI510372B (zh) 電極、含其之電子裝置及其製造方法
KR20040065175A (ko) 배선 재료, 배선 기판 및 그의 제조 방법 및 표시 패널,미립자 박막 재료, 박막층을 구비한 기판 및 그의 제조방법
US20140239504A1 (en) Multi-layer micro-wire structure
TWM606081U (zh) 觸控面板及其裝置
WO2017010521A1 (ja) 透明電極フィルム、調光素子、および透明電極フィルムの製造方法
CN112987984A (zh) 一种触控面板
US20140306382A1 (en) Making multi-layer micro-wire structure
CN101593644A (zh) 一种微型表面贴装式熔断器
JP4530789B2 (ja) 回路基板の製造方法及び回路基板
JP2021103514A (ja) タッチパネル及びその形成方法
KR100579492B1 (ko) 절연성 보호막을 갖는 도전막 상의 전극형성 방법 및 절연성 보호막을 갖는 도전막이 형성된 장치
JP2010076164A (ja) 成膜層構造体及びその製造方法並びにサーマルヘッド及びその製造方法
JP2024515695A (ja) エナメルペースト組成物、エナメルコーティング製品、およびその製造方法
TW202305840A (zh) 晶片電阻器基材層和電阻層的強化結合方法
JP2006054091A (ja) 導電性被膜被覆ガラス基板及びその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant