TW202305840A - 晶片電阻器基材層和電阻層的強化結合方法 - Google Patents

晶片電阻器基材層和電阻層的強化結合方法 Download PDF

Info

Publication number
TW202305840A
TW202305840A TW110126893A TW110126893A TW202305840A TW 202305840 A TW202305840 A TW 202305840A TW 110126893 A TW110126893 A TW 110126893A TW 110126893 A TW110126893 A TW 110126893A TW 202305840 A TW202305840 A TW 202305840A
Authority
TW
Taiwan
Prior art keywords
layer
conductive metal
substrate layer
pair
metal layers
Prior art date
Application number
TW110126893A
Other languages
English (en)
Inventor
洪志謀
陳淳學
周東毅
Original Assignee
信昌電子陶瓷股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 信昌電子陶瓷股份有限公司 filed Critical 信昌電子陶瓷股份有限公司
Priority to TW110126893A priority Critical patent/TW202305840A/zh
Publication of TW202305840A publication Critical patent/TW202305840A/zh

Links

Images

Landscapes

  • Non-Adjustable Resistors (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)

Abstract

一種晶片電阻器基材層和電阻層的強化結合方法,係在該晶片電阻器的基材層的頂面形成電阻層之前更包括形成一強化結合層的步驟,而該電阻層兩端電連通於一對頂面導電金屬層。該強化結合層係包含陶瓷材料和玻璃。藉由該強化結合層增強電阻層和基材層的頂面之間的界面接合強度。

Description

晶片電阻器基材層和電阻層的強化結合方法
本發明係關於一種製造晶片電阻器的製程,特別是一種晶片電阻器基材層和電阻層的強化結合方法。
查晶片電阻器已廣泛使用在各種電子設備、儀器設備及通訊設備中。晶片電阻器概分為厚膜晶片電阻器及薄膜晶片電阻器兩種型態,其中該厚膜晶片電阻器之電極及電阻層係藉由印刷(Printing)與燒成(Sinter)之技術予以製作,而薄膜晶片電阻器之電極及電阻層係藉由濺鍍(Sputter)之技術予以製作。
在典型的習知晶片電阻器結構中,其主要包括一基材層、一對形成在該基材層背面的背面導電金屬層、一對形成在該基材層頂面的頂面導電金屬層、一電阻層覆蓋在該基材層頂面和該頂面導電金屬層相對應的一部分表面、一絕緣保護層覆蓋該電阻層的表面。基材層之兩端極則分別依序形成一導電層、一鎳層、一錫層。
在上述習知的晶片電阻器結構中,晶片電阻器兩端之阻值取決於該電阻層之阻抗值。基材層一般為陶瓷材料或氧化鋁材料所製成,而電阻層主要是以金屬材料(例如Ag、Pd、Ru、Pt、NiCr、NiCrAl、CuNi、CuNiMn、FeCrAl...等)所組成。電阻層的製備材料在經過塗佈、燒結工序後形成在該基材層的表面,並電連通於兩個對應的頂面導電金屬層之間。
然而,目前已發現在該電阻層的燒結工序過程中,由於基材層和電阻層兩者的材料特性不同(例如兩者材料中所含有的陶瓷成分比例),故電阻層經常無法和基材層的表面之間達到良好的界面結合,致使電阻層在燒結工序中即和基材層的表面形成剝離或局部分離狀況。如此,不僅影響到電阻層和基材層兩者間在機械特性方面的結合穩定性,也可能影響到電阻層在電特性方面的問題。
緣此,本發明之主要目的即是提供一種製造晶片電阻器之方法改良,藉由改良該晶片電阻器之製作流程,而能克服前述習知技術的缺失。
本發明為解決習知技術之問題所採用之技術手段係在晶片電阻器的基材層的頂面形成電阻層之前更包括形成一強化結合層的步驟,而該電阻層兩端電連通於一對頂面導電金屬層。該強化結合層係包含陶瓷材料和玻璃。藉由該強化結合層增強電阻層和基材層的頂面之間的界面接合強度。
本發明的另一實施例中,該強化結合層可覆蓋基材層頂面約中段區段也可以覆蓋該基材層頂面的整個表面。
相較於習知技術,在本發明的製造流程中,藉由形成在電阻層和基材層之間的強化結合層,可有效增強了電阻層和基材層的頂面之間的界面接合強度,使該電阻層在燒結過程中不致由該基材層的頂面剝離,使電阻層和基材層兩者之間達到良好的結合。
本發明所採用的具體結構,將藉由以下之實施例及附呈圖式作進一步之說明。
參閱圖1所示,其顯示本發明第一實施例的結構剖視圖。晶片電阻器主要包括有一基材層1,該基材層1可為陶瓷材料所製成的陶瓷基材層或由氧化鋁材料所製成的氧化鋁基材層之一。
基材層1之背面印刷形成一對背面導電金屬層31、32,且該對背面導電金屬層31、32之間具有一間距。
基材層1的頂面約在中段區段形成一強化結合層2,並在距離基材層1的兩端部各預留一段未覆蓋區段,以供相對應的一對頂面導電金屬層33、34隨後形成在基材層1之頂面的該未覆蓋區段和該強化結合層2的兩端的一部分表面。
該強化結合層2係包含陶瓷材料和玻璃。在製作該強化結合層2時,可由填充料(例如Al 2O 3、ZnO、SiO 2、TiO 2)、助燒結劑(例如SiO 2、BaO、B 2O 3、Al 2O 3、V 2O 5、ZnO)、樹脂、有機溶劑所組成的材料塗佈在該基材層1的頂面,再經預定溫度(例如900℃)的燒結工序形成在該基材層1的頂面。
然後,一電阻層4覆蓋在該強化結合層2的表面和該對頂面導電金屬層33、34相對應的一部分表面。因此,電阻層4兩端即電連通於該對頂面導電金屬層33、34。電阻層4中可以包括一雷射修整槽41,其係採用雷射能量將電阻層4精密修整至所設定之電阻值。
電阻層4主要是以貴金屬材料(例如Ag、Pd、Ru、Pt、NiCr、NiCrAl、CuNi、CuNiMn、FeCrAl...等)所組成。電阻層4在塗佈於強化結合層2和該對頂面導電金屬層33、34上後,經燒結工序而形成在該強化結合層2的表面和該對頂面導電金屬層33、34相對應的一部分表面。
相較於習知技術,在本發明的結構設計中,藉由形成在電阻層4和基材層1之間的強化結合層,可有效增強了該電阻層4和該基材層1的頂面之間的界面接合強度,使該電阻層4在燒結過程中不致由該基材層1的頂面剝離。
完成電阻層4後,即在電阻層4的表面形成一玻璃層5以及以一絕緣保護層6覆蓋該玻璃層5、該電阻層4、該對頂面導電金屬層33、34相對應的一部分表面。
最後,再於基材層1的兩端極11、12的側壁面和背面導電金屬層31、32及頂面導電金屬層33、34的一部分表面,分別形成一導電層71電連通該對背面導電金屬層31、32和該對頂面導電金屬層33、34,以及在該導電層71的表面依序形成一鎳層72、一錫層73。
圖2顯示本發明製作第一實施例結構的流程圖。茲配合圖1所示的結構對本發明的製作流程說明如下: 步驟101:製備一基材層1; 步驟102:在基材層1的背面印刷形成彼此間隔的一對背面導電金屬層31、32; 步驟103:在基材層1的頂面約在中段區段形成一強化結合層2,並在距離基材層1的兩端部各預留一段未覆蓋區段; 步驟104:在基材層1的頂面的未覆蓋區段和強化結合層2的兩端的一部分表面形成彼此間隔的一對頂面導電金屬層33、34; 步驟105:將一電阻層4覆蓋在強化結合層2的表面和該對頂面導電金屬層33、34相對應的一部分表面,使電阻層4兩端電連通於該對頂面導電金屬層33、34; 步驟106:在電阻層4的表面形成一玻璃層5; 步驟107:以雷射能量在電阻層4形成雷射修整槽41,以修整電阻層4之電阻值;步驟108:在玻璃層5的表面、電阻層4的一部分表面、該對頂面導電金屬層33、34相對應的一部分表面形成一絕緣保護層6; 步驟109:在基材層1之兩端極的側壁面和背面導電金屬層31、32及頂面導電金屬層33、34的一部分表面分別形成一導電層71電連通該對背面導電金屬層31、32和該對頂面導電金屬層33、34; 步驟110:在該導電層71的表面依序形成一鎳層72、一錫層73。
圖3顯示本發明第二實施例的結構剖視圖。本實施例的組成構件與前述第一實施例大致相同,故相同元件乃標示相同的元件編號,以資對應。在本實施例中,同樣包括基材層1、強化結合層2、背面導電金屬層31、32、頂面導電金屬層33、34、電阻層4、玻璃層5、絕緣保護層6、導電層71、鎳層72、錫層73等構件。然而,強化結合層2係覆蓋該基材層1的頂面的整個表面,而該對頂面導電金屬層33、34係分別位在該強化結合層2的兩端鄰近於該基材層1的該兩端極11、12處的表面,且電阻層4係位在該強化結合層2的表面和該對頂面導電金屬層33、34相對應的一部分表面。
圖4顯示本發明製作第二實施例結構的流程圖。茲配合圖3所示的結構對本發明的製作流程說明如下: 步驟201:製備一基材層1; 步驟202:在基材層1的背面印刷形成彼此間隔的一對背面導電金屬層31、32; 步驟203:在基材層1的頂面的整個表面形成一強化結合層2; 步驟204:在強化結合層2的兩端鄰近於基材層1的該兩端極11、12處的表面分別形成一對頂面導電金屬層33、34; 步驟205:將一電阻層4覆蓋在強化結合層2的表面和該對頂面導電金屬層33、34相對應的一部分表面,使電阻層4兩端電連通於該對頂面導電金屬層33、34; 步驟206:在電阻層4的表面形成一玻璃層5; 步驟207:以雷射能量在電阻層4形成雷射修整槽41,以修整電阻層4之電阻值; 步驟208:在玻璃層5的表面、電阻層4的一部分表面、該對頂面導電金屬層33、34相對應的一部分表面形成一絕緣保護層6; 步驟209:在基材層1之兩端極的側壁面和背面導電金屬層31、32及頂面導電金屬層33、34的一部分表面分別形成一導電層71電連通該對背面導電金屬層31、32和該對頂面導電金屬層33、34; 步驟210:在該導電層71的表面依序形成一鎳層72、一錫層73。
圖5顯示本發明第三實施例的結構剖視圖。本實施例的組成構件與前述第一實施例大致相同。在本實施例中,同樣包括基材層1、強化結合層2、背面導電金屬層31、32、頂面導電金屬層33、34、電阻層4、玻璃層5、絕緣保護層6、導電層71、鎳層72、錫層73等構件。強化結合層2亦係覆蓋該基材層1的頂面的中段區段,而在距離該基材層的該兩端極11、12各預留一段未覆蓋區段。然而,該對頂面導電金屬層33、34係分別位在該基材層1的該未覆蓋區段和該強化結合層2的兩端的一部分表面。該電阻層4係位在該強化結合層2的表面和該對頂面導電金屬層33、34之間,且該電阻層4的表面和該對頂面導電金屬層33、34的表面係呈同一平面。更者,電阻層4的兩端和該對頂面導電金屬層33、34間的連接處係分別呈一段階結構42。
圖6顯示本發明製作第三實施例結構的流程圖。茲配合圖5所示的結構對本發明的製作流程說明如下: 步驟301:製備一基材層1; 步驟302:在基材層1的背面印刷形成彼此間隔的一對背面導電金屬層31、32; 步驟303:在基材層1的頂面約在中段區段形成一強化結合層2,並在距離基材層1的兩端部各預留一段未覆蓋區段; 步驟304:將一電阻層4覆蓋在強化結合層2的表面,且較佳地在強化結合層2的兩端處的表面各預留一段未覆蓋區段以及在電阻層4的兩端處各形成一段階結構42; 步驟305:在基材層1的頂面的未覆蓋區段、強化結合層2的兩端表面的未覆蓋區段、電阻層4的兩端各別形成一對頂面導電金屬層33、34,且較佳地電阻層4的表面和該對頂面導電金屬層33、34的表面係呈同一平面; 步驟306:以雷射能量在電阻層4形成雷射修整槽41,以修整電阻層4之電阻值; 步驟307:在電阻層4的表面、該對頂面導電金屬層33、34相對應的一部分表面形成一絕緣保護層6; 步驟308:在基材層1之兩端極的側壁面和背面導電金屬層31、32及頂面導電金屬層33、34的一部分表面分別形成一導電層71電連通該對背面導電金屬層31、32和該對頂面導電金屬層33、34; 步驟309:在該導電層71的表面依序形成一鎳層72、一錫層73。
圖7顯示本發明第四實施例的結構剖視圖。本實施例的組成構件與前述第2實施例大致相同。在本實施例中,同樣包括基材層1、強化結合層2、背面導電金屬層31、32、頂面導電金屬層33、34、電阻層4、玻璃層5、絕緣保護層6、導電層71、鎳層72、錫層73等構件。強化結合層2係覆蓋該基材層1的頂面的整個表面,而該對頂面導電金屬層33、34係分別位在該強化結合層2的兩端鄰近於該基材層1的該兩端極11、12的表面。電阻層4係位在該強化結合層2的表面和該對頂面導電金屬層33、34之間,且該電阻層4的表面和該對頂面導電金屬層33、34的表面係呈同一平面。更者,電阻層4的兩端和該對頂面導電金屬層33、34間的連接處係分別呈一段階結構42。
圖8顯示本發明製作第四實施例結構的流程圖。茲配合圖7所示的結構對本發明的製作流程說明如下: 步驟401:製備一基材層1; 步驟402:在基材層1的背面印刷形成彼此間隔的一對背面導電金屬層31、32; 步驟403:在基材層1的頂面的整個表面形成一強化結合層2; 步驟404:將一電阻層4覆蓋在強化結合層2的表面,且較佳地在強化結合層2的兩端處的表面各預留一段未覆蓋區段以及在電阻層4的兩端處各形成一段階結構42; 步驟405:在基材層1的頂面的未覆蓋區段、強化結合層2的兩端表面的未覆蓋區段、電阻層4的兩端各別形成一對頂面導電金屬層33、34,且較佳地電阻層4的表面和該對頂面導電金屬層33、34的表面係呈同一平面; 步驟406:以雷射能量在電阻層4形成雷射修整槽41,以修整電阻層4之電阻值; 步驟407:在電阻層4的表面、該對頂面導電金屬層33、34相對應的一部分表面形成一絕緣保護層6; 步驟408:在基材層1之兩端極的側壁面和背面導電金屬層31、32及頂面導電金屬層33、34的一部分表面分別形成一導電層71電連通該對背面導電金屬層31、32和該對頂面導電金屬層33、34; 步驟409:在該導電層71的表面依序形成一鎳層72、一錫層73。
以上各實施例均以基材層的頂面設置一電阻層作為實施例說明。在實際產品化應用時,電阻層亦可以設計位在基材層的底面,而該下電阻層和該基材層的底面之間也設置一強化結合層。此外,本發明亦可以應用在具有雙層電阻層的產品中,亦即在基材層的頂面及底面各別設置一上電阻層和一下電阻層,而在上電阻層和該基材層的頂面之間以及下電阻層和該基材層的底面之間均各別設置一強化結合層。
以上所舉實施例僅係用以說明本發明,並非用以限制本發明之範圍,凡其他未脫離本發明所揭示之精神下而完成的等效修飾或置換,均應包含於後述申請專利範圍內。
1:基材層 11、12:端極 2:強化結合層 31、32:背面導電金屬層 33、34:頂面導電金屬層 4:電阻層 41:雷射修整槽 42:段階結構 5:玻璃層 6:絕緣保護層 71:導電層 72:鎳層 73:錫層
圖1顯示本發明第一實施例的結構剖視圖。 圖2顯示本發明製作圖1實施例結構的流程圖。 圖3顯示本發明第二實施例的結構剖視圖。 圖4顯示本發明製作圖3實施例結構的流程圖。 圖5顯示本發明第三實施例的結構剖視圖。 圖6顯示本發明製作圖5實施例結構的流程圖。 圖7顯示本發明第四實施例的結構剖視圖。 圖8顯示本發明製作圖7實施例結構的流程圖。

Claims (7)

  1. 一種晶片電阻器基材層和電阻層的強化結合方法,包括以下步驟: (a)    製備一基材層,該基材層係由為陶瓷基材層、氧化鋁基材層之一所製成; (b)   在該基材層的背面印刷形成彼此間隔的一對背面導電金屬層; (c)    在該基材層的頂面約在中段區段形成一強化結合層,並在距離該基材層的兩端部各預留一段未覆蓋區段,該強化結合層係包含陶瓷材料和玻璃; (d)   在該基材層的頂面的該未覆蓋區段和該強化結合層的兩端的一部分表面形成彼此間隔的一對頂面導電金屬層; (e)    將一電阻層覆蓋在該強化結合層的表面和該對頂面導電金屬層相對應的一部分表面,使該電阻層兩端電連通於該對頂面導電金屬層; (f)    在該電阻層的表面、該對頂面導電金屬層相對應的一部分表面形成一絕緣保護層; (g)   在該基材層之兩端極的側壁面和該背面導電金屬層及頂面導電金屬層的一部分表面分別形成一導電層電連通該對背面導電金屬層和該對頂面導電金屬層。
  2. 一種晶片電阻器基材層和電阻層的強化結合方法,包括以下步驟: (a)    製備一基材層,該基材層係由為陶瓷基材層、氧化鋁基材層之一所製成; (b)   在該基材層的背面印刷形成彼此間隔的一對背面導電金屬層; (c)    在該基材層的頂面的整個表面形成一強化結合層,該強化結合層係包含陶瓷材料和玻璃; (d)   在該強化結合層的兩端鄰近於基材層的兩端極處的表面分別一對頂面導電金屬層; (e)    將一電阻層覆蓋在該強化結合層的表面和該對頂面導電金屬層相對應的一部分表面,使該電阻層兩端電連通於該對頂面導電金屬層; (f)    在該電阻層的表面、該對頂面導電金屬層相對應的一部分表面形成一絕緣保護層; (g)   在該基材層之兩端極的側壁面和該背面導電金屬層及頂面導電金屬層的一部分表面分別形成一導電層電連通該對背面導電金屬層和該對頂面導電金屬層。
  3. 一種晶片電阻器基材層和電阻層的強化結合方法,包括以下步驟: (a)    製備一基材層,該基材層係由為陶瓷基材層、氧化鋁基材層之一所製成; (b)   在該基材層的背面印刷形成彼此間隔的一對背面導電金屬層; (c)    在該基材層的頂面約在中段區段形成一強化結合層,並在距離該基材層的兩端部各預留一段未覆蓋區段,該強化結合層係包含陶瓷材料和玻璃; (d)   將一電阻層覆蓋在該強化結合層的表面,且在該強化結合層的兩端處的表面各預留一段未覆蓋區段; (e)    在該基材層的該頂面的該未覆蓋區段、該強化結合層的該未覆蓋區段、該電阻層的兩端各別形成一對頂面導電金屬層; (f)    在該電阻層的表面、該對頂面導電金屬層相對應的一部分表面形成一絕緣保護層; (g)   在該基材層之兩端極的側壁面和該背面導電金屬層及頂面導電金屬層的一部分表面分別形成一導電層電連通該對背面導電金屬層和該對頂面導電金屬層。
  4. 一種晶片電阻器基材層和電阻層的強化結合方法,包括以下步驟: (a)    製備一基材層,該基材層係由為陶瓷基材層、氧化鋁基材層之一所製成; (b)   在該基材層的背面印刷形成彼此間隔的一對背面導電金屬層; (c)    在該基材層的頂面的整個表面形成一強化結合層,該強化結合層係包含陶瓷材料和玻璃; (d)   將一電阻層覆蓋在該強化結合層的表面,且在該強化結合層的兩端處的表面各預留一段未覆蓋區段; (e)    在該強化結合層的該未覆蓋區段和該電阻層的兩端各別形成一對頂面導電金屬層; (f)    在該電阻層的表面、該對頂面導電金屬層相對應的一部分表面形成一絕緣保護層; (g)   在該基材層之兩端極的側壁面和該背面導電金屬層及頂面導電金屬層的一部分表面分別形成一導電層電連通該對背面導電金屬層和該對頂面導電金屬層。
  5. 如請求項1、2、3或4所述之晶片電阻器基材層和電阻層的強化結合方法,其中該強化結合層係由選自於Al 2O 3、ZnO、SiO 2、TiO 2之一的填充料、選自於SiO 2、BaO、B 2O 3、Al 2O 3、V 2O 5、ZnO之一的助燒結劑、樹脂、有機溶劑所組成的材料塗佈在該基材層的頂面,再經燒結工序形成在該基材層的頂面。
  6. 如請求項1、2、3或4所述之晶片電阻器基材層和電阻層的強化結合方法,其中該電阻層在覆蓋在該強化結合層的該表面之後,更包括以一雷射能量在該電阻層形成一雷射修整槽,以修整該電阻層之電阻值。
  7. 如請求項3或4所述之晶片電阻器基材層和電阻層的強化結合方法,其中該電阻層的該表面和該對頂面導電金屬層的該表面係呈同一平面。
TW110126893A 2021-07-22 2021-07-22 晶片電阻器基材層和電阻層的強化結合方法 TW202305840A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW110126893A TW202305840A (zh) 2021-07-22 2021-07-22 晶片電阻器基材層和電阻層的強化結合方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW110126893A TW202305840A (zh) 2021-07-22 2021-07-22 晶片電阻器基材層和電阻層的強化結合方法

Publications (1)

Publication Number Publication Date
TW202305840A true TW202305840A (zh) 2023-02-01

Family

ID=86661457

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110126893A TW202305840A (zh) 2021-07-22 2021-07-22 晶片電阻器基材層和電阻層的強化結合方法

Country Status (1)

Country Link
TW (1) TW202305840A (zh)

Similar Documents

Publication Publication Date Title
JP4561831B2 (ja) セラミック基板、電子装置およびセラミック基板の製造方法
WO2003046934A1 (fr) Pave resisitf et procede de fabrication correspondant
JP2002374067A (ja) プリント基板のおよびその製造方法
WO1998058390A1 (fr) Tableau de connexions de resistance et son procede de fabrication
JP2992570B2 (ja) セラミック多層コンデンサおよびその製造方法
WO2014109224A1 (ja) チップ抵抗器
JPH11204304A (ja) 抵抗器およびその製造方法
JP7241261B2 (ja) チップ抵抗器
TW202305840A (zh) 晶片電阻器基材層和電阻層的強化結合方法
JP3665591B2 (ja) チップ抵抗器
JP3238285U (ja) チップ抵抗器の基板層及び抵抗層の結合強化構造
JP4046178B2 (ja) チップ抵抗器およびその製造方法
JPH07201636A (ja) 積層電子部品及びその製造方法
JPS63144554A (ja) 厚膜混成集積回路基板の製造方法
CN206118168U (zh) 一种透明电路板
JP2641530B2 (ja) チップ状電子部品の製造方法
WO2022180979A1 (ja) チップ抵抗器
JP2806802B2 (ja) チップ抵抗器
KR101148259B1 (ko) 칩 저항기 및 그 제조방법
JP2010238742A (ja) チップ型電子部品の製造方法、チップ型電子部品
JP3159440B2 (ja) 角形チップ抵抗器
JP2003282304A (ja) チップ抵抗器およびその製造方法
JP3739830B2 (ja) チップ状電子部品およびその製造方法
JP2001057301A (ja) 抵抗器およびその製造方法
JP2006186064A (ja) チップ抵抗器