JP4154913B2 - 電子部品およびその製造方法 - Google Patents
電子部品およびその製造方法 Download PDFInfo
- Publication number
- JP4154913B2 JP4154913B2 JP2002098925A JP2002098925A JP4154913B2 JP 4154913 B2 JP4154913 B2 JP 4154913B2 JP 2002098925 A JP2002098925 A JP 2002098925A JP 2002098925 A JP2002098925 A JP 2002098925A JP 4154913 B2 JP4154913 B2 JP 4154913B2
- Authority
- JP
- Japan
- Prior art keywords
- hole
- substrate
- protective film
- electronic component
- surface electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Manufacturing Of Printed Circuit Boards (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の属する技術分野】
本発明は、導電材料が充填されたスルーホールを有する電子部品、およびその製造方法に関する。
【0002】
【従来の技術】
従来より、スルーホールは主に回路基板もしくはLSIに代表される電子部品の小型化の為に使用されている。高周波用電子部品においてはスルーホール導通抵抗が特性に大きな影響を与える。特にミリ波などに使われる高周波用電子部品では基板両面の電極間で10mΩが特性上の上限と考えられている。スルーホール導通抵抗を小さくするため、次のような製造方法が特開平6−21647号公報に開示されている。
【0003】
この製造方法は図4に示すように、両面に導電層を有する絶縁体基板31に貫通孔31aを形成する。そして、両面の導電層の所定部分をエッチング除去することによって配線パターン34、35を形成する。次いで、配線パターン34、35がこの貫通孔31aの周辺で露出するようにレジストパターン36を形成する。このレジストパターン36をマスクとして、貫通孔を含む貫通部に熱硬化性導電樹脂を充填して80℃で硬化させ、スルーホール32を形成するという方法である。
【0004】
【発明が解決しようとする課題】
しかしながら、この方法で得られるスルーホール導通抵抗は、スルーホールの直径を0.7mmと大きくして10mΩ以下が得られる程度であり、小型化には不充分であった。また、エッチングを用いて表面電極(配線パターン)を形成しているため、表面電極の微細化はまだ不充分であった。
【0005】
そこで、本発明者はスルーホール導通抵抗をさらに下げるため、スルーホールの充填材として低抵抗な導電材料である、焼成タイプの例えば銀ペーストを使うことを考えた。また、微細な表面電極を形成するために、リフトオフ法を用いることを考えた。充填材として焼成タイプの導電材料を使う場合においては、スルーホール形成時に800℃以上で焼成を行なう必要がある。このため、まず絶縁体基板にスルーホールを形成し、その後、絶縁体基板に微細な表面電極を形成するという2ステップの製造工程を踏む必要がある。このとき、次のような問題が生じる。微細な表面電極を形成するためにリフトオフ法を用いるとスルーホールの端面を直にレジストが覆うようになるため、現像後洗浄をしてもスルーホールの端面に絶縁物のレジストが一部残ってしまう。これは、充填材に含まれていた樹脂や溶剤などが焼成によって除去され、スルーホールがポーラス(多孔質)となるため、レジストがスルーホールに入り込んで取れにくくなるためである。これにより、スルーホール導通抵抗が大きくなってしまう。このため小型化と微細な表面電極の形成とを両立出来ないという問題があった。
【0006】
本発明は、上述の問題を鑑みてなされたものであり、この問題を解決し、小型化と微細な表面電極の形成とを両立させた電子部品、およびその製造方法を提供することを目的としている。
【0007】
【課題を解決するための手段】
上記目的を達成するため本発明の電子部品は、基体と、前記基体に形成され、焼成タイプの導電材料が充填されたスルーホールと、前記基体の一方主面に形成された、前記スルーホールの端面を覆う導電保護膜と、前記基体の他方主面に形成され、前記スルーホールに接続された裏面電極と、前記基体の一方主面にリフトオフ法を用いて形成された、表面電極と、からなることを特徴とする。
【0008】
また、前記表面電極が、前記導電保護膜を覆うように形成されていることを特徴とする。
【0009】
また、前記基体が、絶縁体基板、半導体基板もしくは絶縁膜であることを特徴とする。
【0010】
また、本発明の電子部品の製造方法は、基体に貫通孔を形成し、当該貫通孔に導電材料を充填、焼成することによってスルーホールを形成する、スルーホール形成工程と、前記基体の一方主面に金属膜を成膜した後エッチングして、前記スルーホールの端面を覆うように導電保護膜を形成する、導電保護膜形成工程と、前記基体の他方主面に、裏面電極を前記スルーホールに接続して形成する、裏面電極形成工程と、前記基体の一方主面に、リフトオフ法を用いて表面電極を形成する、表面電極形成工程とを含むことを特徴とする。
【0011】
また、前記表面電極形成工程において、前記表面電極を、前記導電保護膜を覆うように形成することを特徴とする。
【0012】
これにより、小型化と微細な表面電極の形成とを両立させた、電子部品を提供することができる。
【0013】
【課題を解決するための手段】
上記目的を達成するため本発明の電子部品は、基体と、前記基体に形成され、焼成タイプの導電材料が充填されたスルーホールと、前記基体の一方主面に成膜された金属膜をエッチングすることにより形成された、前記スルーホールの端面を覆う導電保護膜と、前記基体の他方主面に形成され、前記スルーホールに接続された裏面電極と、前記基体の一方主面にリフトオフ法を用いて形成された、表面電極と、からなることを特徴とする。
【0014】
図1に示すように、電子部品10は、セラミック基板などの絶縁体基板1に貫通孔1aを形成し、この貫通孔1aに導電材料を充填してスルーホール2が形成されている。スルーホール2の端面が絶縁体基板1の一方主面で導電保護膜3aに覆われ、他方主面で裏面電極4に覆われている。そして、微細な表面電極7aが、リフトオフ法を用いて導電保護膜3aを覆うように形成された構成となっている。
【0015】
ここで、導電保護膜3a、表面電極7aおよび裏面電極4の厚さは例えばそれぞれ500nm、5μm、1μmであり、いずれもTi層とAg層の2層で成膜されている。スルーホール2の充填材は焼成タイプの導電材料であり、例えば銀ペーストである。充填材は焼成によって、充填材に含まれていた樹脂や溶剤などが除去され、ポーラス(多孔質)となっている。また絶縁体基板1の厚さは例えば0.7mm、スルーホール2の直径は例えば200μmである。
【0016】
図2に、本発明の実施例におけるスルーホール導通抵抗の度数分布を示す特性図を示す。図2にはまた、比較例の特性も示している。比較例は導電保護膜を形成せずに、充填されたスルーホールの端面に直接表面電極をリフトオフ法によって形成した点が実施例と異なる。なお、スルーホール導通抵抗は表面電極と裏面電極間で測定した値であり、サンプルは各100個である。
【0017】
図2より解るように、比較例の場合にはスルーホール導通抵抗が0〜10(0以上、10未満を表わす。以下同様である。)mΩに60%、10〜100mΩに30%、100m〜1Ωに4%、1Ω〜に5%のサンプルが分布している。これに対して、本実施例の場合にはスルーホール導通抵抗が0〜10mΩにほとんどのサンプルが分布しており、10〜100mΩに数個分布している。100mΩ以上には一つも分布していない。比較例は実施例と比べてスルーホール導通抵抗が高く、しかも広範囲に分布していることがわかる。このようにスルーホール導通抵抗に差が発生したのは、次の理由のためである。比較例の場合にはスルーホールがポーラスとなっているため、レジスト塗布時のレジストがスルーホールに入り込んで取れにくくなり、露光および現像後にもスルーホールの端面に絶縁物のレジストが一部残ってしまったためである。これに対して、実施例の場合にはポーラスとなっているスルーホールの端面を表面が緻密な導電保護膜で覆っているため、絶縁物のレジストが付着しても容易に取り除くことができたためである。
【0018】
本発明における実施例の構成をとれば、焼成タイプの導電材料が充填されたスルーホールと導電保護膜が設けられているため、小径のスルーホールでも小さいスルーホール導通抵抗が得られる。この結果、小型の電子部品を提供することができる。
【0019】
[上記実施例の製造方法、図3]
以下、上記実施例である電子部品の製造方法を、図3(a)ないし(i)の各製造工程を示す断面図に基づいて説明する。
【0020】
まず、絶縁体基板1を用意し、この絶縁体基板にレーザー加工などを行なって、直径が例えば200μmの貫通孔1aを形成する。そして図3(a)に示すように、貫通孔1aに焼成タイプの例えば銀ペーストを充填して800℃以上で焼成し、スルーホール2を形成する。
【0021】
スルーホール2を形成後、図3(b)に示すように、電子ビーム蒸着法によって、Ti層とAg層の2層からなる導電保護膜用金属膜3を絶縁体基板1の一方主面に例えば500nmの厚さで成膜する。同様にして、Ti層とAg層の2層からなる裏面電極4を絶縁体基板1の他方主面に例えば1μmの厚さで成膜する。
【0022】
次に、図3(c)に示すように、レジスト5を導電保護膜用金属膜3上に塗布する。そして、図3(d)に示すように、フォトリソグラフィ法を用いて、レジストをスルーホール2部分とその周辺部分を残して除去し、残ったレジストをレジストマスク5aとして機能させる。
【0023】
次に、このレジストマスク5aをマスクとして導電保護膜用金属膜をエッチング除去した後、レジストマスクを除去することによって、図3(e)に示すように、導電保護膜3aをスルーホール2の端面を覆うように形成する。なお、導電保護膜3aは、保護を確実に行なうため、100nm以上必要であり、加工性と配線抵抗から200〜500nmが望ましい。
【0024】
次に、リフトオフ法を用いて表面電極を形成する。まず、図3(f)に示すように、レジスト6を絶縁体基板1の一方主面側全面に塗布する。次に、図3(g)に示すように、導電保護膜3a部分とその周辺部分のレジストを除去して、レジスト6aを残す。その後、一方主面側全面に金属膜を成膜して、図3(h)に示すように、表面電極用金属膜7を形成する。これは、電子ビーム蒸着法によって、Ti層とAg層の2層からなる金属膜を例えば5μmの厚さで成膜して形成する。成膜後、レジスト6aの除去とともに表面電極となる部分以外の金属膜を除去して、図3(i)に示すように、微細な表面電極7aを形成する。
【0025】
本発明における実施例の製造方法をとれば、ポーラスとなっているスルーホールの端面を表面が緻密な導電保護膜で覆うことによって、それ以降の工程で絶縁物のレジストが付着しても容易に取り除くことができる。その結果、スルーホール導通抵抗が小さいスルーホールを形成することができる。さらに、表面電極の形成にリフトオフ法を用いているため、微細な表面電極を形成することができる。
【0026】
なお、本発明においては、基体はセラミック基板などの絶縁体基板に限定されるものではなく、シリコン基板などの半導体基板、もしくは窒化シリコンなどの絶縁膜であってもよい。
【0027】
また、実施例では、表面電極、裏面電極および導電保護膜がTi層とAg層で構成された例を示したが、これに限定されるものではなく、Au層、Al層,またはCu層などでもよい。
【0028】
さらに、成膜方法は、電子ビーム蒸着法に限定されるものではなく、スパッタリング法など他の方法を用いてもよい。
【0029】
【発明の効果】
以上のように本発明によれば、焼成タイプの導電材料が充填されたスルーホールと導電保護膜を設けているため、小さいスルーホール導通抵抗が得られる。また、表面電極の形成にリフトオフ法を用いているため、微細な表面電極を形成することができる。その結果、小型化と微細な表面電極の形成とを両立させた電子部品を提供することができる。
【図面の簡単な説明】
【図1】本発明の実施例である電子部品の構成を示す断面図である。
【図2】上記実施例のスルーホール導通抵抗の度数分布を示す特性図である。
【図3】上記実施例の各製造工程を示す断面図である。
【図4】従来の電子部品の製造工程の一工程を示す断面図である。
【符号の説明】
1 ----- 絶縁体基板
2 ----- スルーホール
3a ----- 導電保護膜
4 ----- 裏面電極
7a ----- 表面電極
Claims (5)
- 基体と、
前記基体に形成され、焼成タイプの導電材料が充填されたスルーホールと、
前記基体の一方主面に成膜された金属膜をエッチングすることにより形成された、前記スルーホールの端面を覆う導電保護膜と、
前記基体の他方主面に形成され、前記スルーホールに接続された裏面電極と、
前記基体の一方主面にリフトオフ法を用いて形成された、表面電極と、からなることを特徴とする電子部品。 - 前記表面電極が、前記導電保護膜を覆うように形成されていることを特徴とする、請求項1に記載の電子部品。
- 前記基体が、絶縁体基板、半導体基板もしくは絶縁膜であることを特徴とする、請求項1または請求項2に記載の電子部品。
- 基体に貫通孔を形成し、当該貫通孔に導電材料を充填、焼成することによってスルーホールを形成する、スルーホール形成工程と、
前記基体の一方主面に金属膜を成膜した後エッチングして、前記スルーホールの端面を覆うように導電保護膜を形成する、導電保護膜形成工程と、
前記基体の他方主面に、裏面電極を前記スルーホールに接続して形成する、裏面電極形成工程と、
前記基体の一方主面に、リフトオフ法を用いて表面電極を形成する、表面電極形成工程とを含むことを特徴とする電子部品の製造方法。 - 前記表面電極形成工程において、前記表面電極を、前記導電保護膜を覆うように形成することを特徴とする、請求項4に記載の電子部品の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002098925A JP4154913B2 (ja) | 2002-04-01 | 2002-04-01 | 電子部品およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002098925A JP4154913B2 (ja) | 2002-04-01 | 2002-04-01 | 電子部品およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003298200A JP2003298200A (ja) | 2003-10-17 |
JP4154913B2 true JP4154913B2 (ja) | 2008-09-24 |
Family
ID=29388037
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002098925A Expired - Fee Related JP4154913B2 (ja) | 2002-04-01 | 2002-04-01 | 電子部品およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4154913B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100507055C (zh) * | 2006-08-31 | 2009-07-01 | 宝山钢铁股份有限公司 | 屈服强度700MPa级耐大气腐蚀钢及其制造方法 |
DE112017001270T5 (de) | 2016-03-11 | 2018-11-29 | Ngk Insulators, Ltd. Japan | Verfahren zur Herstellung eines Verbindungssubstrat |
DE112017001260T5 (de) | 2016-03-11 | 2018-11-29 | Ngk Insulators, Ltd. | Verbindungssubstrat |
DE112017001274T5 (de) | 2016-03-11 | 2019-01-10 | Ngk Insulators, Ltd. | Verbindungssubstrat |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016039512A (ja) | 2014-08-08 | 2016-03-22 | キヤノン株式会社 | 電極が貫通配線と繋がったデバイス、及びその製造方法 |
CN107946274A (zh) * | 2017-11-23 | 2018-04-20 | 成都海威华芯科技有限公司 | 一种mmic芯片及其背面划片道制作工艺 |
CN113809030B (zh) * | 2021-11-16 | 2022-03-15 | 深圳市时代速信科技有限公司 | 半导体器件和半导体器件的制备方法 |
-
2002
- 2002-04-01 JP JP2002098925A patent/JP4154913B2/ja not_active Expired - Fee Related
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100507055C (zh) * | 2006-08-31 | 2009-07-01 | 宝山钢铁股份有限公司 | 屈服强度700MPa级耐大气腐蚀钢及其制造方法 |
DE112017001270T5 (de) | 2016-03-11 | 2018-11-29 | Ngk Insulators, Ltd. Japan | Verfahren zur Herstellung eines Verbindungssubstrat |
DE112017001260T5 (de) | 2016-03-11 | 2018-11-29 | Ngk Insulators, Ltd. | Verbindungssubstrat |
DE112017001274T5 (de) | 2016-03-11 | 2019-01-10 | Ngk Insulators, Ltd. | Verbindungssubstrat |
US10257941B2 (en) | 2016-03-11 | 2019-04-09 | Ngk Insulators, Ltd. | Connection substrate |
US10278286B2 (en) | 2016-03-11 | 2019-04-30 | Ngk Insulators, Ltd. | Connection substrate |
US11013127B2 (en) | 2016-03-11 | 2021-05-18 | Ngk Insulators, Ltd. | Method for producing connection substrate |
Also Published As
Publication number | Publication date |
---|---|
JP2003298200A (ja) | 2003-10-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH029198A (ja) | 基板上に金属層を付着する方法 | |
JP4154913B2 (ja) | 電子部品およびその製造方法 | |
JP4984855B2 (ja) | 薄膜チップ抵抗器、薄膜チップコンデンサおよび薄膜チップインダクタの製造方法 | |
US20060096780A1 (en) | Thin film circuit integrating thick film resistors thereon | |
JPH11340041A (ja) | 電子部品とその製造方法 | |
JP3559468B2 (ja) | 薄膜配線基板の製造方法 | |
JP4112907B2 (ja) | 抵抗素子およびその製造方法 | |
JP3573894B2 (ja) | 半導体装置及びその製造方法 | |
JPH09270330A (ja) | 電子部品 | |
JP2002246206A (ja) | チップ抵抗器及びその製造方法 | |
JPH07307550A (ja) | 電子部品の製造方法 | |
JPH11220256A (ja) | セラミック配線板の製造方法 | |
JPH05283412A (ja) | 半導体装置,およびその製造方法 | |
JP2000299202A (ja) | 厚膜回路基板及びその製造方法 | |
US4898805A (en) | Method for fabricating hybrid integrated circuit | |
JP4328134B2 (ja) | プリント配線基板の製造方法 | |
JP2654655B2 (ja) | 抵抗器の製造方法 | |
JPS6378552A (ja) | スル−ホ−ルの形成方法 | |
JPH0231448A (ja) | 半導体装置の製造方法 | |
JP2720511B2 (ja) | ヴィアフィル形成方法 | |
JP3141855B2 (ja) | 半導体装置の製造方法 | |
JP2681205B2 (ja) | 膜素子付プリント配線板 | |
JP3904767B2 (ja) | 多層回路基板 | |
JP4047708B2 (ja) | 薄膜デバイスとその製造方法 | |
JPH02198141A (ja) | 半導体装置のバンプ電極の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050331 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070817 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070918 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071112 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080617 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080630 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110718 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110718 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120718 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130718 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |