JP4047708B2 - 薄膜デバイスとその製造方法 - Google Patents
薄膜デバイスとその製造方法 Download PDFInfo
- Publication number
- JP4047708B2 JP4047708B2 JP2002340295A JP2002340295A JP4047708B2 JP 4047708 B2 JP4047708 B2 JP 4047708B2 JP 2002340295 A JP2002340295 A JP 2002340295A JP 2002340295 A JP2002340295 A JP 2002340295A JP 4047708 B2 JP4047708 B2 JP 4047708B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- permanent resist
- functional
- manufacturing
- functional thin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/03—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
- H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
- H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
- H01L2224/02165—Reinforcing structures
- H01L2224/02166—Collar structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Wire Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、機能薄膜を備える薄膜デバイス、およびその薄膜デバイスの製造方法に関するものである。
【０００２】
【従来の技術】
近年、移動体通信の分野において、デバイスの小型化は勿論であるが、その薄型かつ高精度化が望まれている。薄膜を用いたデバイスにおいて、デバイスとして機能する薄膜部分の厚さは１層あたり０.５μｍ以下である。このため、デバイスの薄型化を実現することができる。
【０００３】
薄膜デバイス部品において、機能部分は非常に薄いため、外部との導通を取るために取り出し用電極が必要である。また、薄膜デバイスを回路基板上に直接形成する場合にも、回路基板の配線構造の厚さが２０μｍ以上あるため、配線構造と機能部分とを接続する必要がある。
【０００４】
薄膜デバイスおよびその製造方法の一例として特許文献１に記載された発明を例示できる。
【０００５】
図３は従来の薄膜デバイスの構成を断面して示す模式図であり、３１はベース基板、３２は真空中の薄膜プロセスで形成された機能薄膜部分、３３は、印刷法によって形成された外部取り出し用電極であって、スクリーン印刷あるいはメタルマスクを用いてパターニングがなされている。この外部取り出し用電極３３により、当該薄膜デバイスをプリント配線板に半田を用いて実装することを可能にしている。
【０００６】
【特許文献１】
特開２００１−２８４４２号公報
【０００７】
【発明が解決しようとする課題】
しかしながら、前記従来の印刷法を用いた薄膜デバイスの製造法では、印刷パターンのにじみが数十μｍと大きく、デバイスの精度低下の問題がある。また、前記のにじみ箇所において電極厚さに傾斜ができるため、デバイスの耐候性が低下するという問題がある。
【０００８】
本発明は、前記従来の問題点に鑑み、薄膜デバイスの配線接続あるいは外部取り出し用電極において、高精度で高耐候性の薄膜デバイスの構造、およびその製造方法を提供することを目的とする。
【０００９】
【課題を解決するための手段】
前記目的を達成するため、本発明の薄膜デバイスは、ポリイミド樹脂からなるベース基板上に機能薄膜が形成され、前記機能薄膜の端部に外部取り出し用電極が形成された薄膜デバイスにおいて、前記機能薄膜の端部を除く上部に永久レジスト膜を設け、前記機能薄膜の前記端部と前記永久レジスト膜との上部に前記外部取り出し用電極を設けたことを特徴とする。
【００１０】
また本発明の薄膜デバイスの製造方法は、ポリイミド樹脂からなるベース基板上に機能薄膜を形成し、前記機能薄膜の端部を除く上部に永久レジスト膜を形成し、前記機能薄膜の前記端部と残留した前記永久レジスト膜との上部を覆うように外部取り出し用電極を形成することを特徴とする。
また本発明の薄膜デバイスの製造方法は、ポリイミド樹脂からなるベース基板上に機能薄膜を形成し、前記機能薄膜の端部を除く上部に永久レジスト膜を形成し、前記永久レジスト膜の上部にマスク用オイルを塗布して、前記機能薄膜の前記端部と残留した前記永久レジスト膜との上部を覆うように外部取り出し用電極を形成することを特徴とする。
【００１１】
このように本発明に係る薄膜デバイスとその製造方法では、ポリイミド樹脂からなる柔軟で薄い基板であっても、永久レジスト膜の存在により外部取り出し用電極の形成精度を向上させることができ、さらに永久レジスト膜を残留させておくことにより、耐候性を向上させることができる。
【００１２】
【発明の実施の形態】
以下、本発明の好適な実施形態について図面を参照しながら説明する。
【００１３】
（実施の形態１）
図１（ａ），（ｂ）は本発明の実施の形態１における薄膜デバイスの構成、およびその製造方法を説明するための薄膜デバイスを断面した状態の模式図であり、１１はベース基板、１２は機能薄膜部分、１３は外部取り出し用電極、１４は永久レジスト膜であって、永久レジスト膜１４は、薄膜デバイスとして完成した後も、機能薄膜部分１２を両端を除く残部を被うように残留している。
【００１４】
次に、実施の形態１の薄膜デバイスの製造方法を説明する。
【００１５】
ベース基板１１にはポリイミド樹脂で厚さ１２５μｍの基板を用い、図１（ａ）に示すように、薄膜形成プロセスにて抵抗デバイスの機能薄膜部分１２を形成し、その後、機能薄膜部分１２の両端を除いた部分に永久レジスト膜１４として、寸法５００μｍ幅でフォトレジストを形成した。永久レジスト膜１４の寸法精度は±１μｍ以下であった。
【００１６】
さらに、図１（ｂ）に示すように、機能薄膜部分１２の両端と永久レジスト膜１４の上に導電ペーストをスクリーン印刷法にて印刷形成し、熱プロセスにて硬化させて外部取り出し用電極１３を形成した。このとき、スクリーン印刷で形成した外部取り出し用電極１３は、印刷のにじみ部分の寸法が７０μｍ程度であったが、機能薄膜部分１２との接触箇所は厚みが均一であり、また永久レジスト膜１４により精度良く規制されているため、信頼性試験での耐侯性は満足できる結果が得られた。
【００１７】
なお、外部取り出し用電極１３の形成法としては、厚膜印刷法あるいは真空装置における真空薄膜形成法を採用することができる。
【００１８】
（実施の形態２）
図２（ａ），（ｂ）は本発明の実施の形態２における薄膜デバイスの構成、およびその製造方法を説明するための薄膜デバイスを断面した状態の模式図であり、２１はベース基板、２２は機能薄膜部分、２３は外部取り出し用電極、２４は永久レジスト膜、２５はマスク用オイルであって、永久レジスト膜２４は、薄膜デバイスとして完成した後も、機能薄膜部分２２を両端を除く残部を被うように残留し、またマスク用オイル２５は薄膜機能部分をすべて補う寸法で塗布されている。
【００１９】
次に、実施の形態２の薄膜デバイスの製造方法を説明する。
【００２０】
ベース基板２１にはポリイミド樹脂で厚さ１２５μｍの基板を用い、図２（ａ）に示すように、薄膜形成プロセスにて抵抗デバイスの機能薄膜部分２２を形成し、その後、機能薄膜部分２２の両端を除く残余の部分に永久レジスト膜２４として、寸法５００μｍ幅でフォトレジストを形成した。永久レジスト膜２４の寸法精度は±１μｍ以下であった。永久レジスト膜２４の上に、マスク用オイル２５として、フォンブリンオイルを用い、真空装置中でヒータ付きのタンク内で加熱し気化させた上で微細なノズルから噴出させて塗布した。
【００２１】
さらに、図２（ｂ）に示すように、外部取り出し用電極２３として、スパッタリング法にて銅の薄膜を形成した。この際、マスク用オイル２５は蒸発しながらマスクとしての役割を果たすため、外部取り出し用電極２３が所望の寸法にパターニングされる。このとき、外部取り出し用電極２３の寸法精度は±５０μｍであったが、抵抗デバイスの機能薄膜部分２２の精度は、機能薄膜部分２２を被っている永久レジスト膜２４によって規制されるため、デバイスの寸法精度としては±１μｍ以下に抑えることができた。その結果、抵抗デバイスの機能薄膜部分２２における抵抗値精度を含めて、全体の精度を±１％以下に抑えることができた。
【００２２】
なお、マスク用オイル２５は印刷法にて形成するようにしてもよい。
【００２３】
【発明の効果】
以上説明したように、本発明に係る薄膜デバイスとその製造方法によれば、ポリイミド樹脂からなる柔軟で薄い基板であっても、永久レジスト膜を用いて残留させておくことにより、印刷法などの寸法精度の悪いプロセスを用いた場合でも機能薄膜部分の寸法精度をよくすることができるため、薄膜デバイスの機能の容量あるいは抵抗精度を向上させることができる。
【図面の簡単な説明】
【図１】（ａ），（ｂ）は本発明の実施の形態１における薄膜デバイスの構成、およびその製造方法を説明するための薄膜デバイスを断面した状態の模式図
【図２】（ａ），（ｂ）は本発明の実施の形態２における薄膜デバイスの構成、およびその製造方法を説明するための薄膜デバイスを断面した状態の模式図
【図３】従来の薄膜デバイスの構成を断面して示す模式図
【符号の説明】
１１，２１ ベース基板
１２，２２ 機能薄膜部分
１３，２３ 外部取り出し用電極
１４，２４ 永久レジスト膜
２５ マスク用オイル
【発明の属する技術分野】
本発明は、機能薄膜を備える薄膜デバイス、およびその薄膜デバイスの製造方法に関するものである。
【０００２】
【従来の技術】
近年、移動体通信の分野において、デバイスの小型化は勿論であるが、その薄型かつ高精度化が望まれている。薄膜を用いたデバイスにおいて、デバイスとして機能する薄膜部分の厚さは１層あたり０.５μｍ以下である。このため、デバイスの薄型化を実現することができる。
【０００３】
薄膜デバイス部品において、機能部分は非常に薄いため、外部との導通を取るために取り出し用電極が必要である。また、薄膜デバイスを回路基板上に直接形成する場合にも、回路基板の配線構造の厚さが２０μｍ以上あるため、配線構造と機能部分とを接続する必要がある。
【０００４】
薄膜デバイスおよびその製造方法の一例として特許文献１に記載された発明を例示できる。
【０００５】
図３は従来の薄膜デバイスの構成を断面して示す模式図であり、３１はベース基板、３２は真空中の薄膜プロセスで形成された機能薄膜部分、３３は、印刷法によって形成された外部取り出し用電極であって、スクリーン印刷あるいはメタルマスクを用いてパターニングがなされている。この外部取り出し用電極３３により、当該薄膜デバイスをプリント配線板に半田を用いて実装することを可能にしている。
【０００６】
【特許文献１】
特開２００１−２８４４２号公報
【０００７】
【発明が解決しようとする課題】
しかしながら、前記従来の印刷法を用いた薄膜デバイスの製造法では、印刷パターンのにじみが数十μｍと大きく、デバイスの精度低下の問題がある。また、前記のにじみ箇所において電極厚さに傾斜ができるため、デバイスの耐候性が低下するという問題がある。
【０００８】
本発明は、前記従来の問題点に鑑み、薄膜デバイスの配線接続あるいは外部取り出し用電極において、高精度で高耐候性の薄膜デバイスの構造、およびその製造方法を提供することを目的とする。
【０００９】
【課題を解決するための手段】
前記目的を達成するため、本発明の薄膜デバイスは、ポリイミド樹脂からなるベース基板上に機能薄膜が形成され、前記機能薄膜の端部に外部取り出し用電極が形成された薄膜デバイスにおいて、前記機能薄膜の端部を除く上部に永久レジスト膜を設け、前記機能薄膜の前記端部と前記永久レジスト膜との上部に前記外部取り出し用電極を設けたことを特徴とする。
【００１０】
また本発明の薄膜デバイスの製造方法は、ポリイミド樹脂からなるベース基板上に機能薄膜を形成し、前記機能薄膜の端部を除く上部に永久レジスト膜を形成し、前記機能薄膜の前記端部と残留した前記永久レジスト膜との上部を覆うように外部取り出し用電極を形成することを特徴とする。
また本発明の薄膜デバイスの製造方法は、ポリイミド樹脂からなるベース基板上に機能薄膜を形成し、前記機能薄膜の端部を除く上部に永久レジスト膜を形成し、前記永久レジスト膜の上部にマスク用オイルを塗布して、前記機能薄膜の前記端部と残留した前記永久レジスト膜との上部を覆うように外部取り出し用電極を形成することを特徴とする。
【００１１】
このように本発明に係る薄膜デバイスとその製造方法では、ポリイミド樹脂からなる柔軟で薄い基板であっても、永久レジスト膜の存在により外部取り出し用電極の形成精度を向上させることができ、さらに永久レジスト膜を残留させておくことにより、耐候性を向上させることができる。
【００１２】
【発明の実施の形態】
以下、本発明の好適な実施形態について図面を参照しながら説明する。
【００１３】
（実施の形態１）
図１（ａ），（ｂ）は本発明の実施の形態１における薄膜デバイスの構成、およびその製造方法を説明するための薄膜デバイスを断面した状態の模式図であり、１１はベース基板、１２は機能薄膜部分、１３は外部取り出し用電極、１４は永久レジスト膜であって、永久レジスト膜１４は、薄膜デバイスとして完成した後も、機能薄膜部分１２を両端を除く残部を被うように残留している。
【００１４】
次に、実施の形態１の薄膜デバイスの製造方法を説明する。
【００１５】
ベース基板１１にはポリイミド樹脂で厚さ１２５μｍの基板を用い、図１（ａ）に示すように、薄膜形成プロセスにて抵抗デバイスの機能薄膜部分１２を形成し、その後、機能薄膜部分１２の両端を除いた部分に永久レジスト膜１４として、寸法５００μｍ幅でフォトレジストを形成した。永久レジスト膜１４の寸法精度は±１μｍ以下であった。
【００１６】
さらに、図１（ｂ）に示すように、機能薄膜部分１２の両端と永久レジスト膜１４の上に導電ペーストをスクリーン印刷法にて印刷形成し、熱プロセスにて硬化させて外部取り出し用電極１３を形成した。このとき、スクリーン印刷で形成した外部取り出し用電極１３は、印刷のにじみ部分の寸法が７０μｍ程度であったが、機能薄膜部分１２との接触箇所は厚みが均一であり、また永久レジスト膜１４により精度良く規制されているため、信頼性試験での耐侯性は満足できる結果が得られた。
【００１７】
なお、外部取り出し用電極１３の形成法としては、厚膜印刷法あるいは真空装置における真空薄膜形成法を採用することができる。
【００１８】
（実施の形態２）
図２（ａ），（ｂ）は本発明の実施の形態２における薄膜デバイスの構成、およびその製造方法を説明するための薄膜デバイスを断面した状態の模式図であり、２１はベース基板、２２は機能薄膜部分、２３は外部取り出し用電極、２４は永久レジスト膜、２５はマスク用オイルであって、永久レジスト膜２４は、薄膜デバイスとして完成した後も、機能薄膜部分２２を両端を除く残部を被うように残留し、またマスク用オイル２５は薄膜機能部分をすべて補う寸法で塗布されている。
【００１９】
次に、実施の形態２の薄膜デバイスの製造方法を説明する。
【００２０】
ベース基板２１にはポリイミド樹脂で厚さ１２５μｍの基板を用い、図２（ａ）に示すように、薄膜形成プロセスにて抵抗デバイスの機能薄膜部分２２を形成し、その後、機能薄膜部分２２の両端を除く残余の部分に永久レジスト膜２４として、寸法５００μｍ幅でフォトレジストを形成した。永久レジスト膜２４の寸法精度は±１μｍ以下であった。永久レジスト膜２４の上に、マスク用オイル２５として、フォンブリンオイルを用い、真空装置中でヒータ付きのタンク内で加熱し気化させた上で微細なノズルから噴出させて塗布した。
【００２１】
さらに、図２（ｂ）に示すように、外部取り出し用電極２３として、スパッタリング法にて銅の薄膜を形成した。この際、マスク用オイル２５は蒸発しながらマスクとしての役割を果たすため、外部取り出し用電極２３が所望の寸法にパターニングされる。このとき、外部取り出し用電極２３の寸法精度は±５０μｍであったが、抵抗デバイスの機能薄膜部分２２の精度は、機能薄膜部分２２を被っている永久レジスト膜２４によって規制されるため、デバイスの寸法精度としては±１μｍ以下に抑えることができた。その結果、抵抗デバイスの機能薄膜部分２２における抵抗値精度を含めて、全体の精度を±１％以下に抑えることができた。
【００２２】
なお、マスク用オイル２５は印刷法にて形成するようにしてもよい。
【００２３】
【発明の効果】
以上説明したように、本発明に係る薄膜デバイスとその製造方法によれば、ポリイミド樹脂からなる柔軟で薄い基板であっても、永久レジスト膜を用いて残留させておくことにより、印刷法などの寸法精度の悪いプロセスを用いた場合でも機能薄膜部分の寸法精度をよくすることができるため、薄膜デバイスの機能の容量あるいは抵抗精度を向上させることができる。
【図面の簡単な説明】
【図１】（ａ），（ｂ）は本発明の実施の形態１における薄膜デバイスの構成、およびその製造方法を説明するための薄膜デバイスを断面した状態の模式図
【図２】（ａ），（ｂ）は本発明の実施の形態２における薄膜デバイスの構成、およびその製造方法を説明するための薄膜デバイスを断面した状態の模式図
【図３】従来の薄膜デバイスの構成を断面して示す模式図
【符号の説明】
１１，２１ ベース基板
１２，２２ 機能薄膜部分
１３，２３ 外部取り出し用電極
１４，２４ 永久レジスト膜
２５ マスク用オイル
Claims (8)
- ポリイミド樹脂からなるベース基板上に機能薄膜が形成され、前記機能薄膜の端部に外部取り出し用電極が形成された薄膜デバイスにおいて、前記機能薄膜の端部を除く上部に永久レジスト膜を設け、前記機能薄膜の前記端部と前記永久レジスト膜との上部に前記外部取り出し用電極を設けたことを特徴とする薄膜デバイス。
- 前記外部取り出し用電極を厚膜印刷により形成したことを特徴とする請求項１記載の薄膜デバイス。
- 前記機能薄膜が抵抗デバイスであることを特徴とする請求項１記載の薄膜デバイス。
- ポリイミド樹脂からなるベース基板上に機能薄膜を形成し、前記機能薄膜の端部を除く上部に永久レジスト膜を形成し、前記機能薄膜の前記端部と残留した前記永久レジスト膜との上部を覆うように外部取り出し用電極を形成することを特徴とする薄膜デバイスの製造方法。
- ポリイミド樹脂からなるベース基板上に機能薄膜を形成し、前記機能薄膜の端部を除く上部に永久レジスト膜を形成し、前記永久レジスト膜の上部にマスク用オイルを塗布して、前記機能薄膜の前記端部と残留した前記永久レジスト膜との上部を覆うように外部取り出し用電極を形成することを特徴とする薄膜デバイスの製造方法。
- 前記マスク用オイルを印刷により塗布することを特徴とする請求項５記載の薄膜デバイスの製造方法。
- 前記マスク用オイルを真空装置内のタンクで加熱しかつ蒸気状態にして、微細なノズルから噴出させることによって塗布することを特徴とする請求項５記載の薄膜デバイスの製造方法。
- 前記外部取り出し用電極を真空装置における真空薄膜形成法により形成することを特徴とする請求項７記載の薄膜デバイスの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002340295A JP4047708B2 (ja) | 2002-11-25 | 2002-11-25 | 薄膜デバイスとその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002340295A JP4047708B2 (ja) | 2002-11-25 | 2002-11-25 | 薄膜デバイスとその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004179200A JP2004179200A (ja) | 2004-06-24 |
| JP4047708B2 true JP4047708B2 (ja) | 2008-02-13 |
Family
ID=32702957
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002340295A Expired - Fee Related JP4047708B2 (ja) | 2002-11-25 | 2002-11-25 | 薄膜デバイスとその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4047708B2 (ja) |
-
2002
- 2002-11-25 JP JP2002340295A patent/JP4047708B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004179200A (ja) | 2004-06-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3457348B2 (ja) | 半導体装置の製造方法 | |
| JP4322402B2 (ja) | プリント配線基板及びその製造方法 | |
| JP2001077315A (ja) | 集積回路装置及びその製造方法、並びに回路基板及びその製造方法 | |
| JP3964085B2 (ja) | プリント配線基板、及びプリント配線基板の製造方法 | |
| JPH029198A (ja) | 基板上に金属層を付着する方法 | |
| JP2001223329A (ja) | 薄膜回路を備えるモジュール、薄膜回路を備えるモジュールの製造方法および薄膜回路 | |
| KR20010107703A (ko) | 엄격한 공차로 매입된 소자를 구비하는 인쇄 회로 기판형성 방법 | |
| TWI326121B (en) | Electronic board and manufacturing method thereof, electro-optical device, and electronic apparatus | |
| JP4984855B2 (ja) | 薄膜チップ抵抗器、薄膜チップコンデンサおよび薄膜チップインダクタの製造方法 | |
| JP4047708B2 (ja) | 薄膜デバイスとその製造方法 | |
| JP3178417B2 (ja) | 半導体キャリアおよびその製造方法 | |
| JP3568869B2 (ja) | 半導体集積回路装置及びその製造方法 | |
| JP2008085083A (ja) | キャパシタの製造方法 | |
| JP2869907B2 (ja) | 半導体装置の接続構造 | |
| JP4154913B2 (ja) | 電子部品およびその製造方法 | |
| JP3216155B2 (ja) | 配線基板の製造方法 | |
| JP3770794B2 (ja) | 接続構造体の製造方法 | |
| KR101051590B1 (ko) | 세라믹 기판 및 그 제조방법 | |
| JP2000232262A (ja) | 配線パターンの形成方法 | |
| JP2545107B2 (ja) | 回路基板 | |
| JPH08255969A (ja) | プリント基板装置 | |
| JP2002246206A (ja) | チップ抵抗器及びその製造方法 | |
| JP2720511B2 (ja) | ヴィアフィル形成方法 | |
| JP3570242B2 (ja) | セラミック多層基板の製造方法 | |
| JPH11298126A (ja) | 実装用ランドを有する配線回路及びその形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051110 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070528 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20070724 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070920 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Effective date: 20071030 Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071122 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101130 Year of fee payment: 3 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 4 Free format text: PAYMENT UNTIL: 20111130 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 5 Free format text: PAYMENT UNTIL: 20121130 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121130 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131130 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |